CN110581710A - 用于确定adc的校准值的设备 - Google Patents
用于确定adc的校准值的设备 Download PDFInfo
- Publication number
- CN110581710A CN110581710A CN201910495334.3A CN201910495334A CN110581710A CN 110581710 A CN110581710 A CN 110581710A CN 201910495334 A CN201910495334 A CN 201910495334A CN 110581710 A CN110581710 A CN 110581710A
- Authority
- CN
- China
- Prior art keywords
- signal
- adc
- during
- application period
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 claims description 24
- 230000000694 effects Effects 0.000 claims description 20
- 238000005070 sampling Methods 0.000 claims description 9
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 101000806846 Homo sapiens DNA-(apurinic or apyrimidinic site) endonuclease Proteins 0.000 description 19
- 101000835083 Homo sapiens Tissue factor pathway inhibitor 2 Proteins 0.000 description 19
- 102100026134 Tissue factor pathway inhibitor 2 Human genes 0.000 description 19
- 238000012935 Averaging Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 8
- 101100219315 Arabidopsis thaliana CYP83A1 gene Proteins 0.000 description 7
- 101100269674 Mus musculus Alyref2 gene Proteins 0.000 description 7
- 101100140580 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) REF2 gene Proteins 0.000 description 7
- 230000008859 change Effects 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 238000012545 processing Methods 0.000 description 6
- 238000009825 accumulation Methods 0.000 description 3
- 230000006735 deficit Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1028—Calibration at two points of the transfer characteristic, i.e. by adjusting two reference values, e.g. offset and gain error
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
- H03M1/0636—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
- H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing
Abstract
公开一种用于确定ADC的一个或多个校准值的设备,所述设备被配置成接收第一参考信号和第二参考信号,并将以下项应用于ADC:在第一信号应用周期内,将包括所述第一参考信号的第一ADC输入信号应用于所述ADC;在第二信号应用周期内,将第二ADC输入信号应用于所述ADC,所述第二ADC输入信号与所述第一ADC输入信号具有大体上相等的量值和相反的极性;在第三信号应用周期内,将包括所述第二参考信号的第三ADC输入信号应用于所述ADC;以及在第四信号应用周期内,将第四ADC输入信号应用于所述ADC,所述第四ADC输入信号与所述第三ADC输入信号具有大体上相等的量值和相反的极性,所述设备被配置成至少部分基于ADC在四个信号应用周期内的ADC输出信号而确定一个或多个校准值。
Description
技术领域
本公开涉及一种用于确定模/数转换器(analog-to-digital converter,ADC)的一个或多个校准值的设备和一种对应方法。本公开还涉及一种包括用于确定ADC的一个或多个校准值的设备的时间交错式ADC系统。
背景技术
模/数转换器(ADC)会在其寿命期间遭受定时、偏移和增益减损。这些减损对于时间交错式ADC系统会是特定的问题,相比于使用单个ADC,所述ADC系统并行地利用若干ADC操作以按提高的速率处理数据流。尽管本公开主要参考时间交错式ADC系统论述设备和方法,但应了解,本文中所描述的设备和方法对于包括校准被需要或有益的一个或多个ADC的其它系统可以是有利的。
发明内容
根据本公开的第一方面,提供一种用于确定模/数转换器ADC的一个或多个校准值的设备,
所述设备被配置成接收第一参考信号和第二参考信号,并基于所述第一参考信号和所述第二参考信号而在四个单独信号应用周期将以下项应用于所述ADC:
在第一信号应用周期内,将包括所述第一参考信号的第一ADC输入信号应用于所述ADC;
在第二信号应用周期内,将第二ADC输入信号应用于所述ADC,所述第二ADC输入信号与所述第一ADC输入信号具有大体上相等的量值和相反的极性;
在第三信号应用周期内,将包括所述第二参考信号的第三ADC输入信号应用于所述ADC;以及
在第四信号应用周期内,将第四ADC输入信号应用于所述ADC,所述第四ADC输入信号与所述第三ADC输入信号具有大体上相等的量值和相反的极性,
所述设备被配置成至少部分基于所述ADC的所述四个信号应用周期内的ADC输出信号而确定所述一个或多个校准值。
在一个或多个实施例中,所述一个或多个校准值可包括偏移校准值和增益校准值中的一个或多个,其中:(i)可将所述偏移校准值计算为所述四个信号应用周期内的所述ADC输出信号的总和;且(ii)可将所述增益校准值计算为以下各项的总和:(a)包括所述第一信号应用周期内的所述ADC输出信号和所述第二信号应用周期内的所述ADC输出信号中的一个的信号和与所述第一信号应用周期内的所述ADC输出信号和所述第二信号应用周期内的所述ADC输出信号中的另一个具有大体上相等的量值和相反的极性的信号;以及(b)包括所述第三信号应用周期内的所述ADC输出信号和所述第四信号应用周期内的所述ADC输出信号中的一个的信号和与所述第三信号应用周期内的所述ADC输出信号和所述第四信号应用周期内的所述ADC输出信号中的另一个具有大体上相等的量值和相反的极性的信号。
在一个或多个实施例中,计算信号的总和可包括将多个信号相加到一起,或替代地,可包括将一些信号相加到一起并从总和减去其它信号。应了解,在总和中减去一些信号在数学上相当于使信号的极性反转并将反相后的信号相加到总和。
在一个或多个实施例中,所述第一信号应用周期可与所述第二信号应用周期的持续时间大体上相等。在一个或多个实施例中,所述第三信号应用周期可与所述第四信号应用周期的持续时间大体上相等。在一个或多个实施例中,所述信号应用周期中的每一个的持续时间可以大体上相等。
在一个或多个实施例中,所述第一应用周期到所述第四信号应用周期中的每一个可具有对应持续时间;所述ADC可具有取样周期;且所述第一应用周期到所述第四信号应用周期中的每一个的所述持续时间可等于所述ADC的至少两个信号取样周期。
在一个或多个实施例中,所述ADC可包括多个子ADC,其中:在所述第一信号应用周期期间,所述设备被配置成将所述第一ADC输入信号提供给所述多个子ADC中的每一个并从所述子ADC中的每一个接收所述ADC输出信号;在所述第二信号应用周期期间,所述设备被配置成将所述第二ADC输入信号提供给所述多个子ADC中的每一个并从所述子ADC中的每一个接收所述ADC输出信号;在所述第三信号应用周期期间,所述设备被配置成将所述第三ADC输入信号提供给所述多个子ADC中的每一个并从所述子ADC中的每一个接收所述ADC输出信号;且在所述第四信号应用周期期间,所述设备被配置成将所述第四ADC输入信号提供给所述多个子ADC中的每一个并从所述子ADC中的每一个接收所述ADC输出信号。
在一个或多个实施例中,所述多个子ADC可包括时间交错式ADC系统的所述子ADC。在一个或多个实施例中,所述时间交错式ADC系统可被包括为例如高带宽无线电装置等无线电装置、WiFi装置或高发射速率是有利的另一电子装置中的一个或多个的部分。
在一个或多个实施例中,所述开关装置可被配置成接收所述第一参考信号和所述第二参考信号的开关装置,所述开关装置被配置成提供开关装置输出信号,其中在所述第一和第二信号应用周期内,所述开关装置输出信号包括所述第一参考信号,且在所述第三和第四信号应用周期内,所述开关装置输出信号包括所述第二参考信号。
在一个或多个实施例中,所述开关装置可包括多路复用器。在一个或多个实施例中,所述多路复用器可被配置成基于接收到开关装置控制信号而在所述第一参考信号与所述第二参考信号之间切换。
在一个或多个实施例中,所述设备可包括第一信号反相元件,所述第一信号反相元件被配置成基于所述开关装置输出信号而提供所述ADC输入信号中的每一个,其中:在所述第二信号应用周期期间,所述第一信号反相元件可被配置成通过使从所述开关装置接收到的所述第一参考信号的所述极性反转来提供所述第二ADC输入信号;且在所述第四信号应用周期期间,所述第一信号反相元件可被配置成通过使从所述开关装置接收到的所述第二参考信号的所述极性反转来提供所述第四ADC输入信号。
在一个或多个实施例中,所述第一信号反相元件可包括第一斩波器,所述第一斩波器被配置成提供包括所述第二和第四ADC输入信号中的一个的输出,所述输出与包括所述第一或所述第二参考信号中的相应一个的相应输入极性相反。在一个或多个实施例中,所述第一信号反相元件可被配置成使得在所述第一和第三信号应用周期期间,所述第一信号反相元件不会对从所述开关装置接收到的所述第一或第二参考信号的极性进行反转。在一个或多个实施例中,所述设备可包括第一旁路元件,所述第一旁路元件被配置成在所述第一和第三信号应用周期期间绕过所述第一信号反相元件使得所述第一参考信号或所述第二参考信号都不被所述第一反相元件反相。在所述第二和第四信号应用周期期间,所述旁路元件被配置成不绕过所述第一信号反相元件使得所述第一和第二参考信号两者由所述第一反相器元件反相。
在一个或多个实施例中,所述设备可包括第二信号反相元件,所述第二信号反相元件被配置成提供增益校准信号,用于基于所述ADC输出信号而确定所述校准值中的一个,其中:在所述第一和所述第二信号应用周期中的一个期间,所述第二信号反相元件可被配置成通过使所述ADC输出信号的所述极性反转来提供所述增益校准信号;且在所述第三和所述第四信号应用周期中的一个期间,所述第二信号反相元件被配置成通过使所述ADC输出信号的所述极性反转来提供所述增益校准信号。
在一个或多个实施例中,所述第二反相元件可包括被配置成提供与其包括所述第一或所述第二参考信号中的相应一个的相应输入极性相反的输出的第二斩波器,所述输出包括所述第二和第四ADC输入信号中的一个。在一个或多个实施例中,所述第二信号反相元件可被配置成使得在所述第一或第二应用周期中的另一个和所述第三和第四信号应用周期中的另一个期间,所述第二信号反相元件不会对从所述ADC接收到的所述ADC输出信号的极性进行反相。在一个或多个实施例中,所述设备可包括第二旁路元件,所述第二旁路元件被配置成在所述第一和第三信号应用周期期间绕过所述第二信号反相元件使得所述ADC输出信号不被所述第二反相元件反相。在所述第二和第四信号应用周期期间,所述旁路元件可被配置成不绕过所述第二信号反相元件使得所述第一和第二参考信号两者由所述第二反相器元件反相。在一个或多个例子中,所述第二旁路元件可独立于所述第一旁路元件而设置。
在一个或多个实施例中,所述设备可包括增益校准累积器,所述增益校准累积器被配置成对所述四个信号应用周期内的所述增益校准信号进行求和以便实现所述增益校准值。在一个或多个实施例中,通过求和,所述增益校准累积器可累积由所述增益校准累积器在所述第一到第四信号应用周期内接收到的信号。在一个或多个实施例中,所述增益校准累积器可被配置成至少部分基于由所述增益校准累积器在所述第一到第四信号应用周期内累积的信号而计算所述增益校准值。在一个或多个实施例中,所述增益校准累积器可被配置成执行对所述第一到第四信号应用周期中的多个循环内的所述ADC输出信号的总和的平均化以便实现所述增益校准值。
在存在多个子ADC的一个或多个实施例中,每个子ADC可以是可连接到相应增益校准累积器的。
在一个或多个实施例中,所述设备可包括被配置成对所述第一到第四信号应用周期中的多个循环内的所述偏移校准信号进行求和以便实现所述偏移校准值的偏移校准累积器。在一个或多个实施例中,通过求和,所述偏移校准累积器可累积由所述偏移校准累积器在所述第一到第四信号应用周期内接收到的信号。在一个或多个实施例中,所述偏移校准累积器可被配置成至少部分基于由所述偏移校准累积器在所述第一到第四信号应用周期内累积的信号而计算所述偏移校准值。在一个或多个实施例中,所述偏移校准累积器可被配置成执行对所述第一到第四信号应用周期中的多个循环内的所述ADC输出信号的总和的平均化以便实现所述偏移校准值。
在所述ADC包括多个子ADC的一个或多个实施例中,每个子ADC可以是可连接到相应增益校准累积器的。
在一个或多个实施例中,所述设备可包括控制器,所述控制器被配置成至少部分基于由所述增益校准累积器和所述偏移校准累积器一个或多个累积的信号而计算所述一个或多个校准值。在一个或多个实施例中,所述控制器可被配置成在所述第一到第四信号应用周期中的多个循环内平均化所述一个或多个校准值。在一个或多个实施例中,所述控制器可被配置成基于所述确定的一个或多个校准值而实现对所述ADC的控制。
根据本公开的第二方面,提供一种包括所述第一方面的设备和多个子ADC的ADC系统,其中所述多个子ADC中的每一个被配置成在操作期间选择性地被提供输入信号且共同被配置成通过使用所述子ADC实现所述输入信号的时间交错式模/数转换,且所述子ADC中的至少一个被另外配置成在校准操作期间被提供所述设备的所述第一参考信号和所述第二参考信号。
在一个或多个实施例中,所述设备可被配置成在所述校准操作期间为所述多个子ADC中的所述每一个子ADC提供所述设备的所述第一到第四ADC输入信号。
在一个或多个实施例中,在操作期间,所述设备可被配置成随机选择向所述多个子ADC中的哪一个提供所述输入信号,且在所述校准操作期间,所述设备可被配置成根据预定顺序而为所述子ADC中的每一个提供所述第一到第四ADC输入信号。
根据本公开的第三方面,提供一种用于确定模/数转换器ADC的一个或多个校准值的方法,所述方法包括:
接收第一参考信号和第二参考信号,并基于所述第一参考信号和所述第二参考信号而在四个单独信号应用周期将以下项应用于所述ADC:
在第一信号应用周期内,将包括所述第一参考信号的第一ADC输入信号应用于所述ADC;
在第二信号应用周期内,将第二ADC输入信号应用于所述ADC,所述第二ADC输入信号具有所述第一ADC输入信号的大体上相等的量值和相反的极性;
在第三信号应用周期内,将包括所述第二参考信号的第三ADC输入信号应用于所述ADC;以及
在第四信号应用周期内,将第四ADC输入信号应用于所述ADC,所述第四ADC输入信号与所述第三ADC输入信号具有大体上相等的量值和相反的极性,
对所述ADC的所述四个信号应用周期内的ADC输出信号进行求和,并且
至少部分基于所述四个信号应用周期内的所述ADC输出信号的总和而确定所述一个或多个校准值。
在一个或多个实施例中,所述一个或多个校准值可包括偏移校准值和增益校准值中的一个或多个,其中所述方法可另外包括以下步骤:
(i)基于所述四个信号应用周期内的所述ADC输出信号的总和而确定所述偏移校准值;以及
(ii)基于以下各项的总和而确定所述增益校准值:
(a)包括所述第一信号应用周期内的所述ADC输出信号和所述第二信号应用周期内的所述ADC输出信号中的一个的信号和与所述第一信号应用周期内的所述ADC输出信号和所述第二信号应用周期内的所述ADC输出信号中的另一个具有大体上相等的量值和相反的极性的信号;以及
(b)包括所述第三信号应用周期内的所述ADC输出信号和所述第四信号应用周期内的所述ADC输出信号中的一个的信号和与所述第三信号应用周期内的所述ADC输出信号和所述第四信号应用周期内的所述ADC输出信号中的另一个具有大体上相等的量值和相反的极性的信号。
在一个或多个实施例中,所述ADC可包括多个子ADC,所述子ADC包括多个子ADC中的一个,其中所述方法另外包括以下步骤:在所述第一信号应用周期期间,将所述第一ADC输入信号提供给所述多个子ADC中的每一个并从所述子ADC中的每一个接收所述ADC输出信号;
在所述第二信号应用周期期间,将所述第二ADC输入信号提供给所述多个子ADC中的每一个并从所述子ADC中的每一个接收所述ADC输出信号;
在所述第三信号应用周期期间,将所述第三ADC输入信号提供给所述多个子ADC中的每一个并从所述子ADC中的每一个接收所述ADC输出信号;以及
在所述第四信号应用周期期间,将所述第四ADC输入信号提供给所述多个子ADC中的每一个并从所述子ADC中的每一个接收所述ADC输出信号。
根据本公开的第四方面,提供一种包括用于执行所述第三方面的步骤的指令的计算机可读媒体。
虽然本公开容许各种修改和替代形式,但其细节已经借助于例子在图式中示出且将进行详细描述。然而,应理解,超出所描述的特定实施例的其它实施例也是可能的。也涵盖落入所附权利要求书的精神和范畴内的所有修改、等效物和替代实施例。
以上论述并不意图呈现在当前或将来权利要求集的范围内的每个示例实施例或每个实施方案。图式和之后的详细描述还举例说明各种示例实施例。结合图式并考虑以下具体实施方式可以更全面地理解各种示例实施例。
附图说明
现将仅借助于例子参考附图描述一个或多个实施例,其中:
图1示出根据本公开的耦合到ADC的设备的示例实施例;
图2示出根据本公开的耦合到ADC的另一设备的示例实施例;
图3示出根据本公开的时间交错式ADC系统的示例实施例;
图4示出根据本公开的另一时间交错式ADC系统的示例实施例;
图5A到5D示出第一、第二、第三和第四信号应用周期内的操作中的图2设备的示例实施例;
图6示出图2设备的在第一信号反相元件之后将噪声信号引入到系统中的示例实施例;
图7示出图2设备的在开关装置之后将噪声信号引入到系统中的示例实施例;且
图8示出本公开的方法的示例实施例。
具体实施方式
图1示出根据本公开的耦合到ADC 101的设备100的示例实施例。设备100被配置成实现对ADC 101的一个或多个校准值的确定。举例来说,设备100可被配置成实现对ADC 101的偏移校准值或ADC 101的增益校准值的确定。在一些实施例中,设备100可实现对增益校准值和偏移校准值两者的确定。在一个或多个例子中,ADC可根据由此应用的放大增益而具有增益误差,且增益校准值可被配置成补偿所述增益误差。同样地,ADC可例如根据其输出之平均值而具有偏移误差,且偏移校准值可用以通过实现对所述ADC的偏压信号的确定来补偿所述偏移误差。
设备100被配置成接收第一参考信号102和第二参考信号103,并基于这些参考信号102、103而在四个信号应用周期内向ADC 101提供四个不同ADC输入信号。在一些实施例中,四个ADC输入信号可在四个单独信号应用周期内连续地应用,而不在应用之间的中断。在其它实施例中,信号可与期间不应用信号或应用另外的信号的时间段间隔开。在第一信号应用周期内,将第一ADC输入信号提供给包括第一参考信号102的ADC 101。在第二信号应用周期内,将第二ADC输入信号提供给ADC 101。第二ADC输入信号与第一ADC输入信号具有大体上相等的量值和相反的极性,即,第二ADC输入信号与第一参考信号102具有大体上相等的量值和相反的极性。因此,数学上,第一与第二ADC输入信号的符号是相对的。在第三信号应用周期内,将第三ADC输入信号提供给包括第二参考信号103的ADC 101。在第四信号应用周期内,将第四ADC输入信号提供给ADC 101。第四ADC输入信号与第三ADC输入信号具有大体上相等的量值和相反的极性,即,第四ADC输入信号与第二参考信号103具有大体上相等的量值和相反的极性。因此,数学上,第三与第四ADC输入信号的符号是相对的。
尽管希望第二ADC输入信号包括与第一ADC输入信号相等的量值和相反的极性,但应了解,两个信号的量值可能不恰好相等。举例来说,第一和第二ADC输入信号中的一个可经受调制,而另一个可能不经受调制。这可实现信号的量值的一些小变化,但是,在由调制引起的差不大时仍可计算校准值。以相同方式,归因于由用以对第二ADC输入信号的极性进行反相的构件引入的假影,量值可能不相等。替代地或另外,引入到第一和第二ADC输入信号中的一个或两个中的噪声还会致使这些信号的量值不相等。如先前陈述,只要这些变化不高于预定可接受误差阈值,仍可准确地确定校准值。相同点同等地适用于与第三与第四ADC输入信号之间的恰好相等的量值的偏离。
第二和第四ADC输入信号被描述为分别与第一和第三ADC输入信号具有相反极性。应了解,此相反极性可在被视为约零、约接地电压值或约被认为是信号的中点的另一值时相反。
在一个或多个例子中,第一和第二参考信号是DC信号或非时变的。在一个或多个实施例中,第一和第二参考信号可以是时变的,且第一与第二参考信号之间的差可以是时不变的。应了解,在一个或多个例子中,第一和第二参考信号是时变的,但变化足够小,使得在第一到第四信号应用周期内,校准值的确定不会显著地受所述时间变化影响。
应了解,信号应用周期为方便起见如标记为“第一”、“第二”、“第三”和“第四”,且这意味着对于输入信号应用于ADC 101的次序没有限制。举例来说,第四ADC输入信号可继之以第二ADC输入信号、继之以第一ADC输入信号、继之以第三ADC输入信号或以任何其它次序被提供给ADC 101。信号交替地应用于ADC,使得在四个信号应用周期内,第一、第二、第三和第四ADC信号中的每一个个别地被提供给ADC101。还应了解,在一个或多个例子中,信号应用周期无需是连续的。
在ADC 101处理ADC输入信号之后,设备100接着被配置成至少部分基于ADC的四个信号应用周期内的ADC输出信号的平均值而确定ADC 10的一个或多个校准值。ADC 101对四个ADC输入信号中的每一个执行其将信号从模拟信号转换成数字信号的功能。应了解,ADC101本质上将其自有增益和偏移应用于信号。通过处理这些信号的平均值或基于这些输出信号的信号的平均值,可获得ADC 101的偏移和/或增益的校准值。校准值可用以控制ADC101以补偿由ADC 101应用的确定为不规则的任何增益或偏移。
参考图1,ADC 101可不包括设备100的一部分。设备100被配置成可连接到ADC101,使得所述设备100可向所述ADC 101提供信号并从所述ADC 101接收信号。在需要单个设备100可连接到多个ADC中的任一个以便确定所述多个ADC中的每一个的校准值的系统中,这可以是特别有利的。将在下文关于图3和4描述这类例子。在一个或多个其它实施例中,设备100也可包括ADC 101。在还存在多个ADC的此类实施例中,所述ADC中的每一个可连接到对应设备,用于确定相应ADC 101的一个或多个校准值。
此设备100可以是有利的,这是因为其可仅使用应用于ADC的两个输入参考信号102、103来确定一个或多个校准值。具体地,设备100可能够同时使用相同的两个输入参考信号102、103来确定多于一个校准值,由此实现用于确定ADC的校准值的更高效设备100。
在一些例子中,设备100被配置成确定的校准值可以是偏移校准值和增益校准值。偏移可定义为应用于由ADC 101处理的任何信号的电压偏移。举例来说,如果ADC 101处理第一参考信号102REF1,由ADC101提供的所得ADC输出信号可以是REF1+o1,其中o1是由ADC101引入的偏移。可基于四个信号应用周期内的ADC输出信号的平均值而计算偏移校准值。将参考图5A到5D论述对ADC输出信号进行时间平均化以提供偏移校准值的细节。
增益校准值可以是应用于由ADC 101处理的任何信号的乘法增益。举例来说,如果ADC处理第一参考信号REF1,由ADC 101处理的所得偏移信号可以是g1·REF1,其中g1是由ADC应用于由此处理的信号的增益。将参考图5A到5D论述基于ADC输出信号而对信号进行时间平均化以提供增益校准值的细节。在一个或多个例子中,增益校准值可定义为待由ADC应用的既定增益与ADC应用的实际增益之间的差。
图2示出本公开的设备200的具体实施例。在图2的例子中,第一参考信号202和第二参考信号203由开关装置204接收。开关装置204被配置成在其输出处基于控制开关装置的配置的控制信号而提供第一参考信号202和第二参考信号203中的一个。在一些例子中,开关装置204可包括受多路复用器控制信号Smux控制的多路复用器。控制信号可包括例如可由时钟信号生成器产生的时钟信号。时钟信号生成器可包括设备200的部分,或时钟信号可由设备200从其它处接收到。应了解,开关装置204可以是允许在第一参考信号202与第二参考信号203之间切换输出信号的任何装置、元件或电子组件集合。
在这一例子中,开关装置204被配置成提供开关装置输出信号,其中在第一和第二信号应用周期内开关装置输出信号包括第一参考信号202,且在第三和第四应用周期内,开关装置输出信号包括第二参考信号203。应了解,一些噪声由于开关装置204的处理而会被引入到开关装置输出信号中,但是,开关装置输出信号被配置成大体上等于第一参考信号202或第二参考信号203。
如图2中所示出,开关装置输出信号被提供给第一信号反相元件205。第一信号反相元件205被配置成对接收到的输入信号的极性进行反相,在此状况下接收到的输入信号是开关装置输出信号。
在此实施例中,第一信号反相元件205包括被配置成提供与其包括第一或第二参考信号中的相应一个的相应输入极性相反的输出的斩波器,所述输出包括第二和第四ADC输入信号中的一个。替代地,第一信号反相元件205可包括能够反相接收到的输入信号的极性的任何元件或电子组件集合。
具体地,第一信号反相元件205被配置成:在第二信号应用周期期间用户反相从开关装置204接收到的第一参考信号202的极性来提供第二ADC输入信号,并在第四信号应用周期期间,通过反相从开关装置204接收到的第二参考信号203的极性来提供第四ADC输入信号。在其它实施例中,第一信号反相元件205可被配置成对向其提供的任何信号的极性进行反相,且在第一和第三信号应用周期期间,可通过致使开关装置输出信号绕过第一反相元件205来向ADC 201提供第一和第三ADC输入信号。在此实施例中,在第二和第四信号应用周期期间,可不绕过第一信号反相元件205,且因而,开关装置输出信号的极性可反相以便提供第二和第四ADC输入信号。
第一信号反相元件205可被配置成在信号反相模式与非信号反相模式之间切换,在信号反相模式下接收到的信号的极性被反相并被提供给其输出,在非信号反相模式下穿过信号的极性保持在第一开关元件205的输入与输出之间不变。在信号反相模式非信号反相模式之间切换可受第一开关元件控制信号控制,例如受时钟信号控制。在所述其它实施例中,第一信号反相器元件205可被配置成被绕过,通过例如时钟信号等第一开关元件控制信号实现对是否绕过第一信号反相器元件205的控制。一般来说,设备200可被配置成实现使用被提供给第一信号反相元件205的控制信号来改变接收到的信号的极性。
因此,通过组合地应用开关装置204和第一反相元件205,ADC 201具备第一、第二、第三和第四ADC输入信号。应了解,提供第一、第二、第三和第四ADC输入信号的替代性方法可对本领域的技术人员可用,但是,开关装置204与第一反相元件205的组合实现用于仅基于第一参考信号202和第二参考信号203而获得四个期望ADC输入信号的尤其简单的配置。
在接收到第一、第二、第三和第四ADC输入信号之后,ADC 201将即刻处理这些信号以便提供由设备201接收到的ADC输出信号。
在一些例子中,偏移校准累积器206可在第一、第二、第三和第四信号应用周期内接收ADC输出信号,并通过累积这些信号,如将在下文更详细地描述,实现对偏移校准值的确定。在一些实施例中,偏移校准累积器206可被配置成执行用以确定偏移校准值的所有必需运算,包括执行任何所需数学运算,并任选地在已在多个循环内进行量测的情况下执行多个信号应用循环内的所累积信号的平均化。偏移校准值可被提供给被配置成控制ADC的操作的控制器。在其它实施例中,偏移校准累积器206可仅被配置成累积ADC输出信号并向控制器提供所累积信号,其中控制器被配置成执行用于确定偏移校准值的任何另外的所需运算,例如数学运算和并任选的时间平均化。控制器可包括设备201的一部分,或可不包括设备201的一部分,且替代地,可被配置成从设备201接收基于偏移校准累积器206的结果而确定偏移校准值的信号。当偏移校准累积器206和/或增益校准累积器208不执行数学运算时,控制器可包括设备的部分,以便确定偏移校准值和/或增益校准值。当控制器不用以执行数学运算时,控制器无需包括设备的部分。控制器可被配置成借助于硬件布置或通过实行执行数学运算的软件执行来执行数学运算。
在一个或多个例子中,为了实现确定增益校准值,设备200被配置成在第一和第二信号应用周期中的一个期间且还在第三和第四信号应用周期中的一个期间实现ADC输出信号的极性的反相。为了实现信号极性的此反相,可提供第二信号反相元件207,第二信号反相元件207被配置成在第一和第二信号应用周期中的一个期间且在第三和第四信号应用周期中的一个期间基于ADC输出信号而提供增益校准信号。在第一和第二信号应用周期以及第三和第四信号应用周期中的另一个期间,第二信号反相元件207可被配置成不变更ADC输出信号的极性。替代地,设备200可被配置成使得在第一和第二信号应用周期中的一个期间和第三和第四信号应用周期中的一个期间,将ADC输出信号提供给第二信号反相器元件207,且在第一和第二信号应用周期以及第三和第四信号应用周期中的另一个期间,ADC输出信号绕过第二信号反相元件207。
第二信号反相元件207可被配置成在信号反相模式与非信号反相模式之间切换,在信号反相模式下接收到的信号的极性被反相并被提供给其输出,在非信号反相模式下穿过信号的极性保持在第二开关元件207的输入与输出之间不变。在信号反相模式非信号反相模式之间切换可受第二开关元件控制信号控制,例如受时钟信号控制。在其它实施例中,第二信号反相元件207可被配置成被绕过,通过例如时钟信号等第二开关元件控制信号实现对是否绕过第二信号反相元件207的控制。控制第二信号反相元件207的时钟信号可以是控制第一信号反相元件205的可相同时钟信号,或其可以是不同信号。一般来说,设备200可被配置成实现使用在特定信号应用周期期间被提供给第二信号反相元件207的控制信号来改变由第二信号反相元件207接收到的信号的极性。
在图2的例子中,提供从第二信号反相元件207接收增益校准信号的增益校准累积器208。增益校准累积器208可被配置成在第一、第二、第三和第四信号应用周期,即一个信号应用循环,内累积增益校准信号,如下文更详细地描述,并通过累积这些信号并执行数学运算来实现对ADC的增益校准值的确定。在一些实施例中,增益校准累积器208可被配置成执行用以确定增益校准值的所有必需操作,例如所累积信号的数学运算或时间平均化。增益校准累积器208的结果可被提供给控制器。在其它实施例中,增益校准累积器208可仅被配置成累积增益校准信号并将所累积信号提供给控制器,其中所述控制器被配置成执行用于确定增益校准值的任何另外的所需操作,例如数学运算和/或时间平均化。控制器可包括设备200的一部分或可不包括设备200的一部分,且替代地,可被配置成从设备200接收信号来基于增益校准累积器208的结果而确定增益校准值。控制器可以是如连接到偏移校准累积器206的相同控制器,或其可以是不同控制器。当增益校准累积器和增益校准累积器不执行数学运算时,控制器可包括设备的部分以便确定增益校准值。当控制器不用以执行数学运算时,控制器无需包括设备的部分。
ADC 201可被配置成在操作模式下和校准模式下操作。在校准模式下,ADC 201可被配置成连接到设备200并由此接收第一参考信号202和第二参考信号203,如上文详细描述。在操作模式下,ADC 201可被配置成接收不同于第一参考信号202或第二参考信号203中的任一个的输入信号来从模拟信号转换成数字信号。
接收偏移和增益校准值的一个或多个控制器可被配置成基于确定的偏移和增益校准值而实现ADC 201的控制。举例来说,控制器可被配置成基于在校准模式期间确定的一个或多个校准值而在操作模式期间控制由ADC应用的增益或偏移的电平。
图3示出时间交错式ADC系统300。时间交错式ADC系统被配置成接收用于转换成数字信号的模拟信号。时间交错式ADC 300的目的是实现通过使用能够并行地处理接收到的输入信号的部分的多个子ADC来相比于使用单个ADC以增加的速率将模拟信号转换成数字信号。交织器310接收输入信号,并将输入信号的离散片段分配到不同子ADC201a、201b,使得每个子ADC 201a、201b可并行地处理总信号的片段。在处理其被分配部分之后,每个子ADC 201a、201b即可将经转换信号部分传输到解交织器311,所述解交织器将信号重构成单个数字输出信号。提供控制器312,其控制交织器310将每个部分指派给哪个子ADC201a、201b并对应地控制解交织器311对信号的重构。应了解,如果子ADC 201a、201b中的每一个相比于彼此将不同偏移和增益应用于传入信号,由解交织器311产生的重构后信号可包括失配信号部分或错误输出,从而致使输出信号品质降低。因而,需要控制器312能够基于所测得子ADC校准值而控制由子ADC 201a、201b应用的增益和偏移,或基于偏移和增益校准值而控制由解交织器311执行的重构。应了解,与例子和权利要求书中的子ADC有关的特征的论述可同等地对应于对ADC的引用。举例来说,对ADC输出信号的引用可解释为引用包括多个子ADC替代单个ADC的系统中的子ADC或每个子ADC。
在一些例子中,随机地选择子ADC 201a、201b来地数字化模拟输入信号是有利的。如果不随机地选择子ADC 201a、201b,会出现固定模式噪声,但是,使用子ADC 201a、201b的随机选择,可抑制将以其它方式产生的任何固定模式。
时间交错式ADC系统300中的子ADC 201a、201b可例如在多路复用器或另一种类型的开关装置之间切换。当子ADC 201a、201b不接收或处理信号部分时,其可以是空闲的。在此类时间段中,可能有利的是在校准模式下操作子ADC 201a、201b。这可通过将图1的设备100或图2的200连接到子ADC 201a、201b以便提供确定偏移和增益校准值中的一个或多个来得以实现。尽管已论述可能有利的是将输入信号的信号部分随机分配给子ADC 201a、201b,但在一些实施例中,可能有利的是根据预定次序而非随机地连接到子ADC 201a、201b以进行校准操作。这可实现每个子ADC的每个信号应用周期之间的大体上相等的时间差,这可以是有利的。因而,在校准操作期间,可根据预定次序切换多个子ADC 201a、201b。在第一、第二、第三和第四信号应用周期中的每一个内,子ADC 201a、201b中的每一个可根据预定次序而在校准模式下依序操作。因此,每个子ADC 201a、201b将连接到设备来在第一、第二、第三和第四信号应用周期中的每一个期间在校准模式下操作至少一次。替代地,子ADC中的每一个可在第一到第四信号应用周期内同时具有第一到第四ADC输入信号。在一个或多个实施例中,多个子ADC中的第一子ADC子集可在第一信号应用周期的一部分期间同时具有第一ADC输入信号,继之以多个子ADC中的第二子集在第一信号应用周期的后一部分内具备第一ADC输入信号。应了解,可存在多个子ADC中的任何数目个子ADC子集,且每个子集可包括多个子ADC中的任何数目个子ADC。将ADC输入信号提供给ADC或子ADC可被视为相当于在相关信号应用周期期间将所述ADC连接到设备。通过实现将每个子ADC连接到设备,而不论依序、同时或其任何组合,可针对每个子ADC确定相应增益校准值和偏移校准值。
图4示出多个子ADC 201a、201b各自可连接到例如图2中示出的设备等200a、200b的实施例。在此实施例中,开关装置204对子ADC中的每一个共用,但是,第一信号反相元件205和第二信号反相元件207中的每一个以及校准累积器206、208被特定地分配给特定子ADC 201a、201b。在其它实施例中,应了解,可为子ADC 201a、201b中之全部或中的一些提供共用反相元件和/或共用累积器,此可实现减少组件的优点。为每个子ADC提供单独增益和偏移校准累积器可有助于在计算相应校准值的过程中避免时间延迟。共用开关装置204可以是交织器310的开关装置。在此实施例中,开关装置204可被配置成实现在模数转换的输入信号、第一参考信号202与第二参考信号203之间的切换。因而,开关装置204可被配置成在操作模式期间将子ADC 201a、201b随机或以预定次序提供给输入信号,并在校准模式期间依序提供第一参考信号202和第二参考信号203。
现将参考图5A到5D提供本公开的示例实施例的操作。图5A到5D中的每一个示出如图2中呈现的单个ADC 201,其可包括如图3和4中呈现的时间交错式ADC系统300中的多个子ADC中的子ADC。两个控制信号图式分别示出反相元件控制信号513 Schop和开关装置控制信号514 Smux,所述控制信号分别应用于第一反相元件205和开关装置204。时序图515示出多个子ADC中的每一个连接到设备200的持续时间。反相元件控制信号图式示出第一反相元件205在非反相操作模式与反相操作模式之间的切换。具体地,其示出应用于第一反相元件205以影响切换操作模式的反相元件控制信号。在这一例子中,反相元件控制信号还控制第二开关元件的操作模式。开关装置控制信号图式示出开关装置204在第一参考信号202与第二参考信号203之间的切换。具体地,其示出应用于开关装置204以在任一时间影响参考信号202、203中的一个的输出的开关装置控制信号。
控制信号图式513、514的改变可分离且关于四个信号应用周期516A、516B、516C、516D描述。在这一例子中,设备200被配置成将开关装置控制信号514提供给开关装置204。通过将开关装置控制信号514提供给开关装置204,当开关装置控制信号514高时第一参考信号被提供为开关装置输出信号,且当开关装置控制信号514低时第二参考信号被提供为开关装置输出信号。在这一例子中,设备200被另外配置成将反相元件控制信号513提供给第一反相元件205和第二反相元件207。在其它实施例中,不同于第一开关元件控制信号513的第二开关元件控制信号可应用于第二开关元件207。通过将反相元件控制信号513提供给第一反相元件205,当反相元件控制信号513高时,第一反相元件205不会实现开关装置输出信号的极性反转,且当反相元件控制信号513低时,第一反相元件205的确实现开关装置输出信号的极性反转。通过将反相元件控制信号513提供给第二反相元件207,当反相元件控制信号513高时,第二反相元件207不会实现ADC输出信号的极性反转,且当反相元件控制信号513低时,第二反相元件207的确实现ADC输出信号的极性反转。
在信号应用周期516A、516B、516C、516D中的每一个期间,多个子ADC中的子ADC中的每一个由设备200连续地提供相应第一、第二、第三或第四ADC输入信号。在图5A到5D中,Ni表示多个ADC中的子ADC的数目且Nc表示设备200在每个对应信号应用周期期间为子ADC中的每一个提供第一到第四ADC输入信号的持续时间。因而,每个信号应用周期516A、516B、516C、516D的持续时间是Nc·Ni。因此,在仅存在单个ADC的例子中,每个信号应用周期的持续时间可等于Nc。第一参考信号202和第二参考信号203中的每一个在总共两个信号应用周期516A、516B、516C、516D内应用于ADC 201,且因此,应用这些信号中的每一个的四个信号应用周期内的持续时间等于2·Nc·Ni。子ADC中的每一个可包括对应于子ADC必须接收信号以便实现对应输出的最小持续时间的预定取样周期。设备为子ADC中的每一个提供第一到第四ADC输入信号的持续时间Nc可等于至少一个取样周期的持续时间。在一个或多个实施例中,设备为子ADC中的每一个提供第一到第四ADC输入信号的持续时间Nc可等于至少两个、三个、四个或任何其它数目个取样周期。因而,每个信号应用周期的持续时间可等于一个或多个取样周期乘以多个子ADC中的子ADC数目Ni。应了解,因此,每个信号应用周期可等于仅存在单个ADC的系统中的ADC的一个、两个或更多个取样周期。
图5A到5D基于图的时间段517而示出沿着设备200的段的每个组件的输出信号。在每个图中提供由偏移校准累积器206和增益校准累积器208在所累积信号应用周期中的每一个内接收到的信号的汇总,连同所累积信号的求和结果。
图5A示出第一信号应用周期期间的设备200的操作,如由时间段517示出,其突出显示第一信号应用周期516A。在此第一信号应用周期516A期间,设备200为开关装置204提供高开关装置控制信号514。因而,开关装置被配置成提供第一参考信号202作为开关装置输出信号。设备200还被配置成为第一反相元件205提供高反相元件控制信号。因而,第一反相元件205被配置成不实现开关装置输出信号的极性反转。
在将由ADC 201接收到的模拟信号转换成数字信号期间,将增益g1和偏移o1应用于第一参考信号202,由此在第一信号应用周期期间提供可表达为g1·REF1+o1的ADC输出信号。应了解,将增益应用于信号可在数学上表示为所述信号的乘法,且引入偏移可在数学上表示为所述信号的加法。将另外了解,尽管第一参考信号在ADC 201的转换前后都被称作REF1,但ADC 201将仍执行将模拟REF1信号转换成数字REF1信号的操作。但是,出于此设备200的操作的目的,不需要区分开模拟信号与数字化信号,而是替代地仅需要突出显示通过数字化应用的增益和偏移。
可将ADC输出信号g1·REF1+o1直接提供给偏移校准累积器206。在这一例子中,还将ADC输出信号提供给第二反相器元件207。设备200被配置成为第二反相元件207提供高反相元件控制信号513。因而,第二反相元件207被配置成不实现ADC输出信号的极性反转。因而,增益校准信号等于g1·REF1+o1。在此示例实施例中,第一反相元件205和第二反相元件207受相同反相元件控制信号513 Schop控制,但在另一实施例中,反相元件205、207可受不同控制信号控制。
图5B示出第二信号应用周期期间的设备200的操作,如由时序图513、514、515中的时间段517示出。在此第二信号应用周期516B期间,设备200为开关装置204提供高开关装置控制信号514。因而,开关装置被配置成提供第一参考信号202作为开关装置输出信号。设备200被配置成为第一反相元件205提供低反相元件控制信号。因而,第一反相元件205被配置成实现开关装置输出信号的极性反转。应了解,信号的极性反转可由数学运算的数字求反表示,求反即使信号成负数或使信号乘以-1。
可将ADC输出信号-g1·REF1+o1直接提供给偏移校准累积器206。因而,归因于参考信号的抵消,偏移校准累积器的第二信号应用周期516B结束时的求和等于2·o1,如图5B中的518处示出。具体地,(g1·+REF1+o1)加(g1·-REF1+o1)等于+2·o1,如图5B的518处不出。
设备200被配置成为第二反相元件207提供低反相元件控制信号513。因而,第二反相元件207被配置成实现开关装置输出信号的极性反转。在这一例子中,增益校准信号接着等于-(-g1·REF1+o1)。因而,归因于偏移值的抵消,增益校准累积器208的第二信号应用周期结束时的求和等于2·g1·REF1。具体地,+(+(g1·+REF1+o1))加+(-(g1·-REF1+o1))等于2·g1·REF1,如图5B的519处所示出。
图5C示出第三信号应用周期516C期间的设备200的操作,如由时序图513、514、515中的时间段517示出。在此第三信号应用周期期间516C期间,设备200为开关装置204提供低开关装置控制信号514。因而,开关装置204被配置成提供第二参考信号203作为开关装置输出信号。设备200被配置成为第一反相元件205提供高反相元件控制信号513。因而,第一反相元件205被配置成不实现开关装置输出信号的极性反转。因而,第一反相元件向ADC 201提供第二参考信号作为第三ADC输入信号。
可将ADC输出信号g1·REF2+o1直接提供给偏移校准累积器206。因而,偏移校准累积器206的第三信号应用周期结束时的求和等于3·o1+g1·REF2,如图5C的518处所示出。
设备200被配置成为第二反相元件207提供高反相元件控制信号513。因而,第二反相元件207被配置成不实现ADC输出信号的极性反转。因此,增益校准信号等于g1·REF2+o1。在一些例子中,例如图5C和5D中所示出的例子中,增益校准累积器208可被配置成从在第一和第二信号应用周期期间所累积的信号减去在第三和第四信号应用周期期间接收到的信号。因此,在这一例子中,偏移校准累积器208的第三信号应用周期结束时的求和等于:2·g1·REF1-g1·REF2-o1,如图5C的519处所示出。在一些例子中,从在第一和第二信号应用周期期间所累积的信号减去在第三和第四信号应用周期期间所累积的信号可特别有利于避免过载增益校准累积器208的最大容量。替代地,增益校准累积器208可被配置成将在第三和第四信号应用周期期间接收到的信号相加到在第一和第二信号应用周期期间所累积的信号。在这一例子中,第三信号应用周期结束时的求和等于2·g1·REF1+g1·REF2+o1。
图5D示出第四信号应用周期期间的设备201的操作,如由时序图513、514、515中的时间段517示出。在此第四信号应用周期期间516D期间,设备200为开关装置204提供低开关装置控制信号514。因而,开关装置204被配置成提供第二参考信号203作为开关装置输出信号。设备200被配置成为第一反相元件205提供低反相元件控制信号513。因而,第一反相元件205被配置成实现开关装置输出信号的极性反转,由此提供-REF2的第四ADC输入信号。
可将ADC输出信号-g1·REF2+o1直接提供给偏移校准累积器206。因而,归因于参考信号的抵消,偏移校准累积器206的第四信号应用周期结束时的求和等于4·o1。具体地,g1·+REF1+o1加g1·-REF1+o1加g1·+REF2+o1加g1·-REF2+o1等于4·o1,如图5D的518处所示出。
偏移校准累积器或控制器可实现执行将此信号除以4的数学运算,由此提供o1的偏移校准值。
设备200被配置成为第二反相元件207提供低反相元件控制信号513。因而,第二反相元件207被配置成实现开关装置输出信号的极性反转。因此,增益校准信号等于-(g1·-REF2+o1)。在增益校准累积器208被配置成从在第一和第二信号应用周期期间所累积的信号减去在第三和第四信号应用周期期间所累积的信号的例子中,增益校准累积器的第四信号应用周期516D结束时的求和等于2g1·(REF1-REF2)。具体地,+(+(g1·+REF1+o1))加+(-(g1·-REF1+o1))加-(+(g1·+REF2+o1))加-(-(g1·-REF2+o1))等于2g1·(REF1-REF2)。替代地,当累积器将在第三和第四信号应用周期期间接收到的信号相加到在第一和第二信号应用周期期间所累积的信号时,偏移校准累积器的第四信号应用周期516D结束时的求和等于2g1·(REF1+REF2)。
通过在从在第一和第二信号应用周期期间所累积的信号减去在第三和第四信号应用周期期间所累积的信号的状况下执行将所累积信号除以2·(REF1-REF2)的数学运算,增益校准累积器208或单独控制器可接着实现增益校准值的确定。替代地,在将在第三和第四信号应用周期期间接收到的信号相加到在第一和第二信号应用周期期间所累积的信号的状况下,数学运算将总所累积信号除以2·(REF1+REF2)。可见,增益校准值因此基于第一到第四信号应用周期内的所累积信号。为了确定增益校准值,基于信号累积方式(REF1-REF2)或(REF1+REF2)而执行数学运算,例如除以适当纯量(2)和组合第一与第二参考信号。
增益校准累积器208和偏移校准累积器206可连接到控制器,使得由累积器206、208收集的所累积信号可被提供给控制器。在一些实施例中,增益校准累积器208和偏移校准累积器206中的每一个可连接到相应控制器。一个或多个控制器可被配置成对所累积信号执行任何所需数学运算以便实现对偏移校准值和增益校准值的确定。举例来说,在偏移校准值的状况下,控制器可被配置成在第四信号应用周期之后将所累积偏移校准值信号除以4,以便实现偏移校准值o1。在增益校准值的状况下,控制器可被配置成在第四信号应用周期之后将所累积偏移校准除以第一参考信号202与第二参考信号203之间的已知差的两倍,即2·(REFl-REF2)或2·(REF1+REF2),以便实现增益校准值g1。
在一些例子中,增益校准累积器208和偏移校准累积器206或控制器可被配置成执行上文所描述的任何所需数学运算,以及累积四个信号应用周期的多个循环,并在最终循环之后将总所累积信号除以总循环数目。由此,这实现时间平均化的校准值。在信号应用周期的多个循环内确定的时间平均化校准值可通过随机噪声信号的平均化尤其实现有效噪声消除,以便实现改善的增益和偏移校准值。信号应用周期的单个循环可定义为按任何次序完成第一信号应用周期、第二信号应用周期、第三信号应用周期和第四信号应用周期。
一个或多个控制器可用以基于相应偏移和增益校准值而控制一个或多个ADC 201或子ADC。举例来说,一个或多个控制器可被配置成响应于确定ADC 201应用高于或低于可接受操作参数的增益而实现对多个子ADC中的每一个或单个ADC的控制和增益。在另一实施例中,控制器可被配置成实现解交织器311的控制,使得解交织器311可实现对信号的匹配重构,而不论时间交错式ADC系统300中的子ADC 201a、201b之间的偏移差与增益差之间的方差。
当谈到ADC校准时,一个特定问题会是噪声对已确定校准值的影响。噪声会引起已确定校准值中的误差和不准确性。噪声可由设备的组件或元件、ADC或由外部因素中的任一个产生。关于图5A到5D描述的用于确定偏移和增益校准值的设备可特别有利于降低噪声对已确定增益和偏移校准值的影响。图6和7示出图5A到5D的设备200和ADC201,但还分别示出在第一反相元件205之后和在所述第一反相元件205之前添加到信号的噪声信号的影响。在这些例子中,在第一信号应用周期期间引入到系统中的噪声信号表示为e1,在第二信号应用周期期间引入到系统中的噪声信号表示为e2,在第三信号应用周期期间引入到系统中的噪声信号表示为e3,且在第四信号应用周期期间引入到系统中的噪声信号表示为e4。
在每个状况下,即如果在第一反相元件205之前或之后引入噪声信号,则在信号应用周期中的每一个的持续时间相比于噪声信号的变化率短时,即信号应用周期之间的切换速率比噪声信号的变化率快时,可尤其有效地降低噪声信号对校准值的影响。如果信号应用周期之间的切换速率比噪声信号的变化率快,则噪声信号e1到e4中的方差度将是小的,且因而,将可能实现这些信号的抵消,如关于图6和7详细描述。
图6示出在第一反相元件205之后将噪声信号引入到设备200中的示例实施例。除引入噪声信号以外,图6的特征的剩余部分与图5A到5D的特征相同。图6仅示出第四信号应用周期结束时的信号的最终累积,即信号应用循环结束时的信号的最终累积。
可见,对于偏移校准值,最终所累积信号等于4·o1+g1·(e1+e2+e3+e4)。归因于信号的随机性质,可通过平均化在多个信号应用循环内累积的信号来降低渐增噪声信号g1·(e1+e2+e3+e4)。以此方式,(e1+e2+e3+e4)的多个平均测量值将趋向于零。
对于增益校准值,由增益校准累积器208接收到的最终所累积信号等于:2·g1·(REF1-REF2)+g1·((e1-e2)-(e3-e4))。在这一例子中,因为信号应用周期之间的切换速率相比于噪声信号的变化率是快的,所以e1可约等于e2且e3可约等于e4。因而,e1-e2和e3-e4可抵消成零或大体上可忽略的噪声信号,由此实现改善的增益信号估计,而不论噪声信号被引入到设备200中。归因于信号的随机性质,可通过平均化在多个信号应用循环内累积的信号来另外降低渐增噪声信号g1·((e1-e2)-(e3-e4))。
图7示出在第一反相元件205之前将噪声信号引入到设备200中的示例实施例。除引入噪声信号以外,图7的特征的剩余部分与图5A到5D中的特征相同。图7仅示出第四信号应用周期结束时的信号的最终累积。
可见,对于偏移校准值,最终所累积信号等于4·o1+g1·(e1-e2+e3-e4)。因为信号应用周期之间的切换速率相比于噪声信号的变化率是快的,所以e1可约等于e2且e3可约等于e4。因而,e1-e2和e3-e4可抵消成零或大体上可忽略的噪声信号,由此实现改善的偏移信号估计,而不论噪声信号被引入到设备200中。归因于其随机性质,可通过平均化在多个信号应用循环内累积的信号来另外降低渐增噪声信号g1·(el-e2+e3-e4)。
对于增益校准值,由增益校准累积器接收到的最终所累积信号等于:2·g1·(REF1-REF2)+g1·((e1+e2)-(e3+e4))。因为信号应用周期之间的切换速率相比于噪声信号的变化率是快的,所以e1+e2可约等于e3+e4。因而,(e1+e2)-(e3+e4)可抵消成零或大体上可忽略的噪声信号,由此提供改善的增益信号估计,而不论噪声信号被引入到设备200中。归因于其随机性质,可通过平均化在多个信号应用循环内累积的信号来另外降低渐增噪声信号g1·((e1+e2)-(e3+e4))。
尽管已在图6和7中示出已仅在第一反相元件205之前或在第一反相元件205之后引入噪声信号的实施例,但应了解,可在第一反相元件205之前、在所述第一反相元件之后或通过所述第一反相元件将噪声信号引入到设备中。在此实施例中,噪声信号将仍抵消,如关于图6和7个别地描述。
图8示出根据本公开的示例方法800。方法800包括以下步骤:接收801第一参考信号和第二参考信号,并基于第一参考信号和第二参考信号而在四个单独应用周期内将四个不同ADC输入信号应用于ADC。这些信号包括:在第一信号应用周期内,包括第一参考信号的第一ADC输入信号;在第二信号应用周期内,第二ADC输入信号,所述第二ADC输入信号与第一ADC输入信号具有大体上相等的量值和相反的极性;在第三信号应用周期内,包括第二参考信号的第三ADC输入信号;以及在第四信号应用周期内,第四ADC输入信号,所述第四ADC输入信号与第三ADC输入信号具有大体上相等的量值和相反的极性。方法800另外包括以下步骤:接收802ADC的四个信号应用周期内的ADC输出信号,并至少部分基于四个信号应用周期内的ADC输出信号的平均值而确定803一个或多个校准值。
除非明确陈述特定次序,否则可以任何次序执行上图中的指令和/或流程图步骤。而且,本领域的技术人员将认识到,虽然已经论述一个示例指令集/方法,但是在本说明书中的材料可以多种方式组合从而还产生其它例子,并且应在此详细描述提供的上下文内来进行理解。
在一些示例实施例中,上文描述的指令集/方法步骤实施为体现为可执行指令集的功能和软件指令,所述可执行指令集在计算机或以所述可执行指令编程和控制的机器上实现。此类指令被加载用于在处理器(例如一个或多个CPU)上执行。术语处理器包括微处理器、微控制器、处理器模块或子系统(包括一个或多个微处理器或微控制器),或其它控制或计算装置。处理器可指代单个组件或多个组件。
在其它例子中,本文示出的指令集/方法以及与其相关联的数据和指令存储于相应存储装置中,所述存储装置被实施为一个或多个非暂态机器或计算机可读或计算机可用存储媒体。此类计算机可读或计算机可用存储媒体被视为物品(或制品)的一部分。物品或制品可以指任何所制造的单个组件或多个组件。如本文所定义的非暂时性机器或计算机可用媒体不包括信号,但此类媒体可以能够接收并处理来自信号和/或其它暂时性媒体的信息。
本说明书中论述的材料的示例实施例可整体或部分地经由网络、计算机或基于数据的装置和/或服务实施。这些可包括云、互联网、内联网、移动装置、台式计算机、处理器、查找表、微控制器、消费者设备、基础架构,或其它启用装置和服务。如本文和权利要求书中可以使用,提供以下非排他性定义。
在一个例子中,使本文中论述的一个或多个指令或步骤自动化。术语自动的或自动地(和其类似变型)意指使用计算机和/或机械/电气装置来控制设备、系统和/或过程的操作,而不需要人类干预、观测、努力和/或决策。
应了解,称为耦合的任何组件可直接或间接地耦合或连接。在间接耦合的状况下,可在称为耦合的两个组件之间安置另外的组件。
在本说明书中,已经依据选定的细节集合而呈现示例实施例。然而,本领域的普通技术人员将理解,可以实践包括这些细节的不同选定集合的许多其它示例实施例。希望所附权利要求书涵盖所有可能的示例实施例。
Claims (10)
1.一种用于确定模/数转换器ADC的一个或多个校准值的设备,其特征在于,
所述设备被配置成接收第一参考信号和第二参考信号,并基于所述第一参考信号和所述第二参考信号而在四个单独信号应用周期将以下项应用于所述ADC:
在第一信号应用周期内,将包括所述第一参考信号的第一ADC输入信号应用于所述ADC;
在第二信号应用周期内,将第二ADC输入信号应用于所述ADC,所述第二ADC输入信号与所述第一ADC输入信号具有大体上相等的量值和相反的极性;
在第三信号应用周期内,将包括所述第二参考信号的第三ADC输入信号应用于所述ADC;以及
在第四信号应用周期内,将第四ADC输入信号应用于所述ADC,所述第四ADC输入信号与所述第三ADC输入信号具有大体上相等的量值和相反的极性,
所述设备被配置成至少部分基于所述ADC在所述四个信号应用周期内的ADC输出信号而确定所述一个或多个校准值。
2.根据权利要求1所述的设备,其特征在于,所述一个或多个校准值包括偏移校准值和增益校准值中的一个或多个,其中:
(i)基于至少所述四个信号应用周期内的所述ADC输出信号的总和而计算所述偏移校准值;且
(ii)基于以下各项的总和而计算所述增益校准值:
(a)包括所述第一信号应用周期内的所述ADC输出信号和所述第二信号应用周期内的所述ADC输出信号中的一个的信号和与所述第一信号应用周期内的所述ADC输出信号和所述第二信号应用周期内的所述ADC输出信号中的另一个具有大体上相等的量值和相反的极性的信号;以及
(b)包括所述第三信号应用周期内的所述ADC输出信号和所述第四信号应用周期内的所述ADC输出信号中的一个的信号和与所述第三信号应用周期内的所述ADC输出信号和所述第四信号应用周期内的所述ADC输出信号中的另一个具有大体上相等的量值和相反的极性的信号。
3.根据在前的任一项权利要求所述的设备,其特征在于,所述信号应用周期中的每一个的持续时间大体上相等。
4.根据在前的任一项权利要求所述的设备,其特征在于:
所述第一信号应用周期到所述第四信号应用周期中的每一个具有对应持续时间;
所述ADC具有取样周期;且
所述第一信号应用周期到所述第四信号应用周期中的每一个的所述持续时间等于所述ADC的至少两个信号取样周期。
5.根据在前的任一项权利要求所述的设备,其特征在于,包括被配置成接收所述第一参考信号和所述第二参考信号的开关装置,所述开关装置被配置成提供开关装置输出信号,其中在所述第一和第二信号应用周期内,所述开关装置输出信号包括所述第一参考信号,且在所述第三和第四信号应用周期内,所述开关装置输出信号包括所述第二参考信号。
6.根据权利要求5所述的设备,其特征在于,包括第一信号反相元件,所述第一信号反相元件被配置成基于所述开关装置输出信号而提供所述ADC输入信号中的每一个,其中:
在所述第二信号应用周期期间,所述第一信号反相元件被配置成通过使从所述开关装置接收到的所述第一参考信号的所述极性反转来提供所述第二ADC输入信号;且
在所述第四信号应用周期期间,所述第一信号反相元件被配置成通过使从所述开关装置接收到的所述第二参考信号的所述极性反转来提供所述第四ADC输入信号。
7.根据权利要求2至6中任一项所述的设备,其特征在于,包括第二信号反相元件,所述第二信号反相元件被配置成提供增益校准信号,用于基于所述ADC输出信号而确定所述校准值中的一个,其中:
在所述第一和所述第二信号应用周期中的一个期间,所述第二信号反相元件被配置成通过使所述ADC输出信号的所述极性反转来提供所述增益校准信号;且
在所述第三和所述第四信号应用周期中的一个期间,所述第二信号反相元件被配置成通过使所述ADC输出信号的所述极性反转来提供所述增益校准信号。
8.根据在前的任一项权利要求所述的设备,其特征在于,所述ADC包括多个子ADC,其中:
在所述第一信号应用周期期间,所述设备被配置成将所述第一ADC输入信号提供给所述多个子ADC中的每一个并从所述子ADC中的每一个接收所述ADC输出信号;
在所述第二信号应用周期期间,所述设备被配置成将所述第二ADC输入信号提供给所述多个子ADC中的每一个并从所述子ADC中的每一个接收所述ADC输出信号;
在所述第三信号应用周期期间,所述设备被配置成将所述第三ADC输入信号提供给所述多个子ADC中的每一个并从所述子ADC中的每一个接收所述ADC输出信号;且
在所述第四信号应用周期期间,所述设备被配置成将所述第四ADC输入信号提供给所述多个子ADC中的每一个并从所述子ADC中的每一个接收所述ADC输出信号。
9.一种包括根据在前的任一项权利要求所述的设备和多个子ADC的ADC系统,其特征在于,所述多个子ADC中的每一个被配置成在操作期间选择性地被提供输入信号,且共同被配置成通过使用所述子ADC实现所述输入信号的时间交错式模/数转换,且所述子ADC中的至少一个被进一步配置成在校准操作期间被提供所述设备的所述第一参考信号和所述第二参考信号。
10.一种用于确定模/数转换器ADC的一个或多个校准值的方法,其特征在于,所述方法包括:
接收第一参考信号和第二参考信号,并基于所述第一参考信号和所述第二参考信号而在四个应用周期将以下项应用于所述ADC:
在第一信号应用周期内,将包括所述第一参考信号的第一ADC输入信号应用于所述ADC;
在第二信号应用周期内,将第二ADC输入信号应用于所述ADC,所述第二ADC输入信号与所述第一ADC输入信号具有大体上相等的量值和相反的极性;
在第三信号应用周期内,将包括所述第二参考信号的第三ADC输入信号应用于所述ADC;以及
在第四信号应用周期内,将第四ADC输入信号应用于所述ADC,所述第四ADC输入信号与所述第三ADC输入信号具有大体上相等的量值和相反的极性,
对所述ADC在所述四个信号应用周期内的ADC输出信号进行求和,并且
至少部分基于所述四个信号应用周期内的所述ADC输出信号的总和而确定所述一个或多个校准值。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP18305701.7A EP3579419B1 (en) | 2018-06-08 | 2018-06-08 | Apparatus for determining calibration values of an adc |
EP18305701.7 | 2018-06-08 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN110581710A true CN110581710A (zh) | 2019-12-17 |
Family
ID=62715989
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910495334.3A Withdrawn CN110581710A (zh) | 2018-06-08 | 2019-06-06 | 用于确定adc的校准值的设备 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10763877B2 (zh) |
EP (1) | EP3579419B1 (zh) |
CN (1) | CN110581710A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112564707A (zh) * | 2021-02-22 | 2021-03-26 | 中国空气动力研究与发展中心低速空气动力研究所 | 一种旋转环境下数据采集的时钟抖动估计及修正方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102021100438B3 (de) | 2021-01-12 | 2022-05-12 | Elmos Semiconductor Se | Vorrichtung zur gleichzeitigen Delta-Sigma-Analog-zu-Digital-Wandlung mehrerer Eingangssignale |
TWI813240B (zh) * | 2022-03-31 | 2023-08-21 | 創意電子股份有限公司 | 類比至數位轉換裝置與偏移校正方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6351228B1 (en) * | 1999-02-03 | 2002-02-26 | Hitachi Electronics Engineering Co., Ltd. | Digital calibration method and apparatus for A/D or D/A converters |
CN101657969A (zh) * | 2007-04-17 | 2010-02-24 | 密克罗奇普技术公司 | 使用内部电压参考的模-数转换器偏移和增益校准 |
US7825837B1 (en) * | 2008-09-05 | 2010-11-02 | National Semiconductor Corporation | Background calibration method for analog-to-digital converters |
CN104953971A (zh) * | 2014-03-24 | 2015-09-30 | 美国亚德诺半导体公司 | 增益校准 |
CN107636971A (zh) * | 2015-05-29 | 2018-01-26 | 瑞典爱立信有限公司 | 模拟到数字转换器系统 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6147631A (en) * | 1998-12-09 | 2000-11-14 | Cirrus Logic, Inc. | Input sampling structure for delta-sigma modulator |
US6900750B1 (en) | 2004-04-16 | 2005-05-31 | Analog Devices, Inc. | Signal conditioning system with adjustable gain and offset mismatches |
US7379831B1 (en) | 2004-05-12 | 2008-05-27 | Zilog, Inc. | Error correction in an oversampled ADC using few stored calibration coefficients |
US7330140B2 (en) | 2005-07-01 | 2008-02-12 | Texas Instruments Incorporated | Interleaved analog to digital converter with compensation for parameter mismatch among individual converters |
TWI330000B (en) | 2006-07-27 | 2010-09-01 | Realtek Semiconductor Corp | A calibration apparatus for mismatches of time-interleaved analog-to-digital converter |
US7541952B1 (en) | 2007-10-10 | 2009-06-02 | Atheros Communications, Inc. | Method and apparatus for offset and gain compensation for analog-to-digital converters |
US7994960B1 (en) * | 2008-10-17 | 2011-08-09 | Marvell International Ltd. | Data converter with redundancy for error correction in polarity decision |
US8330631B2 (en) * | 2009-03-06 | 2012-12-11 | National Semiconductor Corporation | Background calibration method for fixed gain amplifiers |
EP2457328B1 (en) * | 2009-07-24 | 2014-03-26 | Technion Research and Development Foundation, Ltd. | Ultra-high-speed photonic-enabled adc based on multi-phase interferometry |
US8604953B2 (en) | 2011-11-14 | 2013-12-10 | Analog Devices, Inc. | Calibrating timing, gain and bandwidth mismatch in interleaved ADCs |
GB2502557B8 (en) * | 2012-05-30 | 2015-10-21 | Cirrus Logic Int Semiconductor Ltd | Analogue-to-digital converter |
US9041571B2 (en) | 2013-09-06 | 2015-05-26 | Broadcom Corporation | Flexible ADC calibration technique using ADC capture memory |
US9106249B1 (en) | 2014-09-04 | 2015-08-11 | Semtech Corporation | Calibration of a time-interleaved analog-to-digital converter |
US9088293B1 (en) | 2014-09-04 | 2015-07-21 | Semtech Corporation | Calibration of a time-interleaved analog-to-digital converter (ADC) circuit |
US9496884B1 (en) | 2016-03-21 | 2016-11-15 | Applied Micro Circuits Corporation | DC offset calibration of ADC with alternate comparators |
US9705520B1 (en) * | 2016-09-08 | 2017-07-11 | Stmicroelectronics International N.V. | Circuit and method for generating reference signals for hybrid analog-to-digital convertors |
-
2018
- 2018-06-08 EP EP18305701.7A patent/EP3579419B1/en active Active
-
2019
- 2019-05-29 US US16/425,049 patent/US10763877B2/en active Active
- 2019-06-06 CN CN201910495334.3A patent/CN110581710A/zh not_active Withdrawn
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6351228B1 (en) * | 1999-02-03 | 2002-02-26 | Hitachi Electronics Engineering Co., Ltd. | Digital calibration method and apparatus for A/D or D/A converters |
CN101657969A (zh) * | 2007-04-17 | 2010-02-24 | 密克罗奇普技术公司 | 使用内部电压参考的模-数转换器偏移和增益校准 |
US7825837B1 (en) * | 2008-09-05 | 2010-11-02 | National Semiconductor Corporation | Background calibration method for analog-to-digital converters |
CN104953971A (zh) * | 2014-03-24 | 2015-09-30 | 美国亚德诺半导体公司 | 增益校准 |
CN107636971A (zh) * | 2015-05-29 | 2018-01-26 | 瑞典爱立信有限公司 | 模拟到数字转换器系统 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112564707A (zh) * | 2021-02-22 | 2021-03-26 | 中国空气动力研究与发展中心低速空气动力研究所 | 一种旋转环境下数据采集的时钟抖动估计及修正方法 |
Also Published As
Publication number | Publication date |
---|---|
EP3579419B1 (en) | 2021-09-15 |
US20190379387A1 (en) | 2019-12-12 |
US10763877B2 (en) | 2020-09-01 |
EP3579419A1 (en) | 2019-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110581710A (zh) | 用于确定adc的校准值的设备 | |
US7250885B1 (en) | System and method for using timing skew estimation with a non-sequential time-interleaved analog-to-digital converter | |
TWI538413B (zh) | 在雙通道時間交錯類比至數位轉換器中的取樣時間和增益不匹配誤差估計的無乘法器演算法 | |
US8193956B2 (en) | Meter and freeze of calibration of time-interleaved analog to digital converter | |
US9172388B1 (en) | High speed interleaved ADC with compensation for DC offset mismatch | |
JP2010519810A5 (zh) | ||
TW200913501A (en) | Minimizing offset error in analog to digital converter | |
JP6565746B2 (ja) | 電圧検出装置 | |
US20160006447A1 (en) | Estimation of imperfections of a time-interleaved analog-to-digital converter | |
US8855181B2 (en) | Method and system for compensating a delay mismatch between a first measurement channel and a second measurement channel | |
JP2017055382A5 (zh) | ||
EP2405578A2 (en) | Analog-to-digital conversion apparatus, analog-to-digital conversion method, and electronic device | |
WO2008149259A3 (en) | Circuit with a successive approximation analog to digital converter | |
CN109361389B (zh) | 一种分时交替模数转换器多通道失配误差校准方法和系统 | |
JP5458902B2 (ja) | アナログデジタル変換装置 | |
JP6103557B1 (ja) | 電力変換装置および電力変換装置の制御方法 | |
US11469784B2 (en) | Spur estimating receiver system | |
JP2013251820A (ja) | 電流測定回路 | |
JP6650227B2 (ja) | Ad変換器、ad変換方法 | |
JP6242003B2 (ja) | 電圧検出装置 | |
US8836564B2 (en) | A/D conversion device | |
KR20130003545A (ko) | 접힌 기준전압 플래시 아날로그 디지털 변환기 및 그 방법 | |
US8890734B2 (en) | Analog to digital conversion | |
JP6519238B2 (ja) | 電流検出回路 | |
RU54209U1 (ru) | Устройство для функционального контроля статических и динамических элементов трехфазных электротехнических и электромеханических систем |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WW01 | Invention patent application withdrawn after publication | ||
WW01 | Invention patent application withdrawn after publication |
Application publication date: 20191217 |