CN110581141A - 一种阵列基板及其制备方法 - Google Patents
一种阵列基板及其制备方法 Download PDFInfo
- Publication number
- CN110581141A CN110581141A CN201910776269.1A CN201910776269A CN110581141A CN 110581141 A CN110581141 A CN 110581141A CN 201910776269 A CN201910776269 A CN 201910776269A CN 110581141 A CN110581141 A CN 110581141A
- Authority
- CN
- China
- Prior art keywords
- film layers
- opening
- holes
- substrate
- film layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 59
- 238000002360 preparation method Methods 0.000 title claims description 6
- 230000000149 penetrating effect Effects 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 claims description 138
- 239000011229 interlayer Substances 0.000 claims description 4
- 238000002161 passivation Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 claims description 2
- 238000002834 transmittance Methods 0.000 abstract description 9
- 239000004642 Polyimide Substances 0.000 description 10
- 229920001721 polyimide Polymers 0.000 description 10
- 238000005530 etching Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本发明提供一种阵列基板，其包括基板、设置于基板上的多层膜层以及贯穿至少两层膜层的开孔，开孔所贯穿的膜层在所述开孔处的边缘位于同一平面。形成开孔时，依据各预设膜层上的孔洞的孔偏距尺寸偏差，调整形成各预设膜层上的孔洞的孔间距，从而使得形成的各预设膜层上的孔洞的边界位于同一平面，从而防止位于不同层别的膜层之间形成台阶状的结构，使得配向膜层位于开孔内的部分均匀分布，有效防止配向膜层在开孔内多处堆积导致开孔处透光率降低。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制备方法。
背景技术
目前，为了增大显示面板中与摄像头等感光元件对应区域处的透光率，如图1和图2所示，一般会在阵列基板上与感光元件对应区域处进行蚀刻挖孔11，挖去阵列基板上与感光元件对应区域处的各膜层，从而增大透光率。
然而，对各膜层进行多次蚀刻挖孔11时，不同层别的膜层之间会形成台阶，涂布聚酰亚胺层12时，台阶处存在多处聚酰亚胺堆积，导致孔区域处的透光率降低。
发明内容
本发明提供一种阵列基板，以解决不同层别的膜层之间会形成台阶，涂布聚酰亚胺层时，台阶处存在多处聚酰亚胺堆积，导致孔区域处的透光率降低的技术问题。
为解决上述问题，本发明提供的技术方案如下：
一种阵列基板，其包括基板、设置于所述基板上的多层膜层以及贯穿至少两层所述膜层的开孔，所述开孔所贯穿的所述膜层在所述开孔处的边缘位于同一平面。
进一步的，所述开孔的纵截面的两条侧边界所对应的直线均垂直于所述基板所对应的平面或均与所述基板所对应的平面具有预定夹角。
进一步的，所述开孔的纵截面的一条侧边界所对应的直线垂直于所述基板所对应的平面，另一条侧边界所对应的直线与所述基板所对应的平面具有预定夹角。
进一步的，所述开孔的纵截面呈方形或梯形。
进一步的，多层所述膜层中被所述开孔贯穿的第一膜层、第二膜层和第三膜层依次层叠。
进一步的，所述第一膜层、所述第二膜层和所述第三膜层在所述开孔处的边缘均位于同一平面。
进一步的，所述第三膜层的边缘覆盖所述第二膜层的边缘，所述第一膜层与所述第三膜层在所述开孔处的边缘位于同一平面。
进一步的，多层所述膜层中的层间绝缘层、平坦层以及钝化层依次层叠。
本发明还提供一种阵列基板的制备方法，包括以下步骤：
S10、提供一基板；
S20、在所述基板上依次层叠形成多层膜层，每形成一层预设膜层后，在该预设膜层上的预设位置处形成孔洞，各预设膜层上的孔洞同轴心线设置，至少两层预设膜层上的孔洞相互连通形成开孔，预设膜层在所述开孔处的边缘位于同一平面。
进一步的，在所述步骤S20中，根据各预设膜层中孔洞的尺寸偏差和孔偏距在预设膜层上形成预设孔径的孔洞。
本发明的有益效果为：形成开孔时，依据各预设膜层上的孔洞的孔偏距尺寸偏差，调整形成各预设膜层上的孔洞的孔间距，从而使得形成的各预设膜层上的孔洞的边界位于同一平面，从而防止位于不同层别的膜层之间形成台阶状的结构，使得配向膜层位于开孔内的部分均匀分布，有效防止配向膜层在开孔内多处堆积导致开孔处透光率降低。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明背景技术中阵列基板的结构示意图；
图2为本发明背景技术中孔的俯视示意图；
图3为本发明第一种实施方式中阵列基板的结构示意图；
图4为本发明第一种实施方式中开孔的俯视示意图；
图5为本发明第二种实施方式中阵列基板的结构示意图；
图6为本发明第三种实施方式中阵列基板的结构示意图；
图7为本发明一实施方式中阵列基板的结构示意图；
图8为本发明中阵列基板的制备流程示意图。
附图标记：
11、孔；12、聚酰亚胺层；
20、基板；30、第一膜层；40、第二膜层；50、第三膜层；60、开孔；61、侧边界；70、配向膜层。
具体实施方式
以下各实施例的说明是参考附加的图示，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是用以相同标号表示。
本发明针对现有的显示面板中，对阵列基板上的各膜层进行多次蚀刻挖孔时，不同层别的膜层之间会形成台阶，涂布聚酰亚胺层时，台阶处存在多处聚酰亚胺堆积，导致孔区域处的透光率降低的技术问题。本发明可以解决上述问题。
一种阵列基板，如图3和图4所示，所述阵列基板包括基板20、设置于所述基板20上的多层膜层以及贯穿至少两层所述膜层的开孔60，所述开孔60所贯穿的所述膜层在所述开孔60处的边缘位于同一平面。
需要说明的是，所述开孔60包括位于不同层别的膜层上且相互连通的孔洞，具有孔洞的膜层为预设膜层，阵列基板的形成过程中，形成一层预设膜层后，在预设膜层上形成孔洞，至少两层预设膜层上的孔洞同轴心线设置且相互连通以形成开孔60。
具体的，所述阵列基板还包括设置于所述膜层上且部分位于所述开孔60中的配向膜层，所述配向膜层的制备材料可以为聚酰亚胺。
通过将被开孔60贯穿的膜层在开口处的边缘设置成位于同一平面，从而防止位于不同层别的膜层之间形成台阶状的结构，使得配向膜层位于开孔60内的部分均匀分布，有效防止配向膜层在开孔60内多处堆积导致开孔60处透光率降低。
需要说明的是，在一实施方式中，所述开孔60贯穿所述基板20上的所有膜层且所述开孔60延伸至所述基板20的表面。
需要说明的是，膜层在所述开孔60处的边缘即所述开孔60的侧壁面。
在第一种实施方式中，所述开孔60的纵截面的两条侧边界61所对应的直线均垂直于所述基板10所对应的平面。
其中，所述开孔60的纵截面呈方形；所述开孔60的纵截面可以为矩形或正方形，即各预设膜层上的孔洞的直径均相同。
需要说明的是，此时所述开孔60的边界所对应的形状为圆柱面，即开孔60所贯穿的所有所述膜层在所述开孔60处的边缘所位于的同一平面为一圆柱面。
形成开孔60时，依据各预设膜层上的孔洞的孔偏距尺寸偏差，调整形成各预设膜层上的孔洞的孔间距，从而使得形成的各预设膜层上的孔洞的边界齐平，减少孔洞边界宽度以及占用的显示空间，提升显示品质。
如图5所示，在第二种实施方式中，所述开孔60的纵截面的两条侧边界61所对应的直线与所述基板10所对应的平面具有预定夹角。
其中，所述开孔60的纵截面呈梯形。
进一步的，所述开孔60的侧壁与底壁之间形成的夹角为钝角，所述开孔60的纵截面呈倒梯形。
开孔60的侧壁为倾斜的斜面，使用聚酰亚胺形成配向膜层时，斜面便于聚酰亚胺均匀的流入开孔60内，从而更好的防止配向膜层在开孔60内多处堆积导致开孔60处透光率降低。
需要说明的是，实际实施中，所述开孔60的纵截也可以设置成正梯形。
如图6所示，在第三种实施方式中，所述开孔60的纵截面呈倒梯形，所述开孔60的纵截面的一条侧边界61所对应的直线垂直于所述基板10所对应的平面，另一条侧边界61所对应的直线与所述基板10所对应的平面具有预定夹角。
具体的，多层所述膜层中被所述开孔60贯穿的第一膜层30、第二膜层40和第三膜层50依次层叠。
其中，所述第一膜层30、所述第二膜层40和所述第三膜层50在所述开孔60处的边缘可以均位于同一平面。
如图7所示，在一实施方式中，也可以设置为所述第三膜层50的边缘覆盖所述第二膜层40的边缘，所述第一膜层30与所述第三膜层50在所述开孔60处的边缘位于同一平面。
需要说明的是，图7中仅示意了所述第一膜层30与所述第三膜层50在所述开孔60处的边缘位于同一平面时开孔60的纵截面呈方形的情况，实际实施中，此时开孔60的纵截面也可以呈梯形。
需要说明的是，此时所述开孔60的边界所对应的形状为圆台面，即开孔60所贯穿的所有所述膜层在所述开孔60处的边缘所位于的同一平面为一圆台面。
具体的，多层所述膜层中的层间绝缘层、平坦层以及钝化层依次层叠。
其中，第一膜层30可以为层间绝缘层，第二膜层40可以为平坦层，第三膜层50可以为钝化层。
基于上述阵列基板，本发明还提供一种阵列基板的制备方法，如图8所示，包括以下步骤：
S10、提供一基板20；
S20、在所述基板20上依次层叠形成多层膜层，每形成一层预设膜层后，在该预设膜层上的预设位置处形成孔洞，各预设膜层上的孔洞同轴心线设置，至少两层预设膜层上的孔洞相互连通形成开孔60，预设膜层在所述开孔60处的边缘位于同一平面。
其中,在所述步骤S20中，根据各预设膜层中孔洞的尺寸偏差和孔偏距在预设膜层上形成预设孔径的孔洞。
在不同预设膜层上通过蚀刻形成孔洞时，不同膜层可能需要采用不同的蚀刻液进行蚀刻，从而导致蚀刻效率和蚀刻程度不同，通过对各预设膜层上的孔洞的孔偏距和尺寸偏差进行设计，从而使得最终形成的孔洞的直径达到预期要求。
本发明的有益效果为：形成开孔60时，依据各预设膜层上的孔洞的孔偏距尺寸偏差，调整形成各预设膜层上的孔洞的孔间距，从而使得形成的各预设膜层上的孔洞的边界位于同一平面，从而防止位于不同层别的膜层之间形成台阶状的结构，使得配向膜层位于开孔60内的部分均匀分布，有效防止配向膜层在开孔60内多处堆积导致开孔60处透光率降低。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。
Claims (10)
1.一种阵列基板，其特征在于，所述阵列基板包括基板、设置于所述基板上的多层膜层以及贯穿至少两层所述膜层的开孔，所述开孔所贯穿的所述膜层在所述开孔处的边缘位于同一平面。
2.根据权利要求1所述的阵列基板，其特征在于，所述开孔的纵截面的两条侧边界所对应的直线均垂直于所述基板所对应的平面或均与所述基板所对应的平面具有预定夹角。
3.根据权利要求1所述的阵列基板，其特征在于，所述开孔的纵截面的一条侧边界所对应的直线垂直于所述基板所对应的平面，另一条侧边界所对应的直线与所述基板所对应的平面具有预定夹角。
4.根据权利要求1所述的阵列基板，其特征在于，所述开孔的纵截面呈方形或梯形。
5.根据权利要求1所述的阵列基板，其特征在于，多层所述膜层中被所述开孔贯穿的第一膜层、第二膜层和第三膜层依次层叠。
6.根据权利要求5所述的阵列基板，其特征在于，所述第一膜层、所述第二膜层和所述第三膜层在所述开孔处的边缘均位于同一平面。
7.根据权利要求5所述的阵列基板，其特征在于，所述第三膜层的边缘覆盖所述第二膜层的边缘，所述第一膜层与所述第三膜层在所述开孔处的边缘位于同一平面。
8.根据权利要求1所述的阵列基板，其特征在于，多层所述膜层中的层间绝缘层、平坦层以及钝化层依次层叠。
9.一种阵列基板的制备方法，其特征在于，包括以下步骤：
S10、提供一基板；
S20、在所述基板上依次层叠形成多层膜层，每形成一层预设膜层后，在该预设膜层上的预设位置处形成孔洞，各预设膜层上的孔洞同轴心线设置，至少两层预设膜层上的孔洞相互连通形成开孔，预设膜层在所述开孔处的边缘位于同一平面。
10.根据权利要求9所述的阵列基板的制备方法，其特征在于，在所述步骤S20中，根据各预设膜层中孔洞的尺寸偏差和孔偏距在预设膜层上形成预设孔径的孔洞。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910776269.1A CN110581141B (zh) | 2019-08-22 | 2019-08-22 | 一种阵列基板及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910776269.1A CN110581141B (zh) | 2019-08-22 | 2019-08-22 | 一种阵列基板及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110581141A true CN110581141A (zh) | 2019-12-17 |
| CN110581141B CN110581141B (zh) | 2022-05-03 |
Family
ID=68811905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910776269.1A Active CN110581141B (zh) | 2019-08-22 | 2019-08-22 | 一种阵列基板及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110581141B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113746958A (zh) * | 2020-05-29 | 2021-12-03 | 荣耀终端有限公司 | 电子设备及电子设备的装配方法 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040263709A1 (en) * | 2003-06-26 | 2004-12-30 | Samsung Electronics Co., Ltd. | Method of manufacturing thin film transistor array panel and liquid crystal display |
| CN104238213A (zh) * | 2014-06-17 | 2014-12-24 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板及显示装置 |
| CN105552024A (zh) * | 2016-03-14 | 2016-05-04 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN105702704A (zh) * | 2014-12-11 | 2016-06-22 | 三星显示有限公司 | 显示面板和具有显示面板的有机发光显示装置 |
| CN106444187A (zh) * | 2016-08-22 | 2017-02-22 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
| US20170214003A1 (en) * | 2016-01-22 | 2017-07-27 | Samsung Display Co., Ltd. | Display device |
| US20180088373A1 (en) * | 2016-09-28 | 2018-03-29 | Boe Technology Group Co., Ltd. | Array Substrate and Method for Manufacturing the Same, and Display Apparatus |
| CN108538856A (zh) * | 2018-03-30 | 2018-09-14 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及阵列基板的制作方法 |
| CN109300957A (zh) * | 2018-09-30 | 2019-02-01 | 京东方科技集团股份有限公司 | 一种oled基板及透明显示器 |
| CN109491156A (zh) * | 2017-09-13 | 2019-03-19 | 乐金显示有限公司 | 阵列基板及包括该阵列基板的显示装置 |
| CN109994657A (zh) * | 2019-03-08 | 2019-07-09 | 云谷（固安）科技有限公司 | Oled显示面板制作方法及由该方法制备的显示面板 |
| CN110176462A (zh) * | 2019-04-30 | 2019-08-27 | 福建华佳彩有限公司 | 一种透明oled显示器制作方法及显示器 |
-
2019
- 2019-08-22 CN CN201910776269.1A patent/CN110581141B/zh active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040263709A1 (en) * | 2003-06-26 | 2004-12-30 | Samsung Electronics Co., Ltd. | Method of manufacturing thin film transistor array panel and liquid crystal display |
| CN104238213A (zh) * | 2014-06-17 | 2014-12-24 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板及显示装置 |
| CN105702704A (zh) * | 2014-12-11 | 2016-06-22 | 三星显示有限公司 | 显示面板和具有显示面板的有机发光显示装置 |
| US20170214003A1 (en) * | 2016-01-22 | 2017-07-27 | Samsung Display Co., Ltd. | Display device |
| CN105552024A (zh) * | 2016-03-14 | 2016-05-04 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN106444187A (zh) * | 2016-08-22 | 2017-02-22 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
| US20180088373A1 (en) * | 2016-09-28 | 2018-03-29 | Boe Technology Group Co., Ltd. | Array Substrate and Method for Manufacturing the Same, and Display Apparatus |
| CN109491156A (zh) * | 2017-09-13 | 2019-03-19 | 乐金显示有限公司 | 阵列基板及包括该阵列基板的显示装置 |
| CN108538856A (zh) * | 2018-03-30 | 2018-09-14 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及阵列基板的制作方法 |
| CN109300957A (zh) * | 2018-09-30 | 2019-02-01 | 京东方科技集团股份有限公司 | 一种oled基板及透明显示器 |
| CN109994657A (zh) * | 2019-03-08 | 2019-07-09 | 云谷（固安）科技有限公司 | Oled显示面板制作方法及由该方法制备的显示面板 |
| CN110176462A (zh) * | 2019-04-30 | 2019-08-27 | 福建华佳彩有限公司 | 一种透明oled显示器制作方法及显示器 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113746958A (zh) * | 2020-05-29 | 2021-12-03 | 荣耀终端有限公司 | 电子设备及电子设备的装配方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110581141B (zh) | 2022-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10985195B2 (en) | Array substrates and methods for manufacturing thereof and display screens | |
| US11226550B2 (en) | Mask plate, method for forming via-hole, method for forming display substrate, the display substrate, and display device | |
| KR102036073B1 (ko) | 증착 마스크, 프레임을 갖는 증착 마스크, 및 유기 반도체 소자의 제조 방법 | |
| CN110109279B (zh) | 阵列基板 | |
| KR101085630B1 (ko) | 반도체 소자의 패턴 형성방법 | |
| WO2017113890A1 (zh) | 阵列基板和显示装置 | |
| JP6184985B2 (ja) | 二層透明導電膜及びその製造方法 | |
| WO2019041921A1 (zh) | 可折叠阵列基板及其制备方法、显示装置 | |
| US10459271B2 (en) | Display substate, mother substrate for making the same, and fabricating method thereof | |
| US20190245018A1 (en) | Display substrate and manufacturing method thereof, and display apparatus | |
| CN110581141B (zh) | 一种阵列基板及其制备方法 | |
| WO2019179339A1 (zh) | 阵列基板及其制造方法、显示面板、显示装置 | |
| US11532673B2 (en) | Display panel, method of manufacturing display panel, and mask plate | |
| US10879277B2 (en) | Display panel and manufacturing method thereof and display device | |
| CN111081738B (zh) | Oled显示面板 | |
| CN106876387B (zh) | 一种阵列基板及其制造方法 | |
| CN108538856A (zh) | 阵列基板及阵列基板的制作方法 | |
| CN109061963B (zh) | 一种显示面板和显示装置 | |
| WO2017049885A1 (zh) | 阵列基板的制备方法、阵列基板和显示装置 | |
| CN113341622B (zh) | 阵列基板、阵列基板的加工工艺及显示面板 | |
| CN111627971B (zh) | 一种显示面板及显示装置 | |
| KR100762120B1 (ko) | 유기 ｅｌ 소자 및 그 제조 방법 | |
| CN114141791B (zh) | 显示面板、移动终端 | |
| WO2019218606A1 (zh) | 掩膜板、显示器件、显示面板及显示终端 | |
| US20240036423A1 (en) | Array substrate and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |