CN108538856A - 阵列基板及阵列基板的制作方法 - Google Patents

阵列基板及阵列基板的制作方法 Download PDF

Info

Publication number
CN108538856A
CN108538856A CN201810294128.1A CN201810294128A CN108538856A CN 108538856 A CN108538856 A CN 108538856A CN 201810294128 A CN201810294128 A CN 201810294128A CN 108538856 A CN108538856 A CN 108538856A
Authority
CN
China
Prior art keywords
hole
inclination angle
coating
array substrate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810294128.1A
Other languages
English (en)
Other versions
CN108538856B (zh
Inventor
曹武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201810294128.1A priority Critical patent/CN108538856B/zh
Priority to PCT/CN2018/084032 priority patent/WO2019184030A1/zh
Priority to US16/040,655 priority patent/US20190302551A1/en
Publication of CN108538856A publication Critical patent/CN108538856A/zh
Application granted granted Critical
Publication of CN108538856B publication Critical patent/CN108538856B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Abstract

本发明公开了一种阵列基板，所述阵列基板包括器件层以及设置于所述器件层上的覆盖层，所述覆盖层包括至少一通孔，所述通孔至少两不同侧壁相对于参考水平面形成的倾斜角不同；所述覆盖层上形成有像素电极，所述覆盖层的所述电极通过所述通孔连接所述器件层中的源极或漏极。本发明还公开了一种阵列基板的制作方法，通过上述阵列基板结构可避免像素电极残留导致电极短接引起的产品质量问题。

Description

阵列基板及阵列基板的制作方法
技术领域
本发明涉及显示技术领域，特别是涉及一种阵列基板及阵列基板的制作方法。
背景技术
参阅图1，COA(Color Filter on Array)基板是一种将彩色滤光片(ColorFilter，CF)2制作于阵列基板1上的结构，该结构可有效地减少由于对盒偏差导致的漏光问题，并且降低信号线与像素电极5间的耦合电容，从而有效地提高像素开口率。因此，目前在液晶显示领域被广泛应用。
本申请的发明人在长期研发中发现，在现有的COA基板的阵列基板1结构中，需要在厚度较大的彩色滤光片2或平坦化层(PFA)上开孔(如图1所示是在CF层2上开孔)，设置通孔(Via)3结构，以使源极或漏极4暴露，再在CF层2或PFA上形成像素电极5，通过所述通孔3将所述像素电极5和源极或漏极4电性连接，CF层2或PFA所形成的常规薄膜通孔3其剖面两侧断面的倾斜角β(以CF层2的上表面为参考水平面)一致(如图2所示)，为对称结构；此时由于CF层2或PFA的高度H较大(钝化层厚度小，对通孔倾斜角β影响较小，图2中未示出)，当倾斜角β过大导致地形起伏不平滑，像素电极5曝光图案化制程中的光刻胶可能在边沿底侧堆积较厚，无法充分曝光，导致其下在刻蚀去胶后容易形成像素电极5残留，残留的像素电极5与其他电极短接，导致像素电极5无法充电，即无法顺利点亮；或者影响电性，造成充电不足及色偏等显示质量问题。
发明内容
本发明主要解决的技术问题是提供一种阵列基板及阵列基板的制作方法，以避免像素电极残留导致电极短接引起的产品质量问题。
为解决上述技术问题，本发明采用的一个技术方案是：
提供一种阵列基板，包括：
器件层以及设置于所述器件层上的覆盖层，所述覆盖层包括至少一通孔，所述通孔至少两不同侧壁相对于参考水平面形成的倾斜角不同；
所述覆盖层上形成有像素电极，所述覆盖层的所述电极通过所述通孔连接所述器件层中的源极或漏极。
为解决上述技术问题，本发明采用的另一个技术方案是：
提供一种阵列基板的制作方法，包括：
形成器件层；
在所述器件层上设置覆盖层，并在所述覆盖上形成至少一个通孔，其中，所述通孔至少两不同侧壁相对于参考水平面形成的倾斜角不同；
在所述覆盖层上形成像素电极，通过所述通孔连接所述像素电极以及所述器件层中的源极或漏极。
本发明的有益效果是：区别于现有技术的情况，本发明通过设置阵列基板，所述阵列基板包括器件层以及设置于所述器件层上的覆盖层，所述覆盖层包括至少一通孔，所述通孔至少两不同侧壁相对于参考水平面形成的倾斜角不同；所述覆盖层上形成有像素电极，所述覆盖层的所述电极通过所述通孔连接所述器件层中的源极或漏极，通过上述阵列基板结构以避免像素电极残留导致电极短接引起的产品质量问题。
附图说明
图1是现有COA基板的结构示意图；
图2是现有COA基板中通孔剖面的结构示意图；
图3是本发明阵列基板一实施例的结构示意图；
图4是本发明阵列基板另一实施例的结构示意图；
图5是本发明阵列基板实施例中通孔剖面的结构示意图；
图6a-图6b是本发明阵列基板实施例中通孔倾斜角的两种不同测量表征手法示意图；
图7是本发明阵列基板中像素电极发生短接的一种示意图；
图8是本发明阵列基板中像素电极发生短接的另一种示意图；
图9是本发明显示面板实施例的结构示意图；
图10是本发明阵列基板制作方法实施例的流程示意图；
图11是本发明阵列基板制作方法实施例的通孔结构制作布局示意图。
具体实施方式
下面结合附图和实施例对本发明进行详细的说明。
请参阅图3，图3是本发明阵列基板一实施例的结构示意图，所述阵列基板100包括：
器件层10以及设置于所述器件层10上的覆盖层20，所述覆盖层20包括至少一通孔30，所述通孔30至少两不同侧壁相对于参考水平面形成的倾斜角θ不同；
所述覆盖层20上形成有像素电极40，所述覆盖层20的所述像素电极40通过所述通孔30连接所述器件层10中的源极或漏极15。
具体的，如图3所示，所述覆盖层20为条状色阻层21，以及所述条状色阻层21上的第二钝化层22，所述通孔30贯穿所述条状色阻层21及所述第二钝化层22，即所述通孔30贯穿所述覆盖层20。
所述参考水平面为平行于所述覆盖层20或器件层10的任一表面。
所述器件层10还包括依次层叠设置的第一基板11、栅极12、绝缘层13、有源层14、源极或漏极15及第一钝化层16，所述条状色阻层21位于所述第一钝化层16与所述第二钝化层22之间。
如图4所示，是本发明阵列基板另一实施例的结构示意图，所述阵列基板101与图3中所述阵列基板100不同之处在于所述覆盖层120包括岛状色阻层123及设置于所述岛状色阻层123上的平坦化层124，所述通孔130贯穿所述覆盖层120，即所述通孔130贯穿所述平坦化层124，。所述像素电极140通过所述通孔130连接源极或漏极115。
请参阅图5，图5是本发明阵列基板实施例中通孔剖面的结构示意图，其中，所述通孔30为非对称结构，所述通孔30至少两侧壁与所述覆盖层20的上表面作为参考水平面形成的倾斜角θ至少分别为第一倾斜角和第二倾斜角，本实施例中以所述通孔30两相对侧壁与所述覆盖层20的上表面作为参考水平面形成第一倾斜角θ1和第二倾斜角θ2进行说明。所述第一倾斜角θ1大于所述第二倾斜角θ2，所述第一倾斜角θ1对应的所述通孔30侧壁为所述像素电极40从所述通孔30爬出的侧壁，所述第二倾斜角θ2为所述通孔30剩余至少一个侧壁的倾斜角。
图6a-图6b是本发明阵列基板实施例中通孔倾斜角θ的两种不同测量表征手法示意图，不同测量手法结果存在差异，以所述覆盖层20的下表面作为参考水平面，所述通孔30侧壁最大倾斜处进行测量即最大测量值法(图6b)的测量结果表征所述倾斜角θ。
具体的，所述第一倾斜角θ1和所述第二倾斜角θ2的角度差大于等于10°，所述第一倾斜角θ1和所述第二倾斜角θ2的角度范围为30°～80°。
在其他实施例中，所述第二倾斜角θ2对应的通孔30侧壁外设置有与所述像素电极40同层的ITO公共电极60(以所述通孔30内仅为像素电极40为例)，通过本发明所述通孔30(非对称结构)，将设置于所述通孔30上的像素电极40进行曝光图案化，蚀刻掉所述第二倾斜角θ2对应的所述通孔30侧壁上的所述像素电极40，使得所述像素电极40从所述第一倾斜角θ1对应所述通孔30侧爬出，通过所述通孔30以使所述像素电极40和源极或漏极15连接，由于所述第一倾斜角θ1大于所述第二倾斜角θ2，即所述第二倾斜角θ2较小，所述第二倾斜角θ2对应的所述通孔30侧壁在所述像素电极40和公共电极60之间的区域，在对于所述第二倾斜角θ2对应的所述通孔30侧壁上的所述像素电极40进行曝光时，光刻胶不易在所述第二倾斜角θ2对应的所述通孔30侧壁区域产生所述像素电极40残留，造成通孔30底侧边沿产生较厚的像素电极40残留堆积，可使这个位置处的所述像素电极40充分曝光，在刻蚀去胶后这个位置处不会产生所述像素电极40的残留，进而避免发生因第二倾斜角θ2较大而使得光刻胶在所述像素电极40底侧边缘产生堆积，造成所述像素电极40曝光不充分产生残留，使得残留的像素电极40与所述第二倾斜角θ2对应的通孔30侧壁外设置的与所述像素电极40同层的ITO公共电极60发生如图7(俯视图)所示的短接现象。
在其他实施例中，所述第二倾斜角θ2对应的通孔30侧壁内设置有与所述像素电极40同层的由两层金属M1，M2构成的转接电极70(以所述通孔30内包括多个电极为例)，通过本发明所述通孔30(非对称结构)基于上述相同理由，在此不再赘述，可避免发生因第二倾斜角θ2较大而使得光刻胶在所述像素电极40底侧边缘产生堆积，造成所述像素电极40曝光不充分产生残留，使得所述残留像素电极40与所述第二倾斜角θ2对应的通孔30侧壁内设置的与所述像素电极40同层的转接电极70发生如图8(俯视图)所示的短接现象。
请参阅图9，图9是本发明显示面板实施例的结构示意图，其中，本发明显示面板包括相对设置的阵列基板100和公共电极200，所述公共电极200依次包括第二基板50、黑色矩阵层51、公共电极层52以及感光间隙子53、所述阵列基板100为图3所示本发明阵列基板，所述阵列基板100与公共电极200之间设有液晶层300。
请参阅图10，图10是本发明阵列基板制作方法实施例的流程示意图，结合图3对本发明阵列基板的制作方法进行说明，步骤包括：
步骤S1：形成器件层10；
提供第一基板11，在所述第一基板11上沉积形成金属膜层，经过光罩对该金属膜层进行曝光，将金属膜层刻蚀形成栅极12；在所述栅极12及未被所述栅极12覆盖的第一基板11上形成绝缘层13；在所述栅极12上方所述绝缘层13上形成有源层14；再通过在所述有源层14上沉积一金属层，在源极和漏极15的有缘区图形化以后，刻蚀掉源极和漏极15的有源区的图形之外的部分金属层，在所述绝缘层13上形成分别与所述有源层14的两端相接触的源极和漏极15，并刻蚀掉金属层对应沟道部分，使沟道对应的部分暴露出来；在所述源极和漏极15上形成覆盖所述源极和漏极15、所述绝缘层13以及所述有源层14的第一钝化层16。
步骤S2：在所述器件层10上设置覆盖层20，并在所述覆盖20上形成至少一个通孔30，其中，所述通孔30至少两不同侧壁相对于参考水平面形成的倾斜角θ不同；
其中，本实施例中，所述通孔30两侧壁与平行于所述覆盖层20或器件层10的任一表面作为参考水平面形成的倾斜角θ分别为第一倾斜角θ1和第二倾斜角θ2，所述第一倾斜角θ1大于所述第二倾斜角θ2，角度差大于等于10°，所述第一倾斜角和所述第二倾斜角的角度范围为30°～80°；所述第一倾斜角θ1对应的所述通孔侧壁为所述像素电极40从所述通孔30爬出的侧壁，所述第二倾斜角θ2为所述通孔剩余至少一个侧壁的倾斜角。
本实施例中，所述覆盖层20为条状色阻层21，以及所述条状色阻层21上的第二钝化层22，所述通孔30贯穿所述条状色阻层21及所述第二钝化层22，以使所述源极或漏极15暴露；其他实施例中(如图4所示)，所述覆盖层120包括岛状色阻层123及设置于所述岛状色阻层123上的平坦化层124，所述通孔30贯穿所述平坦化层124，以使所述源极或漏极115暴露。
本实施例中，通过一道半灰阶光罩对所述覆盖层20进行曝光，在所述覆盖层20形成至少一个至少两不同侧壁相对于参考水平面形成不同倾斜角θ的通孔30。
其他实施例中，可通过带有狭缝的光罩开口对所述覆盖层20进行曝光，在所述覆盖层20形成至少一个至少两不同侧壁相对于参考水平面形成不同倾斜角θ的通孔30，或通过其他方法形成所述通孔30。
如图11所示，通过遮光/透光的微小掩膜图案设计(CF成膜区域60为透光，通孔30及特殊设计图案区域70为遮光)，可以调节曝光过程中透光量，减小所述通孔30特殊设计图案区域70的受光量，降低成膜厚度，形成小倾斜角侧，进而形成本发明所述通孔30结构(非对称结构)。
步骤S3：在所述覆盖层20上形成像素电极40，通过所述通孔30连接所述像素电极40以及所述器件层10中的源极或漏极15。
本发明所述实施方式中，第一基板11、栅极12、绝缘层13、有源层14、源极和漏极15、第一钝化层16、条状色阻层21、第二钝化层22、岛状色阻层123、平坦化层124、像素电极40以及第二基板50、黑色矩阵层51、公共电极层52、感光间隙子53以及所述阵列基板100和公共电极200之间的液晶层300的材质均为行业内现有常规材料，其具体设置方式也均为业界现有方式，本发明不作特殊限定。
本发明通过设置阵列基板，所述阵列基板包括器件层以及设置于所述器件层上的覆盖层，所述覆盖层包括至少一通孔，所述通孔两不同侧壁相对于参考水平面形成的第一倾斜角和第二倾斜角，所述第一倾斜角θ1大于所述第二倾斜角θ2，角度差大于等于10°，所述第一倾斜角θ1对应的所述通孔侧壁为所述像素电极从所述通孔爬出的侧壁，所述第二倾斜角θ2为所述通孔剩余至少一个侧壁的倾斜角；所述覆盖层上形成有像素电极，所述覆盖层的所述电极通过所述通孔连接所述器件层中的源极或漏极，通过上述阵列基板结构可以避免像素电极残留导致电极短接引起的产品质量问题。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种阵列基板，其特征在于，包括：
器件层以及设置于所述器件层上的覆盖层，所述覆盖层包括至少一通孔，所述通孔至少两不同侧壁相对于参考水平面形成的倾斜角不同；
所述覆盖层上形成有像素电极，所述覆盖层的所述电极通过所述通孔连接所述器件层中的源极或漏极。
2.根据权利要求1所述阵列基板，其特征在于，所述覆盖层为条状色阻层，所述通孔贯穿所述条状色阻层及所述覆盖层。
3.根据权利要求1所述阵列基板，其特征在于，所述覆盖层包括岛状色阻层及设置于所述岛状色阻层上的平坦化层，所述通孔贯穿所述平坦化层及所述覆盖层。
4.根据权利要求1所述阵列基板，其特征在于，所述通孔至少两侧壁与参考水平面形成的倾斜角至少分别为第一倾斜角和第二倾斜角，所述第一倾斜角大于所述第二倾斜角，所述第一倾斜角对应的所述通孔侧壁为所述像素电极从所述通孔爬出的侧壁，所述第二倾斜角为所述通孔剩余至少一个侧壁的倾斜角。
5.根据权利要求4所述阵列基板，其特征在于，所述第一倾斜角和所述第二倾斜角的角度差大于等于10°，所述第一倾斜角和所述第二倾斜角的角度范围为30°～80°。
6.根据权利要求4所述阵列基板，其特征在于，所述第二倾斜角对应的通孔侧壁外设置有与所述像素电极同层的电极。
7.根据权利要求4所述阵列基板，其特征在于，所述第二倾斜角对应的通孔侧壁内设置有与所述像素电极同层的电极。
8.一种阵列基板的制作方法，其特征在于，包括：
形成器件层；
在所述器件层上设置覆盖层，并在所述覆盖上形成至少一个通孔，其中，所述通孔至少两不同侧壁相对于参考水平面形成的倾斜角不同；
在所述覆盖层上形成像素电极，通过所述通孔连接所述像素电极以及所述器件层中的源极或漏极。
9.根据权利要求8所述阵列基板的制作方法，其特征在于，所述通孔至少两侧壁与参考水平面形成的倾斜角至少分别为第一倾斜角和第二倾斜角，所述第一倾斜角大于所述第二倾斜角，所述第一倾斜角对应的所述通孔侧壁为所述像素电极从所述通孔爬出的侧壁，所述第二倾斜角为所述通孔剩余至少一个侧壁的倾斜角；
所述在所述器件层上设置覆盖层，并在所述覆盖层上形成至少一个通孔的步骤还包括：
在所述器件层上设置覆盖层；
通过一道半灰阶光罩对所述覆盖层进行曝光，在所述覆盖层形成至少一个至少两不同侧壁相对于参考水平面形成不同倾斜角的通孔。
10.根据权利要求8所述的制作方法，其特征在于，所述通孔至少两侧壁与参考水平面形成的倾斜角至少分别为第一倾斜角和第二倾斜角，所述第一倾斜角大于所述第二倾斜角，所述第一倾斜角对应的所述通孔侧壁为所述像素电极从所述通孔爬出的侧壁，所述第二倾斜角为所述通孔剩余至少一个侧壁的倾斜角；
所述在所述器件层上设置覆盖层，并在所述覆盖层上形成至少一个通孔的步骤还包括：
在所述器件层上设置覆盖层；
通过带有狭缝的光罩开口对所述覆盖层进行曝光，在所述覆盖层形成至少一个至少两不同侧壁相对于参考水平面形成不同倾斜角的通孔。
CN201810294128.1A 2018-03-30 2018-03-30 阵列基板及阵列基板的制作方法 Active CN108538856B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201810294128.1A CN108538856B (zh) 2018-03-30 2018-03-30 阵列基板及阵列基板的制作方法
PCT/CN2018/084032 WO2019184030A1 (zh) 2018-03-30 2018-04-23 阵列基板及阵列基板的制作方法
US16/040,655 US20190302551A1 (en) 2018-03-30 2018-07-20 Array substrate and manufacturing method of array substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810294128.1A CN108538856B (zh) 2018-03-30 2018-03-30 阵列基板及阵列基板的制作方法

Publications (2)

Publication Number Publication Date
CN108538856A true CN108538856A (zh) 2018-09-14
CN108538856B CN108538856B (zh) 2020-12-25

Family

ID=63481747

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810294128.1A Active CN108538856B (zh) 2018-03-30 2018-03-30 阵列基板及阵列基板的制作方法

Country Status (2)

Country Link
CN (1) CN108538856B (zh)
WO (1) WO2019184030A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109884830A (zh) * 2019-02-28 2019-06-14 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置、掩模板
CN110581141A (zh) * 2019-08-22 2019-12-17 武汉华星光电技术有限公司 一种阵列基板及其制备方法
CN114460772A (zh) * 2022-01-26 2022-05-10 武汉华星光电技术有限公司 阵列基板和显示面板
CN114883469A (zh) * 2022-07-07 2022-08-09 华灿光电（浙江）有限公司 改善电流传导的发光二极管芯片及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1455291A (zh) * 2002-04-30 2003-11-12 三星电子株式会社 液晶显示装置及其制造方法
CN107589582A (zh) * 2017-09-04 2018-01-16 深圳市华星光电技术有限公司 Coa显示面板及其制作方法、coa显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4088042B2 (ja) * 2001-01-16 2008-05-21 株式会社日立製作所 液晶表示装置
CN104934443A (zh) * 2015-05-04 2015-09-23 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1455291A (zh) * 2002-04-30 2003-11-12 三星电子株式会社 液晶显示装置及其制造方法
CN107589582A (zh) * 2017-09-04 2018-01-16 深圳市华星光电技术有限公司 Coa显示面板及其制作方法、coa显示装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109884830A (zh) * 2019-02-28 2019-06-14 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置、掩模板
CN110581141A (zh) * 2019-08-22 2019-12-17 武汉华星光电技术有限公司 一种阵列基板及其制备方法
CN110581141B (zh) * 2019-08-22 2022-05-03 武汉华星光电技术有限公司 一种阵列基板及其制备方法
CN114460772A (zh) * 2022-01-26 2022-05-10 武汉华星光电技术有限公司 阵列基板和显示面板
CN114883469A (zh) * 2022-07-07 2022-08-09 华灿光电（浙江）有限公司 改善电流传导的发光二极管芯片及其制备方法
CN114883469B (zh) * 2022-07-07 2022-11-29 华灿光电（浙江）有限公司 改善电流传导的发光二极管芯片及其制备方法

Also Published As

Publication number Publication date
WO2019184030A1 (zh) 2019-10-03
CN108538856B (zh) 2020-12-25

Similar Documents

Publication Publication Date Title
CN108538856A (zh) 阵列基板及阵列基板的制作方法
CN110224006B (zh) Oled显示面板及其制备方法
US20200119107A1 (en) Pixel arrangement structure, display substrate, and display device
US9595548B2 (en) Method of manufacturing thin film transistor substrate having etched trenches with color filter material disposed therein
US8633066B2 (en) Thin film transistor with reduced edge slope angle, array substrate and having the thin film transistor and manufacturing method thereof
JP5599988B2 (ja) 薄膜トランジスタ基板及びその製造方法
US8860898B2 (en) Array substrate and liquid crystal display
CN104007574B (zh) 一种阵列基板、显示装置及其制造方法
TWI438536B (zh) 液晶顯示器及其製造方法
CN110703476B (zh) 液晶显示面板
CN104007591A (zh) 一种像素结构及其制作方法
CN106024808A (zh) 阵列基板及其制备方法、显示器件
CN104049430A (zh) 一种阵列基板、显示装置及其制造方法
US7333171B2 (en) Multi-domain liquid crystal display and a thin film transistor substrate of the same
CN101087004A (zh) Tft阵列衬底、其制造方法以及显示装置
CN111610659A (zh) 阵列基板及其制备方法
CN203117619U (zh) 一种阵列基板及液晶显示装置
CN105304642B (zh) 一种阵列基板及其制造方法
US20230246035A1 (en) Display panel and method of manufacturing thereof
CN205862049U (zh) 液晶显示面板
KR100436011B1 (ko) 유기절연막을이용한액정표시장치및그제조방법
CN101738778A (zh) 半反半透液晶显示装置及其上基板的制造方法
JPH07333648A (ja) 液晶表示装置およびその製法
CN110221489B (zh) 阵列基板与显示装置
CN216901263U (zh) 阵列基板、显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant