CN110543378A - 电路装置、电光装置、电子设备和移动体 - Google Patents

电路装置、电光装置、电子设备和移动体 Download PDF

Info

Publication number
CN110543378A
CN110543378A CN201910445366.2A CN201910445366A CN110543378A CN 110543378 A CN110543378 A CN 110543378A CN 201910445366 A CN201910445366 A CN 201910445366A CN 110543378 A CN110543378 A CN 110543378A
Authority
CN
China
Prior art keywords
data
circuit
error detection
setting data
nonvolatile memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910445366.2A
Other languages
English (en)
Other versions
CN110543378B (zh
Inventor
石川淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN110543378A publication Critical patent/CN110543378A/zh
Application granted granted Critical
Publication of CN110543378B publication Critical patent/CN110543378B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2085—Special arrangements for addressing the individual elements of the matrix, other than by driving respective rows and columns in combination
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2380/00—Specific applications
    • G09G2380/10—Automotive applications

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Detection And Correction Of Errors (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

电路装置、电光装置、电子设备和移动体。能够在电路装置内生成用于检测非易失性存储器所存储的数据的错误的错误检测用数据。电路装置(100)包含：接口电路(120)，其接收设定数据；以及控制电路(110)，其根据设定数据控制电路装置(100)的动作，并且控制对非易失性存储器(10)的访问。控制电路(110)根据接口电路(120)接收到的设定数据生成错误检测用数据，将设定数据与错误检测用数据写入非易失性存储器(10)。

Description

电路装置、电光装置、电子设备和移动体
技术领域
本发明涉及电路装置、电光装置、电子设备和移动体等。
背景技术
作为检查数据的错误的方法，例如，已知有CRC(Cyclic Redundancy Check)或校验和等方法。在这些方法中，通过对根据原始数据而运算出的检查码的期望值与根据错误检测对象的数据而运算出的检查码进行比较，判定二者是否一致。
专利文献1公开了将这样的错误检测方法应用于非易失性存储器的现有技术。在专利文献1中，在液晶显示装置的外部设置有ROM，该ROM中存储有控制数据和检查码的期望值。液晶显示装置具有控制装置，该控制装置将设定数据从ROM加载到设定寄存器中。控制装置根据设定寄存器所存储的设定数据运算检查码。然后，在设定寄存器的电源用电压进行了脱离规定的允许条件的变动的情况下，控制装置对通过运算而求出的检查码与从ROM读出的检查码的期望值进行比较，由此，进行错误检测。
专利文献1：日本特开2011-164708号公报
在检测非易失性存储器所存储的数据的错误时，如上所述，预先使非易失性存储器存储检查码。但是，在专利文献1中，没有公开如何准备了要存储到非易失性存储器中的检查码。在专利文献1中，未采用控制装置将数据写入非易失性存储器的结构，因此，可认为在控制装置的外部运算检查码，将该检查码与设定数据一起写入非易失性存储器。这样，在专利文献1中，在将设定数据写入非易失性存储器时，需要在控制装置的外部运算检查码，过程变得复杂。
发明内容
本发明的一个方式涉及电路装置，其包含；接口电路，其接收设定数据；以及控制电路，其根据所述设定数据控制所述电路装置的动作，并且控制对非易失性存储器的访问，所述控制电路根据所述接口电路接收到的所述设定数据生成错误检测用数据，将所述设定数据和所述错误检测用数据写入所述非易失性存储器。
此外，在本发明的一个方式中，也可以是，所述控制电路包含运算部，所述运算部根据所述接口电路接收到的所述设定数据生成所述错误检测用数据。
此外，在本发明的一个方式中，也可以是，所述电路装置包含寄存器，所述接口电路将接收到的所述设定数据写入所述寄存器，所述控制电路根据写入所述寄存器的所述设定数据，生成所述错误检测用数据。
此外，在本发明的一个方式中，也可以是，所述控制电路从所述非易失性存储器读出所述设定数据和所述错误检测用数据，根据从所述非易失性存储器读出的所述设定数据，生成用于与所述错误检测用数据进行比较的比较用数据。
此外，在本发明的一个方式中，也可以是，所述控制电路进行所述错误检测用数据与所述比较用数据的比较。
此外，在本发明的一个方式中，也可以是，所述控制电路包含比较部，所述比较部进行所述错误检测用数据与所述比较用数据的比较。
此外，在本发明的一个方式中，也可以是，所述控制电路根据所述比较的结果输出错误检测信号。
此外，在本发明的一个方式中，也可以是，所述控制电路对所述比较的结果不一致的次数进行计数，在计数值为n时，输出错误检测信号，其中，n为1以上的整数。
此外，在本发明的一个方式中，也可以是，电路装置包含所述非易失性存储器。
此外，在本发明的一个方式中，也可以是，电路装置包含驱动电路，该驱动电路对电光面板进行驱动，所述设定数据是设定驱动电路使用的电压的数据。
此外，本发明的其他方式涉及电光装置，该电光装置包含：电光面板；以及上述任意一项所述的电路装置，其驱动所述电光面板。
此外，本发明的另一方式涉及电子设备，该电子设备包含上述任意一项所述的电路装置。
此外，本发明的另一方式涉及移动体，该移动体包含上述任意一项所述的电路装置。
附图说明
图1是电路装置的第1结构例。
图2是控制电路的详细结构例。
图3是示意性示出存储到非易失性存储器中的数据的图。
图4是说明编程时的动作的图。
图5是说明加载时的动作的图。
图6是电路装置的第2结构例。
图7是电光装置的结构例。
图8是示出电光装置中的编程时的处理的过程的流程图。
图9是电子设备的结构例。
图10是移动体的例子。
标号说明
10：非易失性存储器；20：非易失性存储器；100：电路装置；110：控制电路；111：访问控制部；112：选择器；113：运算部；114：比较部；115：计数器；120：接口电路；130：寄存器；140：驱动电路；141：数据线驱动电路；142：扫描线驱动电路；150：电压生成电路；200：电光面板；206：汽车；300：电子设备；310：处理装置；330：存储部；340：通信部；350：显示装置；360：操作部；400：电光装置；510：ECU；CPD15：CRC值；DT0～DT15：设定数据；EDD15：CRC值；SDET：错误检测信号。
具体实施方式
下面，详细说明本发明的优选实施方式。另外，以下说明的本实施方式并非对权利要求书中记载的本发明的内容进行不当限定，在本实施方式中说明的所有结构作为本发明的解决手段不是必需的。
1.电路装置
图1是电路装置100的第1结构例。电路装置100包含非易失性存储器10、控制电路110、接口电路120和寄存器130。电路装置100例如为集成电路装置。如后面在图6中所述，非易失性存储器10也可以设置于电路装置100的外部。
接口电路120进行设置于电路装置100的外部的处理装置310与电路装置100之间的通信。接口电路120从处理装置310接收设定数据，将该设定数据写入寄存器130中。设定数据例如为寄存器设定值、命令等。此外，接口电路120对处理装置310发送各种数据。发送到处理装置310的数据例如为从寄存器读出的数据。作为接口电路120的通信方式，可以采用例如SPI(Serial Peripheral Interface)方式、I2C(Inter Integrated Circuit)方式、LVDS(Low Voltage Differential Signaling)方式、RGB串行接口方式等。
处理装置310例如是处理器或ASIC(Application Specific IntegratedCircuit)，是对电路装置100进行控制的控制器。处理器例如是CPU(Central ProcessingUnit)或MPU(Micro Processor Unit)、DSP(Digital Signal processor)等。例如，在电路装置100是显示驱动器、处理装置310是显示驱动器的控制器的情况下，处理装置310对电路装置100的控制例如是从图像数据310向电路装置100发送水平、垂直同步数据信号的显示状态数据发送等。
控制电路110对电路装置100进行控制。具体而言，控制电路110读出寄存器130所存储的设定数据，根据该设定数据控制电路装置100的动作。此外，控制电路110控制针对非易失性存储器10的访问。即，控制电路110将地址、数据和写入信号发送到非易失性存储器10，非易失性存储器10将数据写入该地址指定的存储器区域。此外，控制电路110将地址和读出信号发送到非易失性存储器10，非易失性存储器10从该地址指定的存储器区域读出数据，将该读出的数据发送到控制电路110。控制电路110由逻辑电路构成。例如，控制电路110为门阵列电路或标准单元阵列电路。例如，在电路装置100为显示驱动器的情况下，控制电路110对电路装置100的控制是显示输出线的电压设定、显示元件的门极的通断控制等。
另外，门阵列电路是逻辑单元自动地配置且信号线自动地布置的阵列电路。此外，在标准单元阵列电路中，逻辑单元为标准化后的单元。标准单元阵列电路是相对于逻辑单元阵列自动地布置信号线的阵列电路。
寄存器130存储设定电路装置100的动作的设定数据。例如，寄存器130包含多个锁存电路或多个触发电路，该多个锁存电路或多个触发电路存储设定数据。另外，寄存器130和控制电路110也可以由一体的门阵列电路或标准单元电路构成。
非易失性存储器10是非易失性的存储装置，是即使不供给电源也能够保持并存储数据的装置。非易失性存储器10包含多个字线、多个位线和多个存储器单元。此外，非易失性存储器10也可以包含：字线选择电路，其选择字线；读出控制电路，其进行来自存储器单元的数据的读出控制；以及写入控制电路，其包含对存储器单元写入数据的写入控制。
读出控制电路包含与位线连接的读出放大器。在非易失性存储器10接收到地址、数据和写入信号时，字线选择电路选择与地址对应的字线，写入控制电路将与数据对应的信号输出到位线。由此，在与所选择的字线连接的存储器单元中写入数据。在非易失性存储器10接收到地址和读出信号时，字线选择电路选择与地址对应的字线。由此，将信号从与所选择的字线连接的存储器单元输出到位线。读出控制电路根据该信号读出数据。
非易失性存储器10例如是OTP(One Time Programmable)的器件。作为非易失性存储器10，例如可以使用FAMOS(Floating gate Avalanche injection MOS)等。FAMOS是通过雪崩注入将电荷蓄积到浮栅的方式的存储器。或者，非易失性存储器10也可以是能够进行数据的电擦除的EEPROM(Electrically Erasable Programmable Read-Only Memory)。或者，非易失性存储器10也可以是使用熔丝单元的存储器。在该类型的存储器中，作为存储器单元的熔丝单元包含电阻元件、以及与电阻元件串联连接的选择器元件。选择器元件例如为PN结的二极管。但是，选择器元件也可以为MOS的晶体管。例如，电阻元件的一端与位线连接，电阻元件的另一端与二极管的阴极连接。二极管的阴极与字线连接。作为熔丝元件发挥功能的电阻元件为电阻值可变的可编程电阻。例如，电阻元件具有电阻值较高的多晶电阻、以及形成于多晶电阻的上层且电阻值较低的硅化物。而且，通过在硅化物中流过大电流而对硅化物进行熔断，使电阻元件的电阻值从较低的电阻值变化到较高的电阻值，由此，使作为存储器单元的熔丝元件存储数据。
以下，详细地说明电路装置100的动作。在本实施方式中，例如，在制造包含电路装置100的电子设备时等，事先将设定数据编程到非易失性存储器10中。然后，例如，在用户使用电子设备时等的电路装置100进行通常动作时，设定数据从非易失性存储器10加载到寄存器130。
首先，说明编程时的动作。当接口电路120从处理装置310接收到设定数据时，将该设定数据写入寄存器130中。控制电路110从寄存器130读出设定数据，将该设定数据写入非易失性存储器10。
这时，控制电路110根据设定数据生成错误检测用数据，将该错误检测用数据与设定数据一起写入非易失性存储器10。错误检测用数据是用于检测非易失性存储器10所存储的设定数据的错误的数据。具体而言，错误检测用数据是错误检测中的期望值。例如，控制电路110根据设定数据，运算CRC的检测码。在该情况下，CRC的检测码是错误检测用数据。另外，也将CRC的检测码称作CRC值。或者，控制电路110根据设定数据，运算校验和的检测码。在该情况下，校验和的检测码是错误检测用数据。也将校验和的检测码称作校验和值。
根据本实施方式，根据接口电路120接收到的设定数据生成错误检测用数据，将该设定数据和错误检测用数据写入非易失性存储器10。由此，无需在电路装置100的外部运算错误检测用数据，能够简化使非易失性存储器10存储错误检测用数据的过程。即，处理装置310仅通过对电路装置100发送设定数据，电路装置100就会自动地在内部生成错误检测用数据，将该错误检测用数据与设定数据一起存储到非易失性存储器10中。由此，在上述的制造时等事先将设定数据编程到非易失性存储器10中时，不再需要在电路装置100的外部通过运算对错误检测用数据进行运算。
接着，说明加载时的动作。控制电路110从非易失性存储器10读出设定数据，将该设定数据写入寄存器130。例如，在电路装置100接通了电源时、或者电路装置100的初始化时、或者重新加载设定数据的刷新动作时进行该动作。控制电路110根据加载到寄存器130中的设定数据，对电路装置100的动作进行控制。
控制电路110在从非易失性存储器10读出设定数据时，根据该设定数据生成比较用数据。具体而言，通过与运算错误检测用数据时的运算方法相同的运算方法生成比较用数据。从非易失性存储器10读出的设定数据与原始的设定数据相同的情况下，比较用数据与错误检测用数据为相同的数据。控制电路110从非易失性存储器10读出错误检测用数据，对该错误检测用数据与比较用数据进行比较，根据其比较结果输出错误检测信号。电路装置100具有错误检测信号输出端子，控制电路110将错误检测信号输出到该错误检测信号输出端子。或者，控制电路110将错误检测信号输出到接口电路120，接口电路120将该错误检测信号输出到电路装置100的外部。
错误检测信号例如输入到处理装置310，处理装置310根据错误检测信号进行错误检测时的动作。例如，处理装置310进行将检测出错误的情况通知给电子设备的用户的处理。
根据本实施方式，从非易失性存储器10读出设定数据和错误检测用数据，根据该读出的设定数据生成比较用数据。由此，能够生成用于与错误检测用数据进行比较的比较用数据。而且，通过判定错误检测用数据与比较用数据是否一致，能够检测非易失性存储器10所存储的设定数据的错误。
非易失性存储器10所存储的数据可能随时间而变化。此外，例如，由于读出控制电路等电路发生故障，可能无法从非易失性存储器10正常地读出数据。即使在设定数据异常的情况下，也可能根据其内容的不同而能够使电路装置100进行动作。但是，通常优选使电路装置100能够以正常的设定进行动作。根据本实施方式，在产生了非易失性存储器10所存储的设定数据的异常的情况下，能够检测出该异常。
2.详细结构例
图2是控制电路110的详细结构例。控制电路110包含访问控制部111、选择器112、运算部113、比较部114和计数器115。这些结构要素也可以由单个的电路构成。在该情况下，访问控制部111为访问控制电路，运算部113为运算电路，比较部114为比较电路。或者，也可以是，在控制电路110由DSP构成的情况下，DSP以时分方式执行处理，由此，可实现访问控制部111、选择器112、运算部113、比较部114和计数器115的功能。另外，在图2中省略了写入寄存器所需的数据的地址解码器等。
使用图3～图5说明控制电路110的动作。图3是示意性示出存储到非易失性存储器10中的数据的图。图4是说明编程时的动作的图。图5是说明加载时的动作的图。以下，以使用CRC值作为检测码的情况为例进行说明，但求出检测码的方法不限于CRC。
如图3所示，非易失性存储器10具有用于存储设定数据的地址ADD0～ADD15的存储器区域和用于存储错误检测用数据的地址ADD16的存储器区域。另外，设定数据和地址的个数不限于图3。
首先，对编程时的动作进行说明。假设从处理装置310接收到的设定数据已经存储到寄存器130中。如图4所示，访问控制部111指定地址ADA＝ADD0，寄存器130输出与地址ADD0对应的寄存器地址的数据RDT＝DT0。DT0为设定数据。选择器112在地址ADA＝ADD0时，选择数据RDT，将该选择的数据RDT作为数据SDT输出。运算部113对数据SDT＝DT0执行CRC运算，输出作为其运算结果的CRC值CRCQ＝EDD0。此外，访问控制部111将地址ADB＝ADD0、数据DTB＝SDT＝DT0和写入信号输出到非易失性存储器10。非易失性存储器10将设定数据DT0写入地址ADD0的存储器区域。
接着，与上述同样，访问控制部111依次指定地址ADA＝ADD1～ADD15。选择器112在地址ADA＝ADD1～ADD15时，选择寄存器130的输出数据，输出数据SDT＝DT1～DT15。DT1～DT15为设定数据。运算部113根据上次求出的CRC值和所输入的数据SDT＝DT1～DT15，求出CRC值CRCQ＝EDD1～EDD15。访问控制部111将地址ADB＝ADD1～ADD15、数据DTB＝SDT＝DT1～DT15和写入信号输出到非易失性存储器10。非易失性存储器10将设定数据DT1～DT15写入地址ADD1～ADD15的存储器区域。
接着，访问控制部111指定地址ADA＝ADD16。选择器112在地址ADA＝ADD16时，选择CRC值CRCQ＝EDD15，将该选择出的CRC值CRCQ＝EDD15作为数据SDT输出。访问控制部111将地址ADB＝ADD16、数据DTB＝SDT＝EDD15和写入信号输出到非易失性存储器10。非易失性存储器10将CRC值EDD15写入地址ADD16的存储器区域。该CRC值EDD15为上述的错误检测用数据。
接着，说明加载时的动作。如图5所示，访问控制部111将地址ADB＝ADD0和读出信号输出到非易失性存储器10。非易失性存储器10输出与地址ADD0对应的存储器区域的数据DTC＝DT0’。访问控制部111将数据DTD＝DTC输出到运算部113。运算部113对数据DTC执行CRC运算，输出作为其运算结果的CRC值CRCQ＝CPD0。
接着，与上述同样，访问控制部111将地址ADB＝ADD1～ADD15和读出信号输出到非易失性存储器10。非易失性存储器10输出与地址ADD1～ADD15对应的存储器区域的数据DTC＝DT1’～DT15’。访问控制部111将数据DTD＝DTC输出到运算部113。运算部113对上次求出的CRC值和所输入的数据DTD＝DT1’～DT15’执行CRC运算，输出作为其运算结果的CRC值CRCQ＝CPD1～CPD15。
接着，访问控制部111将地址ADB＝ADD16和读出信号输出到非易失性存储器10。非易失性存储器10输出与地址ADD16对应的存储器区域的数据DTC＝EDD15。访问控制部111将数据DTD＝DTC输出到比较部114。比较部114对作为错误检测用数据的DTD＝EDD15与作为比较用数据的CRCQ＝CPD15进行比较，将其比较结果信号输出到计数器115。在从非易失性存储器10读出的数据不存在异常的情况下、即、DT0’＝DT0且DT1’＝DT1、……、DT15’＝DT15的情况下，CPD15＝EDD15。另一方面，在从非易失性存储器10读出的数据存在异常的情况下，CPD15≠EDD15。在CPD15≠EDD15的情况下，计数器115使计数值递增。在计数值到达了规定的次数n的情况下，计数器115使错误检测信号SDET有效。n为1以上的整数。输出上述的错误检测信号在这里对应于使错误检测信号SDET有效。另外，也可以省略计数器115，在比较部114判定为CPD15≠EDD15时使错误检测信号SDET有效。
根据本实施方式，能够将处理装置310写入寄存器130中的设定数据编程到非易失性存储器10中。而且，能够在该编程时，求出错误检测用数据，将该错误检测用数据与设定数据一起存储到非易失性存储器10中。由此，仅从处理装置310将设定数据发送到电路装置100即可，在电路装置100的内部自动地生成错误检测用数据，因此，能够简化处理装置310实施的编程时的过程。
此外，在本实施方式中，对比较的结果不一致的次数进行计数，在其计数值为n时，使错误检测信号SDET有效。
由此，在错误检测用数据与比较用数据的不一致达到n次时，判定为错误。此外，在n≥2时，错误检测用数据与比较用数据的不一致为n-1次以下的情况下，错误检测信号SDET不会成为有效。例如，假设从非易失性存储器10读出的设定数据由于噪声等而成为异常。在该情况下，可认为非易失性存储器10所存储的设定数据正常，因此，优选不被检测为错误。根据本实施方式，在错误检测用数据与比较用数据由于噪声等而一次不一致的情况下，错误检测信号SDET不会成为有效。即，连续n次检测出错误检测用数据与比较用数据的不一致时错误检测信号SDET才成为有效。
3.第2结构例
图6是电路装置100的第2结构例。电路装置100包含控制电路110、接口电路120和寄存器130。另外，对与已经说明的结构要素相同的结构要素标注相同的标号并适当省略关于该结构要素的说明。
如图6所示，非易失性存储器20设置于电路装置100的外部，接口电路120进行非易失性存储器20与电路装置100之间的通信。即，在编程时，控制电路110将地址、数据和写入信号输出到接口电路120，接口电路120将该地址、数据和写入信号发送到非易失性存储器20。非易失性存储器20将数据写入地址指定的存储器区域。数据为从寄存器130读出的设定数据和根据该设定数据求出的错误检测用数据。在加载时，控制电路110将地址和读出信号输出到接口电路120，接口电路120将该地址和读出信号发送到非易失性存储器20。非易失性存储器20从地址指定的存储器区域读出数据，并向接口电路120发送该数据。接口电路120将接收到的数据写入寄存器130，并且输出到控制电路110。数据为设定数据和错误检测用数据。控制电路110根据设定数据求出比较用数据，对该比较用数据与错误检测用数据进行比较。另外，详细动作与图3～图5中说明的动作相同。
4.电光装置
图7是包含电路装置100的电光装置400的结构例。电光装置400包含电光面板200和电路装置100。该情况下，电路装置100是对电光面板200进行驱动的显示驱动器。
电光面板200包含像素阵列、多个扫描线和多个数据线。1条扫描线和1条数据线与像素阵列中包含的1个像素连接。当选择了扫描线时，对与该扫描线连接的像素写入数据线的电压。数据线的电压也称作数据电压。电光面板200例如为液晶显示面板、或者EL(Electro Luminescence)显示面板。
电路装置100包含非易失性存储器10、控制电路110、接口电路120、寄存器130、驱动电路140和电压生成电路150。另外，对与已经说明的结构要素相同的结构要素标注相同的标号，适当省略关于该结构要素的说明。
驱动电路140对电光面板200进行驱动。驱动电路140包含对扫描线进行驱动的扫描线驱动电路142和对数据线进行驱动的数据线驱动电路141。扫描线驱动电路142包含缓冲电路，该缓冲电路通过选择信号对扫描线进行驱动。此外，数据线驱动电路141包含：D/A转换电路，其将显示数据D/A转换为灰度电压；以及放大电路，其通过对灰度电压进行放大或缓冲，输出数据电压。放大电路通过将数据电压输出到数据线，对数据线进行驱动。
接口电路120从处理装置310接收显示数据和定时信号，将该显示数据和定时信号输出到控制电路110。定时信号例如为垂直同步信号、水平同步信号和像素时钟信号。控制电路110将显示数据输出到数据线驱动电路141。此外，控制电路110将控制信号输出到扫描线驱动电路142，扫描线驱动电路142根据该控制信号，对扫描线进行驱动。控制电路110根据定时信号对执行这些控制的定时进行控制。
电压生成电路150根据从电路装置100的外部提供的电源，生成电路装置100使用的各种电压。具体而言，生成数据线驱动电路141中包含的放大电路的电源电压、用于供给到数据线驱动电路141中包含的D/A转换电路的灰度电压和用于供给到电光面板200的公共电极的公共电压等。
非易失性存储器10所存储的设定数据是设定作为显示驱动器的电路装置100的动作的数据。具体而言，设定数据包含设定上述放大电路的电源电压、灰度电压和公共电压的数据。此外，设定数据包含表示电光面板200的有效像素数的数据。有效像素数例如用扫描线数和数据线数表示。控制电路110将设定数据从非易失性存储器10加载到寄存器130，根据加载到寄存器130的设定数据，控制上述电压。此外，也可以在最初加载设定数据后，定期地将设定数据从非易失性存储器10重新加载到寄存器130。将这样的动作称作刷新动作。例如，如车载的电子设备等那样在噪声较多的环境中，寄存器130的存储内容可能由于噪声而发生变化。在这样的情况下，通过进行刷新动作，能够利用正常的设定数据覆盖寄存器130的存储内容。
在本实施方式中，在首先将设定数据从非易失性存储器10加载到寄存器130时和刷新动作时，控制电路110生成比较用数据，对比较用数据与错误检测用数据进行比较。而且，控制电路110在比较用数据与错误检测用数据不一致的次数达到n次时，输出错误检测信号。
在非易失性存储器10所存储的设定数据因时效变化等而变为异常的情况下，即使进行刷新动作，寄存器130的存储内容也不正常。在该情况下，驱动电路140以基于该异常的设定数据的电压进行动作，例如，可能产生显示的不良情况等。根据本实施方式，能够检测这样的异常，利用错误检测信号将该异常通知给处理装置310。
图8是示出电光装置400中的编程时的处理的过程的流程图。在电光面板200与电路装置100连接的状态下执行该流程。
如图8的步骤S1所示，处理装置310对电路装置100输入设定命令。设定命令包含表示有效像素数的设定数据，该设定数据写入寄存器130。接着，如步骤S2所示，处理装置310向电路装置100输入显示打开命令。控制电路110根据显示打开命令，开始电光面板200的驱动。
接着，如步骤S3所示，进行与电光面板200的显示特性对应的调整。例如，调整的负责人观察显示图像，并调整放大电路的电源电压、灰度电压和公共电压的设定数据。负责人通过使从处理装置310发送到电路装置100的设定数据发生变化，进行该调整。当调整结束时，成为寄存器130存储有调整后的设定数据的状态。
接着，如步骤S4所示，处理装置310向电路装置100输入显示关闭命令。控制电路110根据显示关闭命令，停止电光面板200的驱动。接着，如步骤S5所示，处理装置310向电路装置100输入程序命令。控制电路110根据程序命令，执行步骤S6和S7。
如步骤S6所示，控制电路110从寄存器130读出设定数据，生成CRC值。接着，控制电路110将设定数据和CRC值写入非易失性存储器10。
接着，如步骤S8所示，处理装置310向电路装置100输入读命令。控制电路110根据读命令从非易失性存储器10读出设定数据，并向处理装置310发送该设定数据。如步骤S9所示，处理装置310对接收到的设定数据与原始的设定进行比较，在确认为接收到的设定数据正常的情况下，结束处理。处理装置310在未能确认为接收到的设定数据正常的情况下，返回步骤S1。
如上所述，处理装置310只是将设定数据发送到电路装置100，作为错误检测用数据的CRC值在电路装置100的内部自动地生成，写入非易失性存储器10。
另外，在图8中，以将处理装置310与电光装置400连接且处理装置310执行步骤S1～S5、S8、S9的情况为例进行了说明，但不限于此。例如，也可以是，将编程用的装置与电光装置400连接，编程用的装置执行步骤S1～S5、S8、S9。
5.电子设备、移动体
图9是包含电路装置100的电子设备300的结构例。电子设备300包含处理装置310、电路装置100、电光面板200、存储部330、通信部340和操作部360。电路装置100也称作显示驱动器。存储部330也称作存储装置或存储器。通信部340也称作通信电路或通信装置。操作部360也称作操作装置。作为电子设备300的具体例，可以假想搭载显示装置的各种电子设备。例如，作为电子设备300，可以假想车载装置、投影仪、头戴式显示器、便携信息终端、便携型游戏终端、信息处理装置等。车载装置例如为仪表盘面板、导航系统等。
操作部360是受理来自用户的各种操作的用户接口。例如为按钮、鼠标、键盘、安装于电光面板200的触摸面板等。通信部340是进行图像数据或控制数据的输入输出的数据接口。通信部340例如是无线LAN、近距离无线通信等的无线通信接口、或者有线LAN、USB等的有线通信接口。存储部330例如存储从通信部340输入的数据，或者作为处理装置310的工作存储器发挥功能。存储部330例如为RAM、ROM等存储器、或者HDD等磁存储装置、或者CD驱动器、DVD驱动器等光学存储装置等。处理装置310对从通信部340输入或者存储部330所存储的图像数据进行处理并传送到电路装置100。电路装置100根据从处理装置310传送的图像数据，使电光面板200显示图像。此外，处理装置310进行电子设备300的控制处理、各种信号处理等。处理装置310例如是CPU、MPU等处理器、或者ASIC等。
图10示出包含本实施方式的电路装置100的移动体的结构例。移动体例如为具有发动机或电机等驱动机构、方向盘或舵等转向机构、各种电子设备、且在陆地、空中或海上移动的设备或装置。作为本实施方式的移动体，例如能够假想汽车、飞机、摩托车、船舶或者机器人等。
图10概要地示出作为移动体的具体例的汽车206。在汽车206中组装有具有电路装置100的显示装置350、以及控制汽车206的各部的ECU 510。显示装置350是电光装置。ECU510生成用于提示用户的图像，将该图像发送到显示装置350。显示装置350将接收到的图像显示于显示装置350。例如，车速、燃料残余量、行驶距离、各种装置的设定等信息被显示为图像。
根据以上的实施方式，电路装置包含：接口电路，其接收设定数据；以及控制电路，其根据所述设定数据控制所述电路装置的动作，并且控制对非易失性存储器的访问。控制电路根据所述接口电路接收到的所述设定数据生成错误检测用数据，将所述设定数据和所述错误检测用数据写入所述非易失性存储器。
通过根据接口电路接收到的设定数据生成错误检测用数据，并将该设定数据和错误检测用数据写入非易失性存储器，无需在电路装置的外部运算错误检测用数据。即，处理装置仅通过向电路装置发送设定数据，电路装置能够自动地在内部生成错误检测用数据。由此，能够简化使非易失性存储器存储错误检测用数据的过程。
此外，在本实施方式中，控制电路包含运算部。而且，也可以是，运算部根据接口电路接收到的设定数据生成所述错误检测用数据。
由此，运算部能够根据设定数据生成错误检测用数据。而且，控制电路能够将该错误检测用数据和设定数据写入非易失性存储器。
此外，在本实施方式中，也可以是，电路装置包含寄存器。也可以是，所述接口电路将接收到的所述设定数据写入所述寄存器。也可以是，所述控制电路根据写入所述寄存器的所述设定数据生成所述错误检测用数据。
由此，在处理装置将设定数据发送到接口电路后，将该设定数据写入寄存器，根据写入该寄存器的设定数据生成错误检测用数据。这样，处理装置只是向电路装置发送设定数据，电路装置就能自动地在内部生成错误检测用数据。
此外，在本实施方式中，也可以是，所述控制电路从所述非易失性存储器读出所述设定数据和所述错误检测用数据，根据从所述非易失性存储器读出的所述设定数据生成用于与所述错误检测用数据进行比较的比较用数据。
由此，从非易失性存储器读出设定数据和错误检测用数据，根据该读出的设定数据生成比较用数据。由此，能够生成用于与错误检测用数据进行比较的比较用数据。
此外，在本实施方式中，也可以是，所述控制电路进行所述错误检测用数据与所述比较用数据的比较。
在从非易失性存储器读出的设定数据与编程到非易失性存储器中时的设定数据不同的情况下，错误检测用数据与比较用数据不一致。根据本实施方式，通过对错误检测用数据与比较用数据进行比较，判定错误检测用数据与比较用数据是否一致。由此，能够判定从非易失性存储器读出的设定数据是否正常。
此外，在本实施方式中，控制电路包含比较部。而且，也可以是，比较部进行错误检测用数据与比较用数据的比较。
由此，比较部能够对错误检测用数据与比较用数据进行比较。而且，控制电路能够根据其比较结果，判定错误检测用数据与比较用数据是否一致。
此外，在本实施方式中，也可以是，所述控制电路根据所述比较的结果输出错误检测信号。
这样，能够根据比较的结果，判定从非易失性存储器读出的设定数据是否正常。即，通过根据比较的结果输出错误检测信号，能够根据从非易失性存储器读出的设定数据为异常的判定结果输出错误检测信号。
此外，在本实施方式中，也可以是，所述控制电路对所述比较的结果不一致的次数进行计数，在计数值为n时，输出错误检测信号，其中，n为1以上的整数。
根据本实施方式，在错误检测用数据与比较用数据的不一致未达到n次的情况下不输出错误检测信号。此外，在n≥2时，在连续检测出n次错误检测用数据与比较用数据的不一致时，错误检测信号SDET才成为有效。例如，从非易失性存储器读出的设定数据有时由于噪声等而成为异常。在该情况下，即使非易失性存储器所存储的设定数据正常，也会检测出非易失性存储器的异常。在n≥2时，在错误检测用数据与比较用数据由于噪声等而一次不一致的情况下，不输出错误检测信号。
此外，在本实施方式中，也可以是，电路装置包含所述非易失性存储器。
非易失性存储器所存储的数据可能根据时效发生变化。此外，例如，读出控制电路等电路发生故障，因此，可能无法从非易失性存储器正常地读出数据。即使在设定数据为异常的情况下，根据其内容的不同，电路装置也可能能够进行动作，但优选能够通过正常的设定使电路装置进行动作。根据本实施方式，在产生了非易失性存储器所存储的设定数据的异常的情况下，能够检测该异常。
此外，在本实施方式中，也可以是，电路装置包含对电光面板进行驱动的驱动电路。也可以是，所述设定数据是设定驱动电路使用的电压的数据。
在将非正常的设定数据从非易失性存储器加载到寄存器的情况下，驱动电路以基于该异常的设定数据的电压进行动作，例如，可能产生显示的不良情况等。根据本实施方式，能够检测这样的异常，利用错误检测信号将该异常通知给处理装置。
此外，在本实施方式中，电光装置包含：电光面板；以及上述任意一项所述的电路装置，其驱动所述电光面板。
此外，在本实施方式中，电子设备包含上述任意一项所述的电路装置。
此外，在本实施方式中，移动体包含上述任意一项所述的电路装置的。
此外，虽然如以上那样对本实施方式进行了详细说明，但本领域技术人员应当能够容易地理解可进行实质上未脱离本发明的新事项以及效果的多种变形。因此，这种变形例全部包含在本发明的范围内。例如，在说明书或附图中，对于至少一次地与更广义或同义的不同用语一起记载的用语，在说明书或附图的任何位置处，都可以将其置换为不同的用语。此外，本实施方式和变形例的所有组合也包含于本发明的范围内。此外，电路装置、电光装置、电子设备、移动体的结构和动作等也不限于本实施方式中说明的内容，可实施各种变形。

Claims (13)

1.一种电路装置，其特征在于，其包含：
接口电路，其接收设定数据；以及
控制电路，其根据所述设定数据控制所述电路装置的动作，并且控制对非易失性存储器的访问，
所述控制电路根据所述接口电路接收到的所述设定数据生成错误检测用数据，将所述设定数据和所述错误检测用数据写入所述非易失性存储器。
2.根据权利要求1所述的电路装置，其特征在于，
所述控制电路包含运算部，
所述运算部根据所述接口电路接收到的所述设定数据生成所述错误检测用数据。
3.根据权利要求1或2所述的电路装置，其特征在于，
所述电路装置包含寄存器，
所述接口电路将接收到的所述设定数据写入所述寄存器，
所述控制电路根据写入所述寄存器的所述设定数据，生成所述错误检测用数据。
4.根据权利要求1至3的任意一项所述的电路装置，其特征在于，
所述控制电路从所述非易失性存储器读出所述设定数据和所述错误检测用数据，根据从所述非易失性存储器读出的所述设定数据，生成用于与所述错误检测用数据进行比较的比较用数据。
5.根据权利要求4所述的电路装置，其特征在于，
所述控制电路进行所述错误检测用数据与所述比较用数据的比较。
6.根据权利要求5所述的电路装置，其特征在于，
所述控制电路包含比较部，
所述比较部进行所述错误检测用数据与所述比较用数据的比较。
7.根据权利要求5或6所述的电路装置，其特征在于，
所述控制电路根据所述比较的结果，输出错误检测信号。
8.根据权利要求5或6所述的电路装置，其特征在于，
所述控制电路对所述比较的结果不一致的次数进行计数，在计数值为n时，输出错误检测信号，其中，n为1以上的整数。
9.根据权利要求1至8的任意一项所述的电路装置，其特征在于，
所述电路装置包含所述非易失性存储器。
10.根据权利要求1至9的任意一项所述的电路装置，其特征在于，
所述电路装置包含驱动电路，该驱动电路对电光面板进行驱动，
所述设定数据是设定所述驱动电路使用的电压的数据。
11.一种电光装置，其特征在于，其包含：
电光面板；以及
权利要求1～9中的任意一项所述的电路装置，其驱动所述电光面板。
12.一种电子设备，其特征在于，其包含权利要求1至10中的任意一项所述的电路装置。
13.一种移动体，其特征在于，其包含权利要求1至10中的任意一项所述的电路装置。
CN201910445366.2A 2018-05-29 2019-05-27 电路装置、电光装置、电子设备和移动体 Active CN110543378B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018102168A JP2019207524A (ja) 2018-05-29 2018-05-29 回路装置、電気光学装置、電子機器及び移動体
JP2018-102168 2018-05-29

Publications (2)

Publication Number Publication Date
CN110543378A true CN110543378A (zh) 2019-12-06
CN110543378B CN110543378B (zh) 2023-07-11

Family

ID=68693881

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910445366.2A Active CN110543378B (zh) 2018-05-29 2019-05-27 电路装置、电光装置、电子设备和移动体

Country Status (3)

Country Link
US (1) US11042435B2 (zh)
JP (1) JP2019207524A (zh)
CN (1) CN110543378B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4084236A (en) * 1977-02-18 1978-04-11 Honeywell Information Systems Inc. Error detection and correction capability for a memory system
US4694454A (en) * 1984-07-27 1987-09-15 Hitachi, Ltd. Dynamic memory diagnosis and error correction apparatus
CN1770312A (zh) * 2004-09-30 2006-05-10 三星电子株式会社 可检测在电源故障期间发生写入错误的存储器件及其方法
US20140229761A1 (en) * 2013-02-14 2014-08-14 Sony Corporation Storage controller, storage device, information processing system, and storage control method
US20140281661A1 (en) * 2013-03-15 2014-09-18 Netlist, Inc. Hybrid Memory System With Configurable Error Thresholds And Failure Analysis Capability
US20160188429A1 (en) * 2013-09-06 2016-06-30 Kabushiki Kaisha Toshiba Memory control circuit, cache memory and memory control method
JP2017182850A (ja) * 2016-03-29 2017-10-05 セイコーエプソン株式会社 不揮発性記憶装置、集積回路装置、電子機器及び不揮発性記憶装置の制御方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040250028A1 (en) * 2003-06-09 2004-12-09 Daniels Rodger D. Method and apparatus for data version checking
JP4107240B2 (ja) * 2004-01-21 2008-06-25 セイコーエプソン株式会社 駆動回路、電気光学装置及び電気光学装置の駆動方法、並びに電子機器
JP2006178403A (ja) 2004-11-29 2006-07-06 Nec Electronics Corp 表示装置
JP4492694B2 (ja) * 2007-12-20 2010-06-30 セイコーエプソン株式会社 集積回路装置、電気光学装置及び電子機器
KR101351405B1 (ko) 2008-07-25 2014-01-15 엘지디스플레이 주식회사 표시장치 및 이의 구동방법
TWI406263B (zh) 2009-09-25 2013-08-21 Holtek Semiconductor Inc 亮度補償裝置及其應用方法
JP2011164708A (ja) 2010-02-04 2011-08-25 Sharp Corp 制御装置及びこれを備えた電子機器、認証処理装置
KR102009655B1 (ko) 2012-08-29 2019-08-13 삼성디스플레이 주식회사 표시 장치 및 표시 장치에서의 에러 검출 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4084236A (en) * 1977-02-18 1978-04-11 Honeywell Information Systems Inc. Error detection and correction capability for a memory system
US4694454A (en) * 1984-07-27 1987-09-15 Hitachi, Ltd. Dynamic memory diagnosis and error correction apparatus
CN1770312A (zh) * 2004-09-30 2006-05-10 三星电子株式会社 可检测在电源故障期间发生写入错误的存储器件及其方法
US20140229761A1 (en) * 2013-02-14 2014-08-14 Sony Corporation Storage controller, storage device, information processing system, and storage control method
US20140281661A1 (en) * 2013-03-15 2014-09-18 Netlist, Inc. Hybrid Memory System With Configurable Error Thresholds And Failure Analysis Capability
US20160188429A1 (en) * 2013-09-06 2016-06-30 Kabushiki Kaisha Toshiba Memory control circuit, cache memory and memory control method
JP2017182850A (ja) * 2016-03-29 2017-10-05 セイコーエプソン株式会社 不揮発性記憶装置、集積回路装置、電子機器及び不揮発性記憶装置の制御方法

Also Published As

Publication number Publication date
CN110543378B (zh) 2023-07-11
US11042435B2 (en) 2021-06-22
JP2019207524A (ja) 2019-12-05
US20190370109A1 (en) 2019-12-05

Similar Documents

Publication Publication Date Title
US10861363B2 (en) Display driver, electronic apparatus, and mobile body
US20180240397A1 (en) Driver, electro-optical device, and electronic apparatus
KR101351211B1 (ko) 표시 제어용 반도체 집적 회로
KR102006971B1 (ko) 반도체 기억장치
US9922586B2 (en) Loading effect control device and organic light emitting display device having the same
CN110543379B (zh) 电路装置、电子设备和移动体
US20050206641A1 (en) Power source circuit, display driver, and display device
CN110890076A (zh) 显示面板驱动系统
US20200098329A1 (en) Display driver, electronic apparatus, and mobile body
CN112825242B (zh) 驱动电路、显示模块以及移动体
CN110543378B (zh) 电路装置、电光装置、电子设备和移动体
JP6919217B2 (ja) 表示システム、表示コントローラー、電気光学装置及び電子機器
JP2019220242A (ja) 不揮発性記憶装置、マイクロコンピューター及び電子機器
KR20170050620A (ko) 데이터 인터페이스 장치 및 그 구동 방법
JP6070114B2 (ja) 集積回路装置、振動デバイスおよび電子機器
US20080104457A1 (en) Semiconductor integrated circuit device for display controller
US9660618B2 (en) Voltage level shifter, and embedded nonvolatile memory and system using the same
CN116072065A (zh) 数据错误检查方法以及包括其的显示装置
CN110956935B (zh) 显示驱动器、电子设备和移动体
US10796616B2 (en) Inspection system, method of multi-time programming in the same and display device
US10489068B2 (en) Memory having different reliabilities
JP5978956B2 (ja) 不揮発性記憶装置、集積回路装置および電子機器
US11954361B2 (en) Storage device and memory system
JP2015177512A (ja) 回路装置及び電子機器
JP5477574B2 (ja) 集積回路装置、電子機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant