CN116072065A - 数据错误检查方法以及包括其的显示装置 - Google Patents

数据错误检查方法以及包括其的显示装置 Download PDF

Info

Publication number
CN116072065A
CN116072065A CN202211016977.3A CN202211016977A CN116072065A CN 116072065 A CN116072065 A CN 116072065A CN 202211016977 A CN202211016977 A CN 202211016977A CN 116072065 A CN116072065 A CN 116072065A
Authority
CN
China
Prior art keywords
memory
compensation data
error
correction code
error correction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211016977.3A
Other languages
English (en)
Inventor
金相局
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116072065A publication Critical patent/CN116072065A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N17/00—Diagnosis, testing or measuring for television systems or their details
    • H04N17/02—Diagnosis, testing or measuring for television systems or their details for colour television signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1608—Error detection by comparing the output signals of redundant hardware
    • G06F11/1616—Error detection by comparing the output signals of redundant hardware where the redundant component is an I/O device or an adapter therefor
    • G06F11/162—Displays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0772—Means for error signaling, e.g. using interrupts, exception flags, dedicated error registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1044—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/32—Monitoring with visual or acoustical indication of the functioning of the machine
    • G06F11/324—Display of status information
    • G06F11/327—Alarm or error message display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/907—Television signal recording using static stores, e.g. storage tubes or semiconductor memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • G11B2020/1859—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information wherein a trellis is used for decoding the error correcting code

Abstract

本发明公开了一种数据错误检查方法以及包括其的显示装置，根据本发明的一实施例的显示装置包括：主机，提供输入图像数据；显示驱动集成电路，包括：补偿部，基于补偿数据将输入图像数据转换为输出图像数据；以及第一存储器，存储补偿数据。显示驱动集成电路包括：第二存储器，在通电时从第一存储器加载补偿数据；第三存储器，包括在补偿部中，并从第二存储器加载补偿数据；以及错误检查部，将针对存储于第一存储器的补偿数据的第一错误纠正码与针对存储于第三存储器的补偿数据的第二错误纠正码进行比较，从而检查补偿数据的错误发生与否。

Description

数据错误检查方法以及包括其的显示装置
技术领域
本发明涉及一种数据错误检查方法以及包括其的显示装置。
背景技术
计算机、平板PC(个人计算机)、智能电话以及可穿戴电子装置等具有图像显示功能的电子装置可以包括显示装置。
随着包括在移动装置等电子设备中的显示面板的分辨率增加，传输数据的量急剧增加。为了支持高分辨率图像，利用移动产业处理器接口(MIPI，mobile industryprocessor interface)之类串联接口。用于补偿高分辨率的图像数据(或者，输入图像数据)的研究也在进行中。用于补偿图像数据的补偿驱动可以在包括于显示装置的显示驱动集成电路(display driver integrated chip；DDI)中执行。
显示装置可以将补偿驱动所需要的图像数据的补偿数据存储于外部的闪速存储器。显示驱动集成电路可以在通电时从闪速存储器加载图像数据的补偿数据而写入于内部存储器(或者，第二存储器)。写入于内部存储器的补偿数据可以通过逻辑部周期性地写入至缓冲器(或者，第三存储器)。
另一方面，图像数据的补偿数据在从外部的闪速存储器写入至缓冲器的过程中，因由于静电放电(Electro-Static Discharge；ESD)引起的噪声，可能发生错误。
发明内容
本发明的一目的是提供一种可以判断在图像数据的补偿数据中是否发生错误，并在错误发生时将其修复的显示装置。
用于解决上述课题的根据一实施例的显示装置包括：主机，提供输入图像数据；显示驱动集成电路，包括：补偿部，基于补偿数据将所述输入图像数据转换为输出图像数据；以及第一存储器，存储所述补偿数据。
所述显示驱动集成电路包括：第二存储器，在通电时从所述第一存储器加载所述补偿数据；第三存储器，包括在所述补偿部中，并从所述第二存储器加载所述补偿数据；以及错误检查部，将针对存储于所述第一存储器的所述补偿数据的第一错误纠正码与针对存储于所述第三存储器的所述补偿数据的第二错误纠正码进行比较，从而检查所述补偿数据的错误发生与否。
可以是，所述错误检查部以预设定的周期将所述第一错误纠正码与所述第二错误纠正码进行比较。
可以是，所述第一错误纠正码为存储于所述第一存储器的所述补偿数据的第一校验和，所述第二错误纠正码为存储于所述第三存储器的所述补偿数据的第二校验和。
可以是，当所述第一校验和与所述第二校验和不一致时，所述错误检查部提供使得从所述第一存储器向所述第二存储器重新加载所述补偿数据的数据重写信号。
可以是，当从所述主机接收错误检查信号时，所述错误检查部将所述第一错误纠正码与所述第二错误纠正码进行比较。
可以是，当感测在所述显示驱动集成电路中发生静电放电时，所述主机提供所述错误检查信号。
可以是，所述显示驱动集成电路以帧单位将所述输出图像数据提供于显示面板。
可以是，所述帧包括不提供所述输出图像数据的边沿时段。
可以是，所述第三存储器包括：至少一个缓冲器，存储加载于所述第三存储器的所述补偿数据。
可以是，存储于所述缓冲器的所述补偿数据的大小设定为将算出针对存储于所述缓冲器的所述补偿数据的第二错误纠正码的时间与从所述第一存储器重新加载所述补偿数据所需的时间进行加和的时间小于所述边沿时段。
可以是，所述错误检查部在一个所述边沿时段内将所述第一错误纠正码与所述第二错误纠正码的比较以及所述补偿数据的重新加载全部执行。
可以是，存储于所述缓冲器的所述补偿数据的大小设定为算出针对存储于所述缓冲器的所述补偿数据的第二错误纠正码的时间小于除了所述边沿时段之外的所述帧的时段。
可以是，所述错误检查部在第一帧时段内将所述第一错误纠正码与所述第二错误纠正码进行比较，在包括在所述第一帧的下一帧中的边沿时段内执行所述补偿数据的重新加载。
可以是，所述第一存储器对应于存储于所述缓冲器的所述补偿数据的大小而算出所述第一错误纠正码。
可以是，所述第一存储器为非挥发性存储器装置，所述第二存储器以及所述第三存储器为挥发性存储器装置。
用于解决上述课题的根据一实施例的数据错误检查方法为针对显示装置的数据错误检查方法，所述显示装置包括：主机，提供输入图像数据；显示驱动集成电路，包括：补偿部，基于补偿数据将所述输入图像数据转换为输出图像数据；显示面板，以帧单位从所述显示驱动集成电路接收所述输出图像数据；以及第一存储器，存储所述补偿数据，其中，所述数据错误检查方法包括：在通电时从所述第一存储器将所述补偿数据加载于第二存储器的步骤；从所述第二存储器将所述补偿数据加载于包括在所述补偿部中的第三存储器的步骤；以及将针对存储于所述第一存储器的所述补偿数据的第一错误纠正码与针对存储于所述第三存储器的所述补偿数据的第二错误纠正码进行比较，从而检查所述补偿数据的错误发生与否的步骤。
可以是，检查所述补偿数据的错误发生与否的步骤包括：以预设定的周期将所述第一错误纠正码与所述第二错误纠正码进行比较的步骤。
可以是，所述数据错误检查方法还包括：当所述第一错误纠正码与所述第二错误纠正码不一致时，从所述第一存储器向所述第二存储器重新加载所述补偿数据的步骤。
可以是，所述帧包括不提供所述输出图像数据的边沿时段。
可以是，所述第三存储器包括：至少一个缓冲器，存储加载于所述第三存储器的所述补偿数据，存储于所述缓冲器的所述补偿数据的大小设定为将算出针对存储于所述缓冲器的所述补偿数据的第二错误纠正码的时间与从所述第一存储器重新加载所述补偿数据所需的时间进行加和的时间小于所述边沿时段，或者设定为算出针对存储于所述缓冲器的所述补偿数据的第二错误纠正码的时间小于除了所述边沿时段之外的所述帧的时段。
根据本发明的一实施例的显示装置可以通过将存储于闪速存储器以及缓冲器的图像数据的补偿数据利用错误纠正码(Error correcting code；ECC)进行比较，判断在图像数据的补偿数据中是否发生错误，并在错误发生时将其修复。
附图说明
图1是简要示出根据本发明的显示装置的构成的框图。
图2是更详细地示出根据本发明的显示装置的构成的框图。
图3是用于说明根据一实施例的错误检查部的工作的框图。
图4是用于说明根据一实施例的错误检查部的工作时机的图。
图5是用于说明根据另一实施例的错误检查部的工作的框图。
图6是用于说明根据一实施例的错误检查方法的流程图。
具体实施方式
若参照与所附的附图一起详细后述的实施例，则本发明的优点和特征以及实现它们的方法将变得明确。但是，本发明不限于以下公开的实施例，可以以彼此不同的多种形式实现，在以下的说明中，当说到某部分与其它部分连接时，这不仅包括直接连接的情况，而且也包括在其中间隔着其它元件间接连接的情况。另外，为了使本发明的说明明确，在附图中省略了与本发明无关的部分，贯穿说明书全文，针对类似的部分赋予相同的附图标记。
以下，以所附的附图为参考，针对实施例进行说明。
图1是简要示出根据本发明的显示装置的构成的框图。图2是更详细地示出根据本发明的显示装置的构成的框图。
参照图1以及图2，根据本发明的显示装置1000可以包括主机100、显示驱动集成电路200、显示面板300以及第一存储器400。
主机100可以准备为控制显示驱动集成电路200的工作。在一实施例中，主机100可以实现为集成电路、片上系统(system on chip(SoC))、应用处理器(ApplicationProcessor；AP)或移动AP。主机100可以包括处理器101以及MIPI发送部102。
处理器101可以控制MIPI发送部102的工作。处理器101可以处理通过MIPI发送部102要传送于显示驱动集成电路200的输入图像数据DATA1，并控制与处理的输入图像数据DATA1有关的向显示驱动集成电路200的传送。
MIPI发送部102可以意指为了根据MIPI规格从主机100向显示驱动集成电路200传送数据而准备的端子。MIPI发送部102可以将通过处理器101处理的输入图像数据DATA1传送至显示驱动集成电路200。
MIPI发送部102可以包括一个时钟通道模组(clock lane module)和一个或更多个的数据通道模组(data lane modules)。在本发明中，对主机100包括MIPI发送部102的例子进行了说明，但是主机100可以包括利用除了MIPI规格之外的MDDI(Mobile DisplayDigital Interface；移动显示数字接口)、显示端口(display port)、嵌入式显示端口(Embedded Display Port)等之类各种规格的发送部。
主机100和显示驱动集成电路200可以通过接口110彼此通信。在本发明的各种实施例中，接口110作为连接主机100的MIPI发送部102与显示驱动集成电路200的MIPI接收部201的MIPI接口，可以包括一个时钟通道和一个或更多个的数据通道。时钟通道(clocklane)可以根据工作模式(例：低电力模式以及高速模式)，将具有彼此不同的频率和摆动水平(swing level)的时钟信号CLK传送至显示驱动集成电路200。各个数据通道(data lane)可以根据所述工作模式将具有彼此不同的频率和摆动水平的输入图像数据DATA1传送至显示驱动集成电路200。
显示驱动集成电路200可以控制为对通过接口110从主机100接收的输入图像数据DATA1进行处理，并将与处理的结果对应的图像输出于显示面板300。
根据本发明的一实施例的显示驱动集成电路200可以包括MIPI接收部201、第二存储器202、逻辑部203、补偿部204、时序控制部205、扫描驱动部207、数据驱动部208以及错误检查部209。
MIPI接收部201可以通过接口110从主机100接收时钟信号CLK和输入图像数据DATA1。MIPI接收部201包括一个时钟通道模组和一个或更多个的数据通道模组。
第二存储器202可以连接于第一存储器400。第一存储器400以及第二存储器202各自可以存储输入图像数据DATA1的补偿数据CD。
例如，可以是，第一存储器400实现为EPROM(Erasable Programmable Read-OnlyMemory；可擦除可编程只读存储器)、EEPROM(Electrically Erasable ProgrammableRead-Only Memory；电可擦除可编程只读存储器)、闪速存储器(Flash Memory)、PRAM(Phase Change Random Access Memory；相变随机存取存储器)、RRAM(Resistance RandomAccess Memory；电阻随机存取存储器)、NFGM(Nano Floating Gate Memory；纳米浮栅存储器)、PoRAM(Polymer Random Access Memory；聚合物随机存取存储器)、MRAM(MagneticRandom Access Memory；磁性随机存取存储器)、FRAM(Ferroelectric Random AccessMemory；铁电随机存取存储器)等之类非挥发性存储器装置，第二存储器202实现为DRAM(Dynamic Random Access Memory；动态随机存取存储器)、SRAM(Static Random AccessMemory；静态随机存取存储器)等之类挥发性存储器装置。
当显示装置1000通电时，第二存储器202可以加载存储于第一存储器400的输入图像数据DATA1的补偿数据CD。第一存储器400内补偿数据CD可以周期性地或者在显示装置1000断电之前基于第二存储器202内补偿数据CD而更新。
第二存储器202内补偿数据CD可以通过逻辑部203的控制传送至补偿部204的第三存储器206。补偿部204可以包括第三存储器206。例如，第三存储器206可以实现为SRAM(Static Random Access Memory；静态随机存取存储器)等之类挥发性存储器装置。第三存储器206可以通过存储器接口连接于第二存储器202。
补偿部204可以将补偿数据CD反映于输入图像数据DATA1而算出输出图像数据DATA2。在实施例中，补偿部204可以通过利用光学补偿技术、劣化补偿技术、亮度降低技术中的至少一种来算出针对输入图像数据DATA1的补偿数据CD，并利用补偿数据CD补偿输入图像数据DATA1，从而生成输出图像数据DATA2。
在此，光学补偿技术(例如，almost short range uniformity；ARSU；近距离均匀性)可以在显示装置1000(或显示面板300)的制造过程中通过亮度测定装置测定显示装置1000的亮度，并基于显示装置1000的亮度偏差，按照显示装置1000的区域(或按照像素)设定并存储用于亮度偏差的补偿数据CD，并利用预存储的补偿数据CD补偿电压值。在此情况下，补偿数据CD可以包括表示按照显示装置1000的区域的灰度值与亮度的关系的增益以及偏移，并以查找表形式存储于第三存储器206。
劣化补偿技术(例如，image sticking compensation；ISC；图像残留补偿)可以按照像素累积驱动时间(以及灰度值)而生成应力数据(或者，应力分布、累积数据)，基于预设定的寿命曲线以及应力数据算出补偿数据CD，并基于算出的补偿数据CD补偿电压值。在此，可以是，预设定的寿命曲线表示随着时间经过的像素的劣化程度，补偿数据CD与应力数据一起以单独的查找表形式存储于第三存储器206。
亮度降低技术(例如，logo fader；LF；标志增益调节器)可以检查显示面板300中的具有劣化加速化的条件的特定区域(例如，与标志对应的区域)，并使与检查到的区域对应的电压值减小相当于预设定的比例或者预设定的值。与此不同，亮度降低技术也可以将显示面板300划分为中央区域和围绕其的外围区域，并使与外围区域对应的电压值减小。在此情况下，补偿数据CD可以包括与显示装置1000的检查到的特定区域对应的电压值的增益以及偏移，并以查找表形式存储于第三存储器206。
即，补偿部204可以利用光学补偿技术、劣化补偿技术、亮度降低技术等之类各种数字补偿技术，补偿输入图像数据DATA1而算出输出图像数据DATA2。
时序控制部205可以从补偿部204接收输出图像数据DATA2而将输出图像数据DATA2传送于显示面板300(或者，数据驱动部208)。另外，时序控制部205可以从MIPI接收部201(或者，主机100)接收时钟信号CLK。时序控制部205可以基于时钟信号CLK生成扫描控制信号SCS以及数据控制信号DCS。
扫描驱动部207可以基于扫描控制信号SCS生成扫描信号，并将扫描信号依次提供于扫描线SL1～SLn。在此，扫描控制信号SCS可以包括起始信号、时钟信号等，并从时序控制部205提供。例如，扫描驱动部207可以包括移位寄存器(shift register)，所述移位寄存器利用时钟信号依次生成并输出与脉冲形式的起始信号对应的脉冲形式的扫描信号。
数据驱动部208可以基于从时序控制部205提供的输出图像数据DATA2以及数据控制信号DCS生成数据信号，并将数据信号提供于显示面板300(或者，像素PX)。在此，数据控制信号DCS可以是控制数据驱动部208的工作的信号，并包括指示有效数据信号的输出的负载信号(或者，数据使能信号)等。
显示面板300可以包括扫描线SL1～SLn(其中，n是正整数)、数据线DL1～DLm(其中，m是正整数)以及像素PX。像素PX可以提供于通过扫描线SL1～SLn以及数据线DL1～DLm划分的区域(例如，像素区域)。
像素PX可以连接于扫描线SL1～SLn中的一个以及数据线DL1～DLm中的一个。例如，提供于第一扫描线SL1与第一数据线DL1交叉的区域的像素PX可以连接于第一扫描线SL1以及第一数据线DL1。
可以是，像素PX包括发光元件以及至少一个晶体管，至少一个晶体管响应于通过扫描线提供的扫描信号而将与通过数据线提供的数据信号对应的电流(或者，电流量)传输于发光元件，发光元件以与电流对应的亮度(即，与数据信号对应的亮度)发光。在此，发光元件可以包括有机发光二极管。
另一方面，显示装置1000因由于静电放电(Electro-Static Discharge；ESD)引起的噪声，可能在写入于第一存储器400、第二存储器202以及第三存储器206的补偿数据CD中发生错误。例如，当逻辑部203受到由于静电放电引起的噪声影响时，可能引起错误工作而在写入于第二存储器202的补偿数据CD中发生错误。另外，当第二存储器202本身受到由于静电放电引起的噪声影响时，可能在写入于第二存储器202的补偿数据CD中发生错误。另外，当从第二存储器202向第三存储器206传送数据时受到由于静电放电引起的噪声影响时，可能在写入于第三存储器206的补偿数据CD中发生错误。如此，当因由于静电放电引起的噪声影响而在补偿数据CD中发生错误时，可能发生与本来要显示的图像不同的图像被观看者识别的问题。
为了改善此，错误检查部209可以确认写入于第一存储器400以及第三存储器206各自的补偿数据CD不同与否。此时，基于写入于第三存储器206的补偿数据CD，补偿部204最终算出输出图像数据DATA2，因此与确认写入于第一存储器400以及第二存储器202各自的补偿数据CD不同与否相比，有实际效益。
错误检查部209可以从第一存储器400接收补偿数据CD的第一错误纠正码CS1。另外，错误检查部209可以从第三存储器206接收补偿数据CD，并利用接收到的补偿数据CD算出第二错误纠正码。根据一实施例，第一错误纠正码CS1以及第二错误纠正码分别可以为存储于第一存储器400的补偿数据CD的校验和(Check Sum)值以及存储于第三存储器206的补偿数据CD的校验和值。此时，校验和(Check sum)作为重复检查的一种形式，是通过错误纠正来保护写入于存储器内的数据的完整性的方法。
错误检查部209可以比较第一错误纠正码CS1与第二错误纠正码，当第一错误纠正码CS1与第二错误纠正码一致时，结束错误检查工作。但是不限于此，如通过图3至图5后述的那样，错误检查工作可以以预设定的周期反复执行。另一方面，错误检查部209可以比较第一错误纠正码CS1与第二错误纠正码，当第一错误纠正码CS1与第二错误纠正码不同时，向时序控制部205提供数据重写信号RWS。
从错误检查部209接收数据重写信号RWS的时序控制部205可以从第一存储器400重新加载(Re-Loading)补偿数据CD，或者使显示装置1000休眠/唤醒(Sleep In/Out)。此时，休眠/唤醒意指使显示驱动集成电路200关闭后开启，主机100保持开启状态。当显示驱动集成电路200关闭后开启时，可以从第一存储器400重新加载(Re-Loading)补偿数据CD。即，当休眠/唤醒(Sleep In/Out)显示装置1000时，可以从第一存储器400向第二存储器202以及第三存储器206重新加载(Re-Loading)补偿数据CD。
以下，通过图3至图5，详细后述与针对写入于第三存储器206的补偿数据CD的错误检查工作有关的具体内容。
图3是用于说明根据一实施例的错误检查部的工作的框图。图4是用于说明根据一实施例的错误检查部的工作时机的图。
参照图3，根据一实施例的第一存储器400可以包括第一运算部401。第一运算部401可以按照要分别存储于后述的第一缓冲器206a、第二缓冲器206b以及第三缓冲器206c的补偿数据CD1、CD2、CD3算出第一错误纠正码CS11、CS12、CS13。此时，第一错误纠正码CS11、CS12、CS13可以是分别与写入于第一存储器400的补偿数据CD1、CD2、CD3有关的校验和(Check Sum)。
显示驱动集成电路200(或者，第二存储器202)可以在显示装置1000(参照图2)的通电或者休眠/唤醒时从第一存储器400加载补偿数据CD1、CD2、CD3。
补偿数据CD1、CD2、CD3可以通过逻辑部203从第二存储器202周期性地写入至第三存储器206。
第三存储器206可以包括第一缓冲器206a、第二缓冲器206b以及第三缓冲器206c。根据一实施例，缓冲器206a、206b、206c可以分别包括从第二存储器202传送的与至少一个水平线对应的补偿数据CD1、CD2、CD3。例如，当显示面板300(参照图2)具有具备3,840×2,160个像素PX的UHD(Ultra High Definition；超高清)分辨率时，缓冲器206a、206b、206c可以分别包括与720个水平线对应的补偿数据CD1、CD2、CD3。但是，包括在图3所示的第三存储器206中的缓冲器(例：206a、206b、206c)的数量是示例性的，不限于此。另外，第一存储器400的第一运算部401可以按照与缓冲器(例：206a、206b、206c)的数量对应的补偿数据(例：CD1、CD2、CD3)算出第一错误纠正码(例：CS11、CS12、CS13)。
根据另一实施例，缓冲器206a、206b、206c各自可以按照通过图2上述的补偿种类写入补偿数据CD。例如，可以是，在第一缓冲器206a中写入针对光学补偿技术的补偿数据CD1，在第二缓冲器206b中写入针对劣化补偿技术的补偿数据CD2，在第三缓冲器206c中写入针对亮度降低技术的补偿数据CD3。如此，当向缓冲器206a、206b、206c按照补偿种类分别写入补偿数据CD1、CD2、CD3时，具有针对特定补偿技术的错误纠正容易的效果。
参照图4，一个帧F可以在帧F开始的时间点包括前沿时段FPP。虽然未示出，但是一个帧F也可以在帧F结束的时间点还包括后沿时段。此时，可以是，前沿时段FPP意指帧F开始的时间点与数据信号(或者，输出图像数据DATA2(参照图2))的输入开始的时间点之间，后沿时段意指数据信号(或者，输出图像数据DATA2(参照图2))的输入终结的时间点与帧F终结的时间点之间。在前沿时段FPP以及后沿时段中，输出图像数据DATA2(参照图2)可以不提供于显示面板300(参照图2)(或者，像素PX(参照图2))。
参照图3以及图4，错误检查部209可以以预设定的周期检查在存储于第三存储器206的全部补偿数据CD中是否发生错误。此时，预设定的周期可以以多个帧F单位设定。例如，预设定的周期也可以以5帧F为单位，或者以10帧F为单位。但是预设定的周期不限于此，可以进行各种设定，以使显示装置1000(参照图2)的用户无法识别显示于显示面板300(参照图2)的图像的缺点。
根据一实施例，错误检查部209可以在一个前沿时段FPP期间，利用第二运算部209b针对写入于一个缓冲器(例：206a、206b、206c)的补偿数据(例：CD1、CD2、CD3)算出第二错误纠正码CS21、CS22、CS23，并利用比较部209a与通过第一运算部401已算出的第一错误纠正码CS1进行比较，从而检查在补偿数据CD中是否发生错误。此时，第二错误纠正码CS21、CS22、CS23可以是分别与写入于第三存储器206的补偿数据CD1、CD2、CD3有关的校验和(Check Sum)。此后，当判断为在写入于一个缓冲器(例：206a、206b、206c)的补偿数据(例：CD1、CD2、CD3)中发生错误时，在同一帧F的前沿时段FPP中，显示驱动集成电路200(或者，第二存储器202)可以从第一存储器400重新加载(Re-Loading)补偿数据CD。如通过图2上述的那样，可以是，当判断为在写入于一个缓冲器(例：206a、206b、206c)的补偿数据(例：CD1、CD2、CD3)中发生错误时，错误检查部209将数据重写信号RWS提供于时序控制部205，接收数据重写信号RWS的时序控制部205从第一存储器400重新加载(Re-Loading)补偿数据CD，或者使显示装置1000(参照图2)休眠/唤醒(Sleep In/Out)。
另一方面，写入于一个缓冲器(例：206a、206b、206c)的补偿数据(例：CD1、CD2、CD3)的大小可以设定为将针对写入于一个缓冲器(例：206a、206b、206c)的补偿数据(例：CD1、CD2、CD3)算出第二错误纠正码(例：CS21、CS22、CS23)所需的时间与错误发生时从第一存储器400重新加载(Re-Loading)补偿数据CD所需的时间进行加和的时间小于一个前沿时段FPP。例如，可以是，当显示装置1000(参照图2)以60Hz驱动时，一个帧F的时间为16.7ms，前沿时段FPP设定为1ms。因此，写入于一个缓冲器(例：206a、206b、206c)的补偿数据(例：CD1、CD2、CD3)的大小可以设定为可以在1ms期间算出第二错误纠正码(例：CS21、CS22、CS23)，并在错误发生时从第一存储器400重新加载(Re-Loading)补偿数据CD。
参照下面表1，当以5帧为周期检查补偿数据CD的错误时，错误检查部209可以在第一个帧(1F)的前沿时段FPP期间针对写入于第一缓冲器206a的补偿数据CD1检查错误发生与否，在第二个帧(2F)的前沿时段FPP期间针对写入于第二缓冲器206b的补偿数据CD2检查错误发生与否，在第三个帧(3F)的前沿时段FPP期间针对写入于第三缓冲器206c的补偿数据CD3检查错误发生与否。
此后，错误检查部209可以在第四个帧(4F)以及第五个帧(5F)中不检查在补偿数据CD中是否发生错误。接下来从第六个帧(6F)到第十个帧(10F)期间可以反复上述过程。相同地，之后可以以5帧为周期反复上述过程。此时，当在各个帧中在补偿数据CD中检查到错误时，可以在相应帧的边沿时段中立即执行从第一存储器400重新加载(Re-Loading)补偿数据CD。
<表1>
Figure BDA0003808605220000131
作为又另一例，如下面表2所示，当以10帧为周期检查补偿数据CD的错误时，错误检查部209可以在第一个帧(1F)的前沿时段FPP期间针对写入于第一缓冲器206a的补偿数据CD1检查错误发生与否，在第二个帧(2F)的前沿时段FPP期间针对写入于第二缓冲器206b的补偿数据CD2检查错误发生与否，在第三个帧(3F)的前沿时段FPP期间针对写入于第三缓冲器206c的补偿数据CD3检查错误发生与否。
此后，错误检查部209可以在从第四个帧(4F)至第十个帧(F10)中不检查在补偿数据CD中是否发生错误。相同地，之后可以以10帧为周期反复上述过程。此时，当在各个帧中在补偿数据CD中检查到错误时，可以在相应帧的边沿时段中立即执行从第一存储器400重新加载(Re-Loading)补偿数据CD。
<表2>
Figure BDA0003808605220000132
如此，在以预设定的周期检查在存储于第三存储器206的补偿数据CD中是否发生错误的情况下，与连续地检查错误的情况相比，可以节减电耗。
根据本发明的另一实施例，错误检查部209可以在除了前沿时段FPP之外的一个帧F期间，利用第二运算部209b针对写入于一个缓冲器(例：206a、206b、206c)的补偿数据(例：CD1、CD2、CD3)算出第二错误纠正码(例：CS21、CS22、CS23)，并利用比较部209a与通过第一运算部401已算出的第一错误纠正码CS1进行比较，从而检查在补偿数据CD中是否发生错误。此时，第二错误纠正码CS21、CS22、CS23可以是分别与写入于第三存储器206的补偿数据CD1、CD2、CD3有关的校验和(Check Sum)。
此后，当判断为在写入于缓冲器(例：206a、206b、206c)的补偿数据(例：CD1、CD2、CD3)中发生了错误时，在下一个帧F的前沿时段FPP中，显示驱动集成电路200(或者，第二存储器202)可以从第一存储器400重新加载(Re-Loading)补偿数据CD。如通过图2上述的那样，可以是，当判断为在写入于一个缓冲器(例：206a、206b、206c)的补偿数据(例：CD1、CD2、CD3)中发生了错误时，错误检查部209将数据重写信号RWS提供于时序控制部205，接收数据重写信号RWS的时序控制部205从第一存储器400重新加载(Re-Loading)补偿数据CD，或者使显示装置1000(参照图2)休眠/唤醒(Sleep In/Out)。
此时，写入于一个缓冲器(例：206a、206b、206c)的补偿数据(例：CD1、CD2、CD3)的大小可以设定为针对写入于一个缓冲器(例：206a、206b、206c)的补偿数据(例：CD1、CD2、CD3)算出第二错误纠正码(例：CS21、CS22、CS23)所需的时间小于除了前沿时段FPP之外的一个帧F时段。例如，可以是，当显示装置1000(参照图2)以60Hz驱动时，一个帧F的时间为16.7ms，前沿时段FPP设定为1ms。因此，写入于一个缓冲器(例：206a、206b、206c)的补偿数据(例：CD1、CD2、CD3)的大小可以设定为可以在15.7ms期间算出第二错误纠正码(例：CS21、CS22、CS23)。
图5是用于说明根据另一实施例的错误检查部的工作的框图。
图5所示的实施例对应于主机100的控制信号而非周期性以及选择性地执行错误检查工作，在这一方面与针对预设定的周期以及全部缓冲器206a、206b、206c执行错误检查工作的图3所示的实施例存在区别。以下，省略重复的说明，以主机100为中心进行说明。
参照图5，根据一实施例的主机100可以向显示驱动集成电路200提供使得执行针对写入于缓冲器206a、206b、206c的补偿数据CD1、CD2、CD3中的至少一个的错误检查的错误检查信号EDS。在图5中示出了错误检查信号EDS提供于显示驱动集成电路200，但是也可以是，错误检查信号EDS提供于时序控制部205，时序控制部205向错误检查部209提供使得执行错误检查工作的信号。
例如，主机100可以将使得仅针对写入于第一缓冲器206a的补偿数据CD1执行错误检查的错误检查信号EDS提供于显示驱动集成电路200。当在补偿部204(参照图2)中利用的补偿数据CD的大小大时，可以按照缓冲器206a、206b、206c划分第二错误纠正码CS21、CS22、CS23而施行错误检查工作。另外，当识别到针对特定补偿技术的错误时，通过仅对写入针对相应补偿技术的补偿数据CD的缓冲器(例：206a、206b、206c)施行错误检查工作，可以期待迅速的错误纠正效果。
根据本发明的另一实施例，主机100可以在特定事件发生时向显示驱动集成电路200提供使得执行针对写入于缓冲器206a、206b、206c的补偿数据CD1、CD2、CD3中的至少一个的错误检查的错误检查信号EDS。此时，特定事件可以意指发生静电放电的概率高的应用运行的情况。
例如，显示装置1000(参照图2)可以包括相机模组。相机模组的工作前后可能发生静电放电，由此，可能在写入于第二存储器202及/或第三存储器206的补偿数据CD中发生错误。主机100在相机应用运行的情况下可以向显示驱动集成电路200提供使得执行针对写入于缓冲器206a、206b、206c的补偿数据CD1、CD2、CD3中的至少一个的错误检查的错误检查信号EDS。可以期待在特定事件发生时能够即刻针对写入于缓冲器206a、206b、206c的补偿数据CD1、CD2、CD3的错误检查以及纠正的效果。
图6是用于说明根据一实施例的错误检查方法的流程图。
参照图1至图6，首先，第一存储器400可以利用第一运算部401，按照要分别存储于第一缓冲器206a、第二缓冲器206b以及第三缓冲器206c的补偿数据CD1、CD2、CD3算出第一错误纠正码CS11、CS12、CS13并存储第一错误纠正码CS11、CS12、CS13(S10)。此时，第一错误纠正码CS11、CS12、CS13可以是分别与写入于第一存储器400的补偿数据CD1、CD2、CD3有关的校验和(Check Sum)。
接下来，可以从主机100向显示驱动集成电路200提供外部施行命令(S20)。外部施行命令可以如通过图3以及图4上述的那样，指示错误检查部209以预设定的周期检查在存储于第三存储器206的全部补偿数据CD中是否发生错误。即，外部施行命令可以是使得按照预设定的顺序使能(Enable)错误检查工作的信号。
另外，外部施行命令可以如通过图5上述的那样，指示针对写入于缓冲器206a、206b、206c的补偿数据CD1、CD2、CD3中的至少一个的错误检查，或者指示在特定事件发生时在显示驱动集成电路200中进行针对写入于缓冲器206a、206b、206c的补偿数据CD1、CD2、CD3中的至少一个的错误检查。
接下来，可以判断是针对包括在第三存储器206中的缓冲器206a、206b、206c整体检查错误发生与否，还是针对缓冲器206a、206b、206c中的一部分检查错误发生与否(S30)。根据一实施例，显示驱动集成电路200(或者，时序控制部205)可以对应于在S20步骤中的主机100的外部施行命令而判断针对缓冲器206a、206b、206c整体或一部分的错误发生与否。
接下来，当确定为判断针对缓冲器206a、206b、206c整体的错误发生与否时，可以运算针对第i个缓冲器的第二错误纠正码CS2(S40)。此时，i可以是从1至N的自然数。如通过图3以及图4说明的那样，根据一实施例的错误检查部209可以在一个前沿时段FPP期间，利用第二运算部209b针对写入于一个缓冲器(例：206a、206b、206c)的补偿数据(例：CD1、CD2、CD3)算出第二错误纠正码CS21、CS22、CS23。根据另一实施例，错误检查部209可以在一个帧F期间，利用第二运算部209b针对写入于一个缓冲器(例：206a、206b、206c)的补偿数据(例：CD1、CD2、CD3)算出第二错误纠正码CS21、CS22、CS23。此时，第二错误纠正码CS21、CS22、CS23可以是分别与写入于第三存储器206的补偿数据CD1、CD2、CD3有关的校验和(CheckSum)。
接下来，可以判断第一错误纠正码CS1与第二错误纠正码CS2是否一致(S50)。错误检查部209可以利用比较部209a比较通过第一运算部401已算出的第一错误纠正码CS1和第二错误纠正码CS2，从而检查在补偿数据CD中是否发生错误。
接下来，当第一错误纠正码CS1与第二错误纠正码CS2一致时，可以判断第i个缓冲器是否为第N个缓冲器(S60)。即，错误检查部209可以判断第i个缓冲器是否为包括在第三存储器206中的最后一个缓冲器206c。在图3以及图5示出的实施例中，N为3。
接下来，当第i个缓冲器不是包括在第三存储器206中的最后一个缓冲器206c时，可以待机至下一周期为止(S70)。例如，如图3以及图5所示，当第三存储器206包括三个缓冲器206a、206b、206c时，在第一帧中针对第一缓冲器206a执行错误检查工作后，可以将针对第一缓冲器206a的错误检查工作待机至下一个第二帧为止。
接下来，可以针对第i+1个缓冲器反复执行步骤S40、步骤S50、步骤S60以及步骤S70(S80)。
另一方面，在步骤S30中，当确定为判断针对缓冲器206a、206b、206c的一部分的错误发生与否时，可以运算针对缓冲器206a、206b、206c中选择的缓冲器的第二错误纠正码CS2(S41)。如通过图5说明的那样，根据一实施例的主机100可以向显示驱动集成电路200提供使得执行针对写入于缓冲器206a、206b、206c的补偿数据CD1、CD2、CD3中的至少一个的错误检查的错误检查信号EDS。根据另一实施例，主机100可以在特定事件发生时向显示驱动集成电路200提供使得执行针对写入于缓冲器206a、206b、206c的补偿数据CD1、CD2、CD3中的至少一个的错误检查的错误检查信号EDS。此时，特定事件可以意指发生静电放电的概率高的应用运行的情况。
接下来，可以判断第一错误纠正码CS1与第二错误纠正码CS2是否一致(S50)。步骤S51为与步骤S50实质上相同的构成，因此省略重复的说明。
接下来，在步骤S50以及步骤S51中，当第一错误纠正码CS1与第二错误纠正码CS2不一致时，可以从第一存储器400重新加载(Re-Loading)补偿数据CD(S61)。如通过图2上述的那样，可以是，错误检查部209比较第一错误纠正码CS1与第二错误纠正码，当第一错误纠正码CS1与第二错误纠正码不同时，向时序控制部205提供数据重写信号RWS。
从错误检查部209接收数据重写信号RWS的时序控制部205可以从第一存储器400重新加载(Re-Loading)补偿数据CD，或者使显示装置1000休眠/唤醒(Sleep In/Out)。此时，休眠/唤醒意指使显示驱动集成电路200关闭后开启，主机100保持开启状态。当显示驱动集成电路200关闭后开启时，可以从第一存储器400重新加载(Re-Loading)补偿数据CD。即，当休眠/唤醒(Sleep In/Out)显示装置1000时，可以从第一存储器400向第二存储器202以及第三存储器206重新加载(Re-Loading)补偿数据CD。
接下来，在步骤S51中当第一错误纠正码CS1与第二错误纠正码CS2一致时，并在步骤S60中当第i个缓冲器为第N个缓冲器时以及在步骤S61中当补偿数据CD重新加载(Re-Loading)至第三存储器206时，可以判断是将错误检查工作以预设定的周期(M帧(Mframe)，M是正整数)反复的施行还是通过主机100的一时性施行(S71)。当是通过主机100的一时性施行时，显示驱动集成电路200(或者，错误检查部209)可以结束错误检查工作。
接下来，在步骤S71中，当确定为是将错误检查工作以预设定的周期(M帧，M是正整数)反复施行时，可以判断是否从主机100接收了结束信号(S90)。即，即使在确定为是将错误检查工作以预设定的周期(M帧，M是正整数)反复施行的情况下，当通过主机100接收不需要更多的错误检查工作的信号时，也可以结束错误检查工作。
接下来，在S90步骤中，在从主机100没有接收到结束信号的情况下，当当前帧在预设定的周期(M帧)内时，可以将错误检查工作待机至预设定的周期(M帧)为止(S100)。在经过预设定的周期(M帧)时，错误检查部209可以从步骤S30反复之后的步骤。可以是，参照上述的表1，预设定的周期(M帧)为5帧，参照上述的表2，预设定的周期(M帧)为10帧。
如此，通过将在算出最终提供于显示面板300的输出图像数据DATA2时利用的写入于第三存储器206的补偿数据CD与存储于配置在显示驱动集成电路200的外部的第一存储器400的补偿数据CD进行比较，在错误发生时进行修复，从而可以提升显示装置1000的显示品质。
以上，参照本发明的实施例进行了说明，但是本技术领域的熟练的技术人员可以理解在不脱离所附的权利要求书中记载的本发明的构思以及领域的范围内可以对本发明进行各种修改以及变更。

Claims (20)

1.一种显示装置，其中，包括：
主机，提供输入图像数据；
显示驱动集成电路，包括：补偿部，基于补偿数据将所述输入图像数据转换为输出图像数据；以及
第一存储器，存储所述补偿数据，
所述显示驱动集成电路包括：
第二存储器，在通电时从所述第一存储器加载所述补偿数据；
第三存储器，包括在所述补偿部中，并从所述第二存储器加载所述补偿数据；以及
错误检查部，将针对存储于所述第一存储器的所述补偿数据的第一错误纠正码与针对存储于所述第三存储器的所述补偿数据的第二错误纠正码进行比较，从而检查所述补偿数据的错误发生与否。
2.根据权利要求1所述的显示装置，其中，
所述错误检查部以预设定的周期将所述第一错误纠正码与所述第二错误纠正码进行比较。
3.根据权利要求2所述的显示装置，其中，
所述第一错误纠正码为存储于所述第一存储器的所述补偿数据的第一校验和，所述第二错误纠正码为存储于所述第三存储器的所述补偿数据的第二校验和。
4.根据权利要求3所述的显示装置，其中，
当所述第一校验和与所述第二校验和不一致时，所述错误检查部提供使得从所述第一存储器向所述第二存储器重新加载所述补偿数据的数据重写信号。
5.根据权利要求1所述的显示装置，其中，
当从所述主机接收错误检查信号时，所述错误检查部将所述第一错误纠正码与所述第二错误纠正码进行比较。
6.根据权利要求5所述的显示装置，其中，
当感测在所述显示驱动集成电路中发生静电放电时，所述主机提供所述错误检查信号。
7.根据权利要求1所述的显示装置，其中，
所述显示驱动集成电路以帧单位将所述输出图像数据提供于显示面板。
8.根据权利要求7所述的显示装置，其中，
所述帧包括不提供所述输出图像数据的边沿时段。
9.根据权利要求8所述的显示装置，其中，
所述第三存储器包括：至少一个缓冲器，存储加载于所述第三存储器的所述补偿数据。
10.根据权利要求9所述的显示装置，其中，
存储于所述缓冲器的所述补偿数据的大小设定为将算出针对存储于所述缓冲器的所述补偿数据的第二错误纠正码的时间与从所述第一存储器重新加载所述补偿数据所需的时间进行加和的时间小于所述边沿时段。
11.根据权利要求10所述的显示装置，其中，
所述错误检查部在一个所述边沿时段内将所述第一错误纠正码与所述第二错误纠正码的比较以及所述补偿数据的重新加载全部执行。
12.根据权利要求9所述的显示装置，其中，
存储于所述缓冲器的所述补偿数据的大小设定为算出针对存储于所述缓冲器的所述补偿数据的第二错误纠正码的时间小于除了所述边沿时段之外的所述帧的时段。
13.根据权利要求12所述的显示装置，其中，
所述错误检查部在第一帧时段内将所述第一错误纠正码与所述第二错误纠正码进行比较，在包括在所述第一帧的下一帧中的边沿时段内执行所述补偿数据的重新加载。
14.根据权利要求9所述的显示装置，其中，
所述第一存储器对应于存储于所述缓冲器的所述补偿数据的大小而算出所述第一错误纠正码。
15.根据权利要求1所述的显示装置，其中，
所述第一存储器为非挥发性存储器装置，所述第二存储器以及所述第三存储器为挥发性存储器装置。
16.一种数据错误检查方法，为针对显示装置的数据错误检查方法，
所述显示装置包括：主机，提供输入图像数据；显示驱动集成电路，包括：补偿部，基于补偿数据将所述输入图像数据转换为输出图像数据；显示面板，以帧单位从所述显示驱动集成电路接收所述输出图像数据；以及第一存储器，存储所述补偿数据，其中，
所述数据错误检查方法包括：
在通电时从所述第一存储器将所述补偿数据加载于第二存储器的步骤；
从所述第二存储器将所述补偿数据加载于包括在所述补偿部中的第三存储器的步骤；以及
将针对存储于所述第一存储器的所述补偿数据的第一错误纠正码与针对存储于所述第三存储器的所述补偿数据的第二错误纠正码进行比较，从而检查所述补偿数据的错误发生与否的步骤。
17.根据权利要求16所述的数据错误检查方法，其中，
检查所述补偿数据的错误发生与否的步骤包括：以预设定的周期将所述第一错误纠正码与所述第二错误纠正码进行比较的步骤。
18.根据权利要求17所述的数据错误检查方法，其中，
所述数据错误检查方法还包括：
当所述第一错误纠正码与所述第二错误纠正码不一致时，从所述第一存储器向所述第二存储器重新加载所述补偿数据的步骤。
19.根据权利要求16所述的数据错误检查方法，其中，
所述帧包括不提供所述输出图像数据的边沿时段。
20.根据权利要求19所述的数据错误检查方法，其中，
所述第三存储器包括：至少一个缓冲器，存储加载于所述第三存储器的所述补偿数据，
存储于所述缓冲器的所述补偿数据的大小设定为将算出针对存储于所述缓冲器的所述补偿数据的第二错误纠正码的时间与从所述第一存储器重新加载所述补偿数据所需的时间进行加和的时间小于所述边沿时段，或者
设定为算出针对存储于所述缓冲器的所述补偿数据的第二错误纠正码的时间小于除了所述边沿时段之外的所述帧的时段。
CN202211016977.3A 2021-11-02 2022-08-22 数据错误检查方法以及包括其的显示装置 Pending CN116072065A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210148848A KR20230064043A (ko) 2021-11-02 2021-11-02 데이터 에러 검출 방법 및 이를 포함하는 표시 장치
KR10-2021-0148848 2021-11-02

Publications (1)

Publication Number Publication Date
CN116072065A true CN116072065A (zh) 2023-05-05

Family

ID=86145370

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211016977.3A Pending CN116072065A (zh) 2021-11-02 2022-08-22 数据错误检查方法以及包括其的显示装置

Country Status (3)

Country Link
US (1) US11816006B2 (zh)
KR (1) KR20230064043A (zh)
CN (1) CN116072065A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116609642B (zh) * 2023-07-18 2023-09-19 上海孤波科技有限公司 芯片测试误差的补偿方法、装置、电子设备及存储介质

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9235466B2 (en) 2012-07-03 2016-01-12 Samsung Electronics Co., Ltd. Memory devices with selective error correction code
KR102083498B1 (ko) 2012-07-03 2020-04-14 삼성전자 주식회사 선택적 ｅｃｃ 동작을 수행하는 메모리 장치
KR102447016B1 (ko) * 2017-11-01 2022-09-27 삼성디스플레이 주식회사 디스플레이 구동 집적 회로, 디스플레이 시스템, 및 디스플레이 구동 집적 회로의 구동 방법
CN107680554B (zh) 2017-11-22 2020-04-28 深圳市华星光电技术有限公司 显示装置驱动系统及方法
KR20190095765A (ko) * 2018-02-07 2019-08-16 엘지전자 주식회사 디스플레이 장치
KR102616361B1 (ko) * 2018-12-11 2023-12-26 엘지디스플레이 주식회사 마이크로 디스플레이 장치 및 구동 방법
CN109994086B (zh) 2019-04-02 2021-06-01 深圳市浩升视讯有限公司 场序驱动液晶显示电路及其显示装置

Also Published As

Publication number Publication date
KR20230064043A (ko) 2023-05-10
US20230135139A1 (en) 2023-05-04
US11816006B2 (en) 2023-11-14

Similar Documents

Publication Publication Date Title
CN107799049B (zh) 显示装置
CN106531045B (zh) 时序控制器及包含该时序控制器的显示装置
US11250757B2 (en) Display device
CN108766350B (zh) 补偿数据传输方法及显示面板
CN112419973A (zh) 数据补偿电路、显示装置和电子装置
US7961169B2 (en) Display device having a timing controller
CN116072065A (zh) 数据错误检查方法以及包括其的显示装置
US11676680B2 (en) SRAM dynamic failure handling system using CRC and method for the same
KR102161535B1 (ko) 표시 장치 및 이의 구동 방법
US9852018B2 (en) Method of detecting an error of a multi-time programmable operation, and organic light emitting display device employing the same
US7825680B2 (en) Componet supplied with an analog value
US11862097B2 (en) Display device and method of performing an over-current protecting operation thereof
US11803212B2 (en) Foldable display device and driving method thereof
US20230110937A1 (en) Organic light-emitting diode display device performing a sensing operation, and method of sensing degradation of an organic light-emitting diode display device
KR102660588B1 (ko) 표시 장치 및 이의 구동 방법
CN115909961A (zh) 显示装置以及处理和应用该显示装置的补偿数据的方法
KR101906310B1 (ko) 액정표시장치용 타이밍 콘트롤러 및 이의 구동방법
US10796616B2 (en) Inspection system, method of multi-time programming in the same and display device
CN112053652A (zh) 时序控制器装置及数据读写方法
CN218826155U (zh) 一种基于eeprom的amoled显示配置电路
US11908423B2 (en) Display device and method of driving the same
KR20230083999A (ko) 디스플레이 구동 회로 및 이의 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication