KR20230064043A - 데이터 에러 검출 방법 및 이를 포함하는 표시 장치 - Google Patents

데이터 에러 검출 방법 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20230064043A
KR20230064043A KR1020210148848A KR20210148848A KR20230064043A KR 20230064043 A KR20230064043 A KR 20230064043A KR 1020210148848 A KR1020210148848 A KR 1020210148848A KR 20210148848 A KR20210148848 A KR 20210148848A KR 20230064043 A KR20230064043 A KR 20230064043A
Authority
KR
South Korea
Prior art keywords
memory
compensation data
correction code
error correction
error
Prior art date
Application number
KR1020210148848A
Other languages
English (en)
Inventor
김상국
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210148848A priority Critical patent/KR20230064043A/ko
Priority to US17/740,225 priority patent/US11816006B2/en
Priority to CN202211016977.3A priority patent/CN116072065A/zh
Publication of KR20230064043A publication Critical patent/KR20230064043A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N17/00—Diagnosis, testing or measuring for television systems or their details
    • H04N17/02—Diagnosis, testing or measuring for television systems or their details for colour television signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1608—Error detection by comparing the output signals of redundant hardware
    • G06F11/1616—Error detection by comparing the output signals of redundant hardware where the redundant component is an I/O device or an adapter therefor
    • G06F11/162—Displays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0772—Means for error signaling, e.g. using interrupts, exception flags, dedicated error registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1044—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/32—Monitoring with visual or acoustical indication of the functioning of the machine
    • G06F11/324—Display of status information
    • G06F11/327—Alarm or error message display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/907—Television signal recording using static stores, e.g. storage tubes or semiconductor memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • G11B2020/1859—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information wherein a trellis is used for decoding the error correcting code

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Multimedia (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • General Health & Medical Sciences (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명의 일 실시예에 따른 표시 장치는, 입력 영상 데이터를 제공하는 호스트, 입력 영상 데이터를 보상 데이터에 기초하여 출력 영상 데이터로 변환하는 보상부를 포함하는 디스플레이 구동 집적 회로, 및 보상 데이터를 저장하는 제1 메모리를 포함한다. 디스플레이 구동 집적회로는, 파워-온 시 제1 메모리로부터 보상 데이터를 로딩하는 제2 메모리, 보상부에 포함되고, 제2 메모리로부터 보상 데이터를 로딩하는 제3 메모리, 및 제1 메모리에 저장된 보상 데이터에 대한 제1 에러 정정 코드 및 제3 메모리에 저장된 보상 데이터에 대한 제2 에러 정정 코드를 비교하여, 보상 데이터의 에러 발생 여부를 검출하는 에러 검출부를 포함한다.

Description

데이터 에러 검출 방법 및 이를 포함하는 표시 장치{DATA ERROR DETECTION METHOD AND DISPLAY DEVICE INCLUDING SAME}
본 발명은 데이터 에러 검출 방법 및 이를 포함하는 표시 장치에 관한 것이다.
컴퓨터, 태블릿 PC, 스마트폰 및 웨어러블 전자 장치 등 이미지 표시 기능을 갖는 전자 장치는 표시 장치를 포함할 수 있다.
모바일 장치 등의 전자기기에 포함되는 디스플레이 패널의 해상도가 증가함에 따라서 전송 데이터의 양이 급격하게 증가하고 있다. 고해상도 영상을 지원하기 위해 미피(MIPI, mobile industry processor interface)와 같은 직렬 인터페이스가 이용되고 있다. 고해상도의 영상 데이터(또는, 입력 영상 데이터) 보상을 위한 연구 또한 진행 중이다. 영상 데이터 보상을 위한 보상 구동은 표시 장치에 포함된 디스플레이 구동 집적 회로(display driver integrated chip; DDI)에서 수행될 수 있다.
표시 장치는 보상 구동에 필요한 영상 데이터의 보상 데이터를 외부의 플래시 메모리에 저장할 수 있다. 디스플레이 구동 집적 회로는 파워-온 시 플래시 메모리로부터 영상 데이터의 보상 데이터를 로딩하여 내부 메모리(또는, 제2 메모리)에 기입할 수 있다. 내부 메모리에 기입된 보상 데이터는 로직부에 의해 버퍼(또는, 제3 메모리)로 주기적으로 기입될 수 있다.
한편, 영상 데이터의 보상 데이터는 외부의 플래시 메모리로부터 버퍼로 기입되는 과정에서, 정전기 방전(Electro-Static Discharge; ESD) 에 의한 노이즈로 인해 에러가 발생될 수 있다.
본 발명의 일 목적은, 영상 데이터의 보상 데이터에 에러가 발생했는지 여부를 판단하고, 에러 발생 시 이를 복구할 수 있는 표시 장치를 제공하는 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는, 입력 영상 데이터를 제공하는 호스트, 상기 입력 영상 데이터를 보상 데이터에 기초하여 출력 영상 데이터로 변환하는 보상부를 포함하는 디스플레이 구동 집적 회로, 및 상기 보상 데이터를 저장하는 제1 메모리를 포함한다.
상기 디스플레이 구동 집적회로는, 파워-온 시 상기 제1 메모리로부터 상기 보상 데이터를 로딩하는 제2 메모리, 상기 보상부에 포함되고, 상기 제2 메모리로부터 상기 보상 데이터를 로딩하는 제3 메모리, 및 상기 제1 메모리에 저장된 상기 보상 데이터에 대한 제1 에러 정정 코드 및 상기 제3 메모리에 저장된 상기 보상 데이터에 대한 제2 에러 정정 코드를 비교하여, 상기 보상 데이터의 에러 발생 여부를 검출하는 에러 검출부를 포함한다.
상기 에러 검출부는, 기 설정된 주기로 상기 제1 에러 정정 코드 및 상기 제2 에러 정정 코드를 비교할 수 있다.
상기 제1 에러 정정 코드는 상기 제1 메모리에 저장된 상기 보상 데이터의 제1 체크섬이고, 상기 제2 에러 정정 코드는 상기 제3 메모리에 저장된 상기 보상 데이터의 제2 체크섬일 수 있다.
상기 에러 검출부는, 상기 제1 체크섬과 상기 제2 체크섬이 불일치하는 경우, 상기 제1 메모리로부터 상기 제2 메모리로 상기 보상 데이터를 리-로딩하도록 하는 데이터 재기입 신호를 제공할 수 있다.
상기 에러 검출부는, 상기 호스트로부터 에러 검출 신호를 수신하는 경우, 상기 제1 에러 정정 코드 및 상기 제2 에러 정정 코드를 비교할 수 있다.
상기 호스트는, 상기 구동 집적회로에 정전기 방전 발생을 감지하는 경우, 상기 에러 검출 신호를 제공할 수 있다.
상기 디스플레이 구동 집적 회로는, 프레임 단위로 상기 출력 영상 데이터를 디스플레이 패널에 제공할 수 있다.
상기 프레임은 상기 출력 영상 데이터가 제공되지 않는 포치 기간을 포함할 수 있다.
상기 제3 메모리는, 상기 제3 메모리에 로딩된 상기 보상 데이터를 저장하는 적어도 하나의 버퍼를 포함할 수 있다.
상기 버퍼에 저장되는 상기 보상 데이터의 크기는, 상기 버퍼에 저장되는 상기 보상 데이터에 대한 제2 에러 정정 코드를 산출하는 시간 및 상기 제1 메모리로부터 상기 보상 데이터를 리-로딩하는데 소요되는 시간을 합한 시간이 상기 포치 기간보다 작도록 설정될 수 있다.
상기 에러 검출부는, 하나의 포치 기간 내, 상기 제1 에러 정정 코드와 상기 제2 에러 정정 코드의 비교, 및 상기 보상 데이터의 리-로딩을 모두 수행할 수 있다.
상기 버퍼에 저장되는 상기 보상 데이터의 크기는, 상기 버퍼에 저장되는 상기 보상 데이터에 대한 제2 에러 정정 코드를 산출하는 시간이 상기 포치 기간을 제외한 상기 프레임 기간보다 작도록 설정될 수 있다.
상기 에러 검출부는, 제1 프레임 기간 내 상기 제1 에러 정정 코드와 상기 제2 에러 정정 코드를 비교하고, 상기 제1 프레임의 다음 프레임에 포함된 포치 기간 내, 상기 보상 데이터의 리-로딩을 수행할 수 있다.
상기 제1 메모리는, 상기 버퍼에 저장되는 상기 보상 데이터의 크기에 대응하여 상기 제1 에러 정정 코드를 산출할 수 있다.
상기 제1 메모리는, 비휘발성 메모리 장치이고, 상기 제2 메모리 및 상기 제3 메모리는 휘발성 메모리 장치일 수 있다.
상기 과제를 해결하기 위한 일 실시예에 따른 데이터 에러 검출 방법은, 입력 영상 데이터를 제공하는 호스트, 상기 입력 영상 데이터를 보상 데이터에 기초하여 출력 영상 데이터로 변환하는 보상부를 포함하는 디스플레이 구동 집적 회로, 프레임 단위로 상기 디스플레이 구동 집적 회로로부터 상기 출력 영상 데이터를 수신하는 디스플레이 패널, 및 상기 보상 데이터를 저장하는 제1 메모리를 포함하는 표시 장치에 있어서, 파워-온 시 상기 제1 메모리로부터 상기 보상 데이터를 제2 메모리에 로딩하는 단계, 상기 제2 메모리로부터 상기 보상 데이터를 상기 보상부에 포함된 제3 메모리에 로딩하는 단계, 및 상기 제1 메모리에 저장된 상기 보상 데이터에 대한 제1 에러 정정 코드 및 상기 제3 메모리에 저장된 상기 보상 데이터에 대한 제2 에러 정정 코드를 비교하여, 상기 보상 데이터의 에러 발생 여부를 검출하는 단계를 포함한다.
상기 보상 데이터의 에러 발생 여부를 검출하는 단계는, 기 설정된 주기로 상기 제1 에러 정정 코드 및 상기 제2 에러 정정 코드를 비교하는 단계를 포함할 수 있다.
상기 제1 에러 정정 코드와 상기 제2 에러 정정 코드가 불일치하는 경우, 상기 제1 메모리로부터 상기 제2 메모리로 상기 보상 데이터를 리-로딩하는 단계를 포함할 수 있다.
상기 프레임은 상기 출력 영상 데이터가 제공되지 않는 포치 기간을 포함할 수 있다.
상기 제3 메모리는, 상기 제3 메모리에 로딩된 상기 보상 데이터를 저장하는 적어도 하나의 버퍼를 포함하고, 상기 버퍼에 저장되는 상기 보상 데이터의 크기는, 상기 버퍼에 저장되는 상기 보상 데이터에 대한 제2 에러 정정 코드를 산출하는 시간 및 상기 제1 메모리로부터 상기 보상 데이터를 리-로딩하는데 소요되는 시간을 합한 시간이 상기 포치 기간보다 작도록 설정되거나, 상기 버퍼에 저장되는 상기 보상 데이터에 대한 제2 에러 정정 코드를 산출하는 시간이 상기 포치 기간을 제외한 상기 프레임 기간보다 작도록 설정될 수 있다.
본 발명의 일 실시예에 따른 표시 장치는, 플래시 메모리 및 버퍼에 저장된 영상 데이터의 보상 데이터를 에러 정정 코드(Error correcting code; ECC)를 이용하여 비교함으로써, 영상 데이터의 보상 데이터에 에러가 발생되었는지 여부를 판단하고, 에러 발생 시 이를 복구할 수 있다.
도 1은 본 발명에 따른 표시 장치의 구성을 개략적으로 나타낸 블록도이다.
도 2는 본 발명에 따른 표시 장치의 구성을 보다 상세히 나타낸 블록도이다.
도 3은 일 실시예에 따른 에러 검출부의 동작을 설명하기 위한 블록도이다.
도 4는 일 실시예에 따른 에러 검출부의 동작 시기를 설명하기 위한 도면이다.
도 5는 다른 실시예에 따른 에러 검출부의 동작을 설명하기 위한 블록도이다.
도 6은 일 실시예에 따른 에러 검출 방법을 설명하기 위한 순서도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 이하의 설명에서 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 전기적으로 연결되어 있는 경우도 포함한다. 또한, 도면에서 본 발명과 관계없는 부분은 본 발명의 설명을 명확하게 하기 위하여 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다.
도 1은 본 발명에 따른 표시 장치의 구성을 개략적으로 나타낸 블록도이다. 도 2는 본 발명에 따른 표시 장치의 구성을 보다 상세히 나타낸 블록도이다.
도 1 및 도 2를 참조하면, 본 발명에 따른 표시 장치(1000)는 호스트(100), 디스플레이 구동 집적 회로(200), 디스플레이 패널(300), 및 제1 메모리(400)를 포함할 수 있다.
호스트(100)는 디스플레이 구동 집적 회로(200)의 동작을 제어하도록 마련될 수 있다. 일 실시 예에서, 호스트(100)는 집적 회로, 시스템 온 칩(system on chip(SoC)), 애플리케이션 프로세서(Application Processor; AP), 또는 모바일 AP로 구현될 수 있다. 호스트(100)는 프로세서(101) 및 MIPI 송신부(102)를 포함할 수 있다.
프로세서(101)는 MIPI 송신부(102)의 동작을 제어할 수 있다. 프로세서(101)는 MIPI 송신부(102)를 통해 디스플레이 구동 집적 회로(200)에 전송될 입력 영상 데이터(DATA1)를 처리하고, 처리된 입력 영상 데이터(DATA1)에 대한 디스플레이 구동 집적 회로(200)로의 전송을 제어할 수 있다.
MIPI 송신부(102)는 MIPI 규격에 따라 호스트(100)로부터 디스플레이 구동 집적 회로(200)로 데이터를 전송하기 위해 마련되는 단자를 의미할 수 있다. MIPI 송신부(102)는 프로세서(101)에 의해 처리된 입력 영상 데이터(DATA1)를 디스플레이 구동 집적 회로(200)로 전송할 수 있다.
MIPI 송신부(102)는 하나의 클록 레인 모듈(clock lane module)과 하나 또는 그 이상의 데이터 레인 모듈들(data lane modules)을 포함할 수 있다. 본 발명에서는 호스트(100)가 MIPI 송신부(102)를 포함하는 예를 설명하지만, 호스트(100)는 MIPI 규격 이외에 MDDI(Mobile Display Digital Interface), 디스플레이 포트(display port), 임베디드 디스플레이 포트(Embedded DisplayPort) 등과 같은 다양한 규격을 이용하는 송신부를 포함할 수 있다.
호스트(100)와 디스플레이 구동 집적 회로(200)는 인터페이스(110)를 통해 서로 통신할 수 있다. 본 발명의 다양한 실시 예에서, 인터페이스(110)는 호스트(100)의 MIPI 송신단(102)과 디스플레이 구동 집적 회로(200)의 MIPI 수신단(201)을 연결하는 MIPI 인터페이스로서, 하나의 클록 레인과 하나 또는 그 이상의 데이터 레인들을 포함할 수 있다. 클록 레인(clock lane)은, 동작 모드(예: 저전력 모드 및 고속 모드)에 따라, 서로 다른 주파수와 스윙 레벨(swing level)을 갖는 클록 신호(CLK)를 디스플레이 구동 집적 회로(200)로 전송할 수 있다. 각 데이터 레인(data lane)은 상기 동작 모드에 따라 서로 다른 주파수와 스윙 레벨을 갖는 입력 영상 데이터(DATA1)를 디스플레이 구동 집적 회로(200)로 전송할 수 있다.
디스플레이 구동 집적 회로(200)는 인터페이스(110)를 통하여 호스트(110)로부터 수신되는 입력 영상 데이터(DATA1)를 처리하고, 처리한 결과에 대응하는 영상을 디스플레이 패널(300)에 출력하도록 제어할 수 있다.
본 발명의 일 실시예에 따른 디스플레이 구동 집적 회로(200)는 MIPI 수신부(201), 제2 메모리(202), 로직부(203), 보상부(204), 타이밍 제어부(205), 스캔 구동부(207), 데이터 구동부(208), 및 에러 검출부(209)를 포함할 수 있다.
MIPI 수신부(201)는 인터페이스(110)를 통해 호스트(100)로부터 클록 신호(CLK)와 입력 영상 데이터(DATA1)를 수신할 수 있다. MIPI 수신부(201)는 하나의 클록 레인 모듈과, 하나 또는 그 이상의 데이터 레인 모듈들을 포함한다.
제2 메모리(202)는 제1 메모리(400)에 연결될 수 있다. 제1 메모리(400) 및 제2 메모리(202) 각각은 입력 영상 데이터(DATA1)의 보상 데이터(CD)를 저장할 수 있다.
예를 들어, 제1 메모리(400)는 EPROM(Erasable Programmable Read-Only Memory), EEPROM(Electrically Erasable Programmable ReadOnly Memory), 플래시 메모리(Flash Memory), PRAM(Phase Change Random Access Memory), RRAM(Resistance Random Access Memory), NFGM(Nano Floating Gate Memory), PoRAM(Polymer Random Access Memory), MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory) 등과 같은 비휘발성 메모리 장치로 구현되고, 제2 메모리(202)는 DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory) 등과 같은 휘발성 메모리 장치로 구현될 수 있다.
표시 장치(1000)가 파워-온되는 경우, 제2 메모리(202)는 제1 메모리(400)에 저장된 입력 영상 데이터(DATA1)의 보상 데이터(CD)를 로딩할 수 있다. 제1 메모리(400) 내 보상 데이터(CD)는 주기적으로, 또는 표시 장치(1000)가 파워-오프되기 전에, 제2 메모리(202) 내 입력 보상 데이터(CD)에 기초하여 갱신될 수 있다.
제2 메모리(202) 내 보상 데이터(CD)는 로직부(203)의 제어에 의해 보상부(204)의 제3 메모리(206)로 전송될 수 있다. 보상부(204)는 제3 메모리(206)를 포함할 수 있다. 예를 들어, 제3 메모리(206)는 SRAM(Static Random Access Memory)과 같은 휘발성 메모리 장치로 구현될 수 있다. 제3 메모리(206)는 메모리 인터페이스를 통해 제2 메모리(202)에 연결될 수 있다.
보상부(204)는 입력 영상 데이터(DATA1)에 보상 데이터(CD)를 반영하여 출력 영상 데이터(DATA2)를 산출할 수 있다. 실시예들에서, 보상부(204)는 광학 보상 기술, 열화 보상 기술, 휘도 저감 기술 중 적어도 하나를 이용하여 입력 영상 데이터(DATA1)에 대한 보상 데이터(CD)를 산출하고, 보상 데이터(CD)를 이용하여 입력 영상 데이터(DATA1)을 보상함으로써, 출력 영상 데이터(DATA2)를 생성할 수 있다.
여기서, 광학 보상 기술(예를 들어, almost short range uniformity; ARSU)은 표시 장치(1000)(또는, 디스플레이 패널(300))의 제조 과정 중에 휘도 측정 장치를 통해 표시 장치(1000)의 휘도를 측정하고, 표시 장치(1000)의 휘도 편차에 기초하여 표시 장치(1000)의 영역별로(또는, 화소별로) 휘도 편차를 위한 보상 데이터(CD)를 설정 및 저장하며, 기 저장된 보상 데이터(CD)를 이용하여 전압값을 보상할 수 있다. 이 경우, 보상 데이터(CD)는 표시 장치(1000)의 영역별로 계조값 및 휘도와의 관계를 나타내는 게인 및 오프셋을 포함하고, 룩업 테이블 형태로 제3 메모리(206)에 저장될 수 있다.
열화 보상 기술(예를 들어, image sticking compensation; ISC)은 화소별로 구동 시간(및 계조값)을 누적하여 스트레스 데이터(또는, 스트레스 프로파일, 누적 데이터)을 생성하고, 기 설정된 수명 곡선 및 스트레스 데이터에 기초하여 보상 데이터(CD)를 산출하며, 산출된 보상 데이터(CD)에 기초하여 전압값을 보상할 수 있다. 여기서, 기 설정된 수명 곡선은 시간 경과에 따른 화소의 열화 정도를 나타내며, 보상 데이터(CD)는 스트레스 데이터와 함께 별도의 룩업 테이블 형태로 제3 메모리(206)에 저장될 수 있다.
휘도 저감 기술(예를 들어, logo fader; LF)은 디스플레이 패널(300) 중 열화가 가속화되는 조건을 가지는 특정 영역(예를 들어, 로고에 대응하는 영역)을 검출하고, 검출된 영역에 대응하는 전압값을 기 설정된 비율 또는 기 설정된 값만큼 감소시킬 수 있다. 이와 달리, 휘도 저감 기술은 디스플레이 패널(300)을 중앙 영역과 이를 에워싸는 외곽 영역으로 구분하고, 외곽 영역에 대응하는 전압값을 감소시킬 수도 있다. 이 경우, 보상 데이터(CD)는 표시 장치(1000)의 검출된 특정 영역에 대응하는 전압값의 게인 및 오프셋을 포함하고, 룩업 테이블 형태로 제3 메모리(206)에 저장될 수 있다.
즉, 보상부(204)는 광학 보상 기술, 열화 보상 기술, 휘도 저감 기술 등과 같은 다양한 디지털 보상 기술을 이용하여, 입력 영상 데이터(DATA1)를 보상하여 출력 영상 데이터(DATA2)를 산출할 수 있다.
타이밍 제어부(205)는 보상부(204)로부터 출력 영상 데이터(DATA2)를 수신하여 디스플레이 패널(300)(또는, 데이터 구동부(208))에 전송할 수 있다. 또한, 타이밍 제어부(205)는 MIPI 수신부(201)(또는, 호스트(100))로부터 클록 신호(CLK)를 수신할 수 있다. 클록 신호(CLK)에 기초하여 스캔 제어 신호(SCS) 및 데이터 제어 신호(DCS)를 생성할 수 있다.
스캔 구동부(207)는 스캔 제어 신호(SCS)에 기초하여 스캔 신호를 생성하고, 스캔 신호를 스캔선들(SL1 내지 SLn)에 순차적으로 제공할 수 있다. 여기서, 스캔 제어 신호(SCS)는 개시 신호, 클록 신호들 등을 포함하고, 타이밍 제어부(205)로부터 제공될 수 있다. 예를 들어, 스캔 구동부(207)는 클록 신호들을 이용하여 펄스 형태의 개시 신호에 대응하는 펄스 형태의 스캔 신호를 순차적으로 생성 및 출력하는 시프트 레지스터(shift register)를 포함할 수 있다.
데이터 구동부(208)는 타이밍 제어부(205)로부터 제공되는 출력 영상 데이터(DATA2) 및 데이터 제어 신호(DCS)에 기초하여 데이터 신호들을 생성하고, 데이터 신호들을 디스플레이 패널(300)(또는, 화소(PX))에 제공할 수 있다. 여기서, 데이터 제어 신호(DCS)는 데이터 구동부(208)의 동작을 제어하는 신호이며, 유효 데이터 신호의 출력을 지시하는 로드 신호(또는, 데이터 인에이블 신호) 등을 포함할 수 있다.
디스플레이 패널(300)은 스캔선들(SL1 내지 SLn, 단, n은 양의 정수), 데이터선들(DL1 내지 DLm, 단, m은 양의 정수), 및 화소(PX)를 포함할 수 있다. 화소(PX)는 스캔선들(SL1 내지 SLn) 및 데이터선들(DL1 내지 DLm)에 의해 구획된 영역(예를 들어, 화소 영역)에 제공될 수 있다.
화소(PX)는 스캔선들(SL1 내지 SLn) 중 하나 및 데이터선들(DL1 내지 DLm) 중 하나에 연결될 수 있다. 예를 들어, 제1 스캔선(SL1) 및 제1 데이터선(DL1)이 교차하는 영역에 제공된 화소(PX)는, 제1 스캔선(SL1) 및 제1 데이터선(DL1)에 연결될 수 있다.
화소(PX)는 발광 소자 및 적어도 하나의 트랜지스터를 포함하고, 적어도 하나의 트랜지스터는 스캔선을 통해 제공되는 스캔 신호에 응답하여, 데이터선을 통해 제공되는 데이터 신호에 대응하는 전류(또는, 전류량)를 발광 소자에 전달하고, 발광 소자는 전류에 대응하는 휘도(즉, 데이터 신호에 대응하는 휘도)로 발광할 수 있다. 여기서, 발광 소자는 유기 발광 다이오드를 포함할 수 있다.
한편, 표시 장치(1000)는 정전기 방전(Electro-Static Discharge; ESD)에 의한 노이즈로 인해, 제1 메모리(400), 제2 메모리(202), 및 제3 메모리(206)에 기입된 보상 데이터(CD)에 에러가 발생할 수 있다. 예를 들어, 로직부(203)가 정전기 방전에 의한 노이즈에 영향을 받는 경우, 오 동작을 일으켜 제2 메모리(202)에 기입되는 보상 데이터(CD)에 에러가 발생할 수 있다. 또한, 제2 메모리(202) 자체가 정전기 방전에 의한 노이즈에 영향을 받는 경우, 제2 메모리(202)에 기입되는 보상 데이터(CD)에 에러가 발생할 수 있다. 또한, 제2 메모리(202)로부터 제3 메모리(206)로 데이터 전송 시 정전기 방전에 의한 노이즈에 영향을 받는 경우, 제3 메모리(206)에 기입되는 보상 데이터(CD)에 에러가 발생할 수 있다. 이와 같이, 정전기 방전에 의한 노이즈에 영향으로 인해 보상 데이터(CD)에 에러가 발생되는 경우, 본래 표시하고자 하는 영상과 상이한 영상이 시청자에 의해 시인되는 문제가 발생할 수 있다.
이를 개선하기 위해, 에러 검출부(209)는 제1 메모리(400) 및 제3 메모리(206) 각각에 기입된 보상 데이터(CD)가 상이한지 여부를 확인할 수 있다. 이 때, 제3 메모리(206)에 기입된 보상 데이터(CD)에 기초하여, 보상부(204)가 출력 영상 데이터(DATA2)를 최종적으로 산출하므로, 제1 메모리(400) 및 제2 메모리(202) 각각에 기입된 보상 데이터(CD)가 상이한지 여부를 확인하는 것보다 실익이 있다.
에러 검출부(209)는 제1 메모리(400)로부터 보상 데이터(CD)의 제1 에러 정정 코드(CS1)를 수신할 수 있다. 또한, 에러 검출부(209)는 제3 메모리(206)로부터 보상 데이터(CD)를 수신하고, 수신된 보상 데이터를 이용하여 제2 에러 정정 코드를 산출할 수 있다. 일 실시예에 따르면, 제1 에러 정정 코드(CS1) 및 제2 에러 정정 코드 각각은 제1 메모리(400)에 저장된 보상 데이터(CD)의 체크섬(Check Sum) 값 및 제3 메모리(206)에 저장된 보상 데이터(CD)의 체크섬 값일 수 있다. 이 때, 체크섬(Check Sum)은 중복 검사의 한 형태로, 에러 정정을 통해, 메모리 내에 기입된 데이터의 무결성을 보호하는 방법이다.
에러 검출부(209)는 제1 에러 정정 코드(CS1) 및 제2 에러 정정 코드를 비교하여, 제1 에러 정정 코드(CS1)와 제2 에러 정정 코드가 일치하는 경우, 에러 검출 동작을 종료할 수 있다. 다만 이에 한정되는 것은 아니고, 도 3 내지 도 5를 통해 후술하는 바와 같이, 에러 검출 동작은 기설정된 주기로 반복 수행될 있다. 한편, 에러 검출부(209)는 제1 에러 정정 코드(CS1) 및 제2 에러 정정 코드를 비교하여, 제1 에러 정정 코드(CS1)와 제2 에러 정정 코드가 상이한 경우, 타이밍 제어부(205)로 데이터 재기입 신호(RWS)를 제공할 수 있다.
에러 검출부(209)로부터 데이터 재기입 신호(RWS)를 수신한 타이밍 제어부(205)는 제1 메모리(400)로부터 보상 데이터(CD)를 리-로딩(Re-Loading)하거나, 표시 장치(1000)를 슬립 인/아웃(Sleep In/Out)시킬 수 있다. 이 때, 슬립 인/아웃(Sleep In/Out)은 디스플레이 구동 집적 회로(200)를 턴-오프시켰다가 턴-온시키되, 호스트(100)는 턴-온 상태를 유지하는 것을 의미한다. 디스플레이 구동 집적 회로(200)는 턴-오프 후 턴-온되는 경우, 제1 메모리(400)로부터 보상 데이터(CD)를 리-로딩(Re-Loading)할 수 있다. 즉, 표시 장치(1000)를 슬립 인/아웃(Sleep In/Out)하는 경우, 제1 메모리(400)로부터 제2 메모리(202) 및 제3 메모리(206)로 보상 데이터(CD)를 리-로딩(Re-Loading)할 수 있다.
이하, 도 3 내지 도 5를 통해, 제3 메모리(206)에 기입된 보상 데이터(CD)에 대한 에러 검출 동작에 대한 구체적인 태양을 자세히 후술한다.
도 3은 일 실시예에 따른 에러 검출부의 동작을 설명하기 위한 블록도이다. 도 4는 일 실시예에 따른 에러 검출부의 동작 시기를 설명하기 위한 도면이다.
도 3을 참조하면, 일 실시예에 따른 제1 메모리(400)는 제1 연산부(401)를 포함할 수 있다. 제1 연산부(401)는 후술하는 제1 버퍼(206a), 제2 버퍼(206b), 및 제3 버퍼(206c) 각각에 저장될 보상 데이터들(CD1, CD2, CD3) 별로 제1 에러 정정 코드(CS11, CS12, CS13)를 산출할 수 있다. 이 때, 제1 에러 정정 코드(CS11, CS12, CS13)는 제1 메모리(400)에 기입된 보상 데이터들(CD1, CD2, CD3) 각각에 대한 체크섬(Check Sum)일 수 있다.
디스플레이 구동 집적 회로(200)(또는, 제2 메모리(202))는 표시 장치(1000, 도 2 참조)의 파워-온 또는 슬립 인/아웃 시에 제1 메모리(400)로부터 보상 데이터들(CD1, CD2, CD3)을 로딩할 수 있다.
보상 데이터들(CD1, CD2, CD3)은 로직부(203)에 의해 제2 메모리(202)로부터 제3 메모리(206)로 주기적으로 기입될 수 있다.
제3 메모리(206)는 제1 버퍼(206a), 제2 버퍼(206b), 및 제3 버퍼(206c)를 포함할 수 있다. 일 실시예에 따르면, 제1 내지 제3 버퍼들(206a, 206b, 206c) 각각은, 제2 메모리(202)로부터 전송된 적어도 하나의 수평 라인에 대응하는 보상 데이터들(CD1, CD2, CD3)을 포함할 수 있다. 예를 들어, 디스플레이 패널(300, 도 2 참조)이 3,840*2,160 개의 화소(PX)를 갖는 UHD(Ultra High Definition) 해상도를 갖는 경우, 제1 내지 제3 버퍼들(206a, 206b, 206c) 각각은, 720개의 수평 라인들에 대응하는 보상 데이터들(CD1, CD2, CD3)을 포함할 수 있다. 다만, 도 3에 도시된 제3 메모리(206)에 포함된 버퍼들(예: 206a, 206b, 206c)의 개수는 예시적인 것으로서, 이에 한정되는 것은 아니다. 또한, 제1 메모리(400)의 제1 연산부(401)는 버퍼들(예: 206a, 206b, 206c)의 개수에 대응한 보상 데이터들(예: CD1, CD2, CD3) 별로 제1 에러 정정 코드(예: CS11, CS12, CS13)를 산출할 수 있다.
다른 실시예에 따르면, 제1 내지 제3 버퍼들(206a, 206b, 206c) 각각은, 도 2를 통해 상술한 보상 종류별로 보상 데이터(CD)가 기입될 수 있다. 예를 들어, 제1 버퍼(206a)에는 광학 보상 기술에 대한 보상 데이터(CD1)가 기입되고, 제2 버퍼(206b)에는 열화 보상 기술에 대한 보상 데이터(CD2)가 기입되고, 제3 버퍼(206C)에는 휘도 저감 기술에 대한 보상 데이터(CD3)가 기입될 수 있다. 이와 같이, 제1 내지 제3 버퍼들(206a, 206b, 206c) 각각에 보상 종류별로 보상 데이터(CD1, CD2, CD3)를 기입하는 경우, 특정 보상 기술에 대한 에러 정정이 용이한 효과가 있다.
도 4를 참조하면, 하나의 프레임(F)은 프레임(F)이 시작되는 시점에 프론트 포치 기간(FPP)을 포함할 수 있다. 도시 하지 않았으나, 하나의 프레임(F)은 프레임(F)이 종료되는 시점에 백 포치 기간을 더 포함할 수도 있다. 이 때, 프론트 포치 기간(FPP)은 프레임(F)이 시작되는 시점 및 데이터 신호(또는, 출력 영상 데이터(DATA2))의 입력이 시작되는 시점 사이를 의미하고, 백 포치 기간은 데이터 신호(또는, 출력 영상 데이터(DATA2)) 입력이 종결되는 시점 및 프레임(F)이 종결되는 시점의 사이를 의미할 수 있다. 프론트 포치 기간(FPP) 및 백 포치 기간에서 출력 영상 데이터(DATA2, 도 2 참조)는 디스플레이 패널(300)(또는, 화소(PX))에 제공되지 않을 수 있다.
도 3 및 도 4를 참조하면, 에러 검출부(209)는 기 설정된 주기로 제3 메모리(206)에 저장된 모든 보상 데이터(CD)에 에러가 발생했는지 여부를 검출할 수 있다. 이 때, 기 설정된 주기는 복수의 프레임(F) 단위로 설정될 수 있다. 예를 들어, 기 설정된 주기는 5 프레임(F)을 단위로 하거나, 10 프레임(F)을 단위로 할 수도 있다. 다만 기 설정된 주기는 이에 한정되는 것은 아니고, 표시 장치(1000)의 사용자가 디스플레이 패널(300, 도 2 참조)에 표시되는 영상의 결점을 인지하지 못하도록 다양하게 설정될 수 있다.
일 실시예에 따르면, 에러 검출부(209)는 하나의 프론트 포치 기간(FPP) 동안, 제2 연산부(209b)를 이용하여 하나의 버퍼(예: 206a, 206b, 206c)에 기입된 보상 데이터(예: CD1, CD2, CD3)에 대해 제2 에러 정정 코드(CS21, CS22, CS23)를 산출하고, 비교부(209a)를 이용하여 제1 연산부(401)에 의해 기 산출된 제1 에러 정정 코드(CS1)와 비교하여, 보상 데이터(CD)에 에러가 발생했는지 여부를 검출할 수 있다. 이 때, 제2 에러 정정 코드(CS21, CS22, CS23)는 제3 메모리(206)에 기입된 보상 데이터들(CD1, CD2, CD3) 각각에 대한 체크섬(Check Sum)일 수 있다. 이후, 하나의 버퍼(예: 206a, 206b, 206c)에 기입된 보상 데이터(예: CD1, CD2, CD3)에 에러가 발생된 것으로 판단 시, 동일 프레임(F)의 프론트 포치 기간(FPP)에서 디스플레이 구동 집적 회로(200)(또는, 제2 메모리(202))는 제1 메모리(400)로부터 보상 데이터(CD)를 리-로딩(Re-Loading)할 수 있다. 도 2를 통해 상술한 바와 같이, 하나의 버퍼(예: 206a, 206b, 206c)에 기입된 보상 데이터(예: CD1, CD2, CD3)에 에러가 발생된 것으로 판단 시 에러 검출부(209)는 타이밍 제어부(205)에 데이터 재기입 신호(RWS)를 제공하고, 이를 수신한 타이밍 제어부(205)는 제1 메모리(400)로부터 보상 데이터(CD)를 리-로딩(Re-Loading)하거나, 표시 장치(1000)를 슬립 인/아웃(Sleep In/Out)시킬 수 있다.
한편, 하나의 버퍼(예: 206a, 206b, 206c)에 기입되는 보상 데이터(예: CD1, CD2, CD3)의 크기는, 하나의 버퍼(예: 206a, 206b, 206c)에 기입된 보상 데이터(예: CD1, CD2, CD3)에 대해 제2 에러 정정 코드(예: CS21, CS22, CS23)를 산출하는데 소요되는 시간 및 에러 발생 시 제1 메모리(400)로부터 보상 데이터(CD)를 리-로딩(Re-Loading)하는데 소용되는 시간을 합한 시간이 하나의 프론트 포치 기간(FPP)보다 작도록 설정될 수 있다. 예를 들어, 표시 장치(1000, 도 2 참조)가 60Hz로 구동되는 경우, 하나의 프레임(F)의 시간은 16.7ms이고, 프론트 포치 기간(FFP)은 1ms로 설정될 수 있다. 따라서, 하나의 버퍼(예: 206a, 206b, 206c)에 기입되는 보상 데이터(예: CD1, CD2, CD3)의 크기는, 1ms 동안 제2 에러 정정 코드(예: CS21, CS22, CS23)를 산출하고, 에러 발생 시 제1 메모리(400)로부터 보상 데이터(CD)를 리-로딩(Re-Loading)할 수 있도록 설정될 수 있다.
아래 표 1을 참조하면, 5 프레임을 주기로 보상 데이터(CD)의 에러를 검출하는 경우, 에러 검출부(209)는, 첫 번째 프레임(1F)의 프론트 포치 기간(FPP) 동안 제1 버퍼(206a)에 기입된 보상 데이터(CD1)에 대해 에러 발생 여부를 검출하고, 두 번째 프레임(2F)의 프론트 포치 기간(FPP) 동안 제2 버퍼(206b)에 기입된 보상 데이터(CD2)에 대해 에러 발생 여부를 검출하고, 세 번째 프레임(3F)의 프론트 포치 기간(FPP) 동안 제3 버퍼(206c)에 기입된 보상 데이터(CD3)에 대해 에러 발생 여부를 검출할 수 있다.
이후, 에러 검출부(209)는 네 번째 프레임(4F) 및 다섯 번째 프레임(F5)에서는 보상 데이터(CD)에 에러 발생했는지 여부를 검출하지 않을 수 있다. 다음 여섯 번째 프레임(6F)부터 10번째 프레임(10F) 동안 상기 과정을 반복할 수 있다. 마찬가지로 이후 5 프레임을 주기로 상기 과정을 반복할 수 있다. 이 때, 각각의 프레임에서 보상 데이터(CD)에 에러가 검출되는 경우, 해당 프레임의 포치 기간에서 곧바로 제1 메모리(400)로부터 보상 데이터(CD)의 리-로딩(Re-Loading)이 수행될 수 있다.
프레임 1F 2F 3F 4F 5F F 7F 8F 9F 10F ...
에러
검출		 CD1 CD2 CD3 x x CD1 CD2 CD3 X X ...
또 다른 예로서, 아래 표 2에 도시된 바와 같이, 10 프레임을 주기로 보상 데이터(CD)의 에러를 검출하는 경우, 에러 검출부(209)는, 첫 번째 프레임(1F)의 프론트 포치 기간(FPP) 동안 제1 버퍼(206a)에 기입된 보상 데이터(CD1)에 대해 에러 발생 여부를 검출하고, 두 번째 프레임(2F)의 프론트 포치 기간(FPP) 동안 제2 버퍼(206b)에 기입된 보상 데이터(CD2)에 대해 에러 발생 여부를 검출하고, 세 번째 프레임(3F)의 프론트 포치 기간(FPP) 동안 제3 버퍼(206c)에 기입된 보상 데이터(CD3)에 대해 에러 발생 여부를 검출할 수 있다.
이후, 에러 검출부(209)는 네 번째 프레임(4F) 부터 열 번째 프레임(F10)에서는 보상 데이터(CD)에 에러 발생했는지 여부를 검출하지 않을 수 있다. 마찬가지로 이후 10 프레임을 주기로 상기 과정을 반복할 수 있다. 이 때, 각각의 프레임에서 보상 데이터(CD)에 에러가 검출되는 경우, 해당 프레임의 포치 기간에서 곧바로 제1 메모리(400)로부터 보상 데이터(CD)의 리-로딩(Re-Loading)이 수행될 수 있다.
프레임 1F 2F 3F 4F 5F 6F 7F 8F 9F 10F ...
에러
검출		 CD1 CD2 CD3 X X X X X X X ...
이와 같이, 기 설정된 주기로 제3 메모리(206)에 저장된 보상 데이터(CD)에 에러가 발생했는지 여부를 검출하는 경우, 연속적으로 에러를 검출하는 경우에 비해 소비 전력이 저감될 수 있다.
본 발명의 다른 실시예에 따르면, 에러 검출부(209)는, 프론트 포치 기간(FPP)을 제외한 하나의 프레임(F) 동안, 제2 연산부(209b)를 이용하여 하나의 버퍼(예: 206a, 206b, 206c)에 기입된 보상 데이터(예: CD1, CD2, CD3)에 대해 제2 에러 정정 코드(예: CS21, CS22, CS23)를 산출하고, 비교부(209a)를 이용하여 제1 연산부(401)에 의해 기 산출된 제1 에러 정정 코드(CS1)와 비교하여, 보상 데이터(CD)에 에러가 발생했는지 여부를 검출할 수 있다. 이 때, 제2 에러 정정 코드(CS21, CS22, CS23)는 제3 메모리(206)에 기입된 보상 데이터들(CD1, CD2, CD3) 각각에 대한 체크섬(Check Sum)일 수 있다.
이후, 버퍼들(예: 206a, 206b, 206c)에 기입된 보상 데이터(예: CD1, CD2, CD3)에서 에러가 발생된 것으로 판단 시, 다음 프레임(F)의 프론트 포치 기간(FPP)에서 디스플레이 구동 집적 회로(200)(또는, 제2 메모리(202))는 제1 메모리(400)로부터 보상 데이터(CD)를 리-로딩(Re-Loading)할 수 있다. 도 2를 통해 상술한 바와 같이, 하나의 버퍼(예: 206a, 206b, 206c)에 기입된 보상 데이터(예: CD1, CD2, CD3)에 에러가 발생된 것으로 판단 시 에러 검출부(209)는 타이밍 제어부(205)에 데이터 재기입 신호(RWS)를 제공하고, 이를 수신한 타이밍 제어부(205)는 제1 메모리(400)로부터 보상 데이터(CD)를 리-로딩(Re-Loading)하거나, 표시 장치(1000)를 슬립 인/아웃(Sleep In/Out)시킬 수 있다.
이 때, 하나의 버퍼(예: 206a, 206b, 206c)에 기입되는 보상 데이터(예: CD1, CD2, CD3)의 크기는, 하나의 버퍼(예: 206a, 206b, 206c)에 기입된 보상 데이터(예: CD1, CD2, CD3)에 대해 제2 에러 정정 코드(예: CS21, CS22, CS23)를 산출하는데 소요되는 시간이 프론트 포치 기간(FPP)을 제외한 하나의 프레임(F) 기간보다 작도록 설정될 수 있다. 예를 들어, 표시 장치(1000, 도 2 참조)가 60Hz로 구동되는 경우, 하나의 프레임(F)의 시간은 16.7ms이고, 프론트 포치 기간(FFP)은 1ms로 설정될 수 있다.. 따라서, 하나의 버퍼(예: 206a, 206b, 206c)에 기입되는 보상 데이터(예: CD1, CD2, CD3)의 크기는, 15.7ms 동안 제2 에러 정정 코드(예: CS21, CS22, CS23)를 산출할 수 있도록 설정될 수 있다.
도 5는 다른 실시예에 따른 에러 검출부의 동작을 설명하기 위한 블록도이다.
도 5에 도시된 실시예는 호스트(100)의 제어 신호에 대응하여 비주기적 및 선택적으로 에러 검출 동작을 수행한다는 점에서, 기 설정된 주기 및 모든 버퍼들(206a, 206b,206c)에 대해 에러 검출 동작을 수행하는 도 3에 도시된 실시예와 차이점이 있다. 이하, 중복되는 설명은 생략하고, 호스트(100)를 중심으로 설명한다.
도 5를 참조하면 일 실시예에 따른 호스트(100)는 디스플레이 구동 집적 회로(200)에 버퍼들(206a, 206b, 206c)에 기입된 보상 데이터들 중(CD1, CD2, CD3) 적어도 하나에 대한 에러 검출을 수행하라는 에러 검출 신호(EDS)를 제공할 수 있다. 도 5에서는 에러 검출 신호(EDS)가 디스플레이 구동 집적 회로(200)에 제공되는 것으로 도시하였으나, 에러 검출 신호(EDS)는 타이밍 제어부(205)에 제공되고, 타이밍 제어부(205)는 에러 검출부(209)에 에러 검출 동작을 수행하라는 신호를 제공할 수도 있다.
예를 들어, 호스트(100)는 제1 버퍼(206a)에 기입된 보상 데이터(CD1)에 대해서만 에러 검출을 수행하라는 에러 검출 신호(EDS)를 디스플레이 구동 집적 회로(200)에 제공할 수 있다. 보상부(204, 도 2 참조)에서 이용되는 보상 데이터(CD)의 크기가 큰 경우, 버퍼(206a, 206b, 206c)별로 제2 에러 정정 코드(CS21, CS22, CS23)를 나누어서 에러 검출 동작을 시행할 수 있다. 또한, 특정 보상 기술에 대한 에러가 인지되는 경우, 해당 보상 기술에 대한 보상 데이터(CD)가 기입된 버퍼(예: 206a, 206b, 206c)만 에러 검출 동작을 시행함으로써, 신속한 에러 정정 효과를 기대할 수 있다.
본 발명의 다른 실시예에 따르면, 호스트(100)는 특정 이벤트 발생 시 디스플레이 구동 집적 회로(200)에 버퍼들(206a, 206b, 206c)에 기입된 보상 데이터들 중(CD1, CD2, CD3) 적어도 하나에 대한 에러 검출을 수행하라는 에러 검출 신호(EDS)를 제공할 수 있다. 이 때, 특정 이벤트는 정전기 방전이 발생될 확률이 높은 어플리케이션이 실행된 경우를 의미할 수 있다.
예를 들어, 표시 장치(1000, 도 2 참조)는 카메라 모듈을 포함할 수 있다. 카메라 모듈의 동작 전후로 정전기 방전이 발생될 수 있고, 이로 인해, 제2 메모리(202) 및/또는 제3 메모리(206)에 기입된 보상 데이터(CD)에 에러가 발생할 수 있다. 호스트(1000)는 카메라 어플리케이션이 실행된 경우, 디스플레이 구동 집적 회로(200)에 버퍼들(206a, 206b, 206c)에 기입된 보상 데이터들 중(CD1, CD2, CD3) 적어도 하나에 대한 에러 검출을 수행하라는 에러 검출 신호(EDS)를 제공할 수 있다. 특정 이벤트 발생 시 즉각적으로 버퍼들(206a, 206b, 206c)에 기입된 보상 데이터들(CD1, CD2, CD3)에 대한 에러 검출 및 정정이 가능한 효과를 기대할 수 있다.
도 6은 일 실시예에 따른 에러 검출 방법을 설명하기 위한 순서도이다.
도 1 내지 도 6을 참조하면, 우선, 제1 메모리(400)는 제1 연산부(401)를 이용하여, 제1 버퍼(206a), 제2 버퍼(206b), 및 제3 버퍼(206c) 각각에 저장될 보상 데이터들(CD1, CD2, CD3) 별로 제1 에러 정정 코드(CS11, CS12, CS13)를 산출하고 이를 저장할 수 있다(S10). 이 때, 제1 에러 정정 코드(CS11, CS12, CS13)는 제1 메모리(400)에 기입된 보상 데이터들(CD1, CD2, CD3) 각각에 대한 체크섬(Check Sum)일 수 있다.
다음으로, 호스트(100)로부터 외부 시행 명령이 디스플레이 구동 집적 회로(200)에 제공될 수 있다(S20). 외부 시행 명령은 도 3 및 도 4를 통해 상술한 바와 같이, 에러 검출부(209)가 기 설정된 주기로 제3 메모리(206)에 저장된 모든 보상 데이터(CD)에 에러가 발생했는지 여부를 검출할 것을 지시하는 것일 수 있다. 즉, 외부 시행 명령은 기설정된 시퀀스대로 에러 검출 동작을 인에이블하라는 신호일 수 있다.
또한, 외부 시행 명령은 도 5를 통해 상술한 바와 같이, 버퍼들(206a, 206b, 206c)에 기입된 보상 데이터들 중(CD1, CD2, CD3) 적어도 하나에 대한 에러 검출할 것을 지시하거나, 특정 이벤트 발생 시 디스플레이 구동 집적 회로(200)에 버퍼들(206a, 206b, 206c)에 기입된 보상 데이터들 중(CD1, CD2, CD3) 적어도 하나에 대한 에러 검출 할것을 지시하는 것일 수 있다.
다음으로, 제3 메모리(206)에 포함된 버퍼들(206a, 206b, 206c) 전체에 대해 에러 발생 여부를 검출하거나, 버퍼들(206a, 206b, 206c) 중 일부에 대해 에러 발생 여부를 검출할지 여부를 판단할 수 있다(S30). 일 실시예에 따르면, 디스플레이 구동 집적 회로(200)(또는, 타이밍 제어부(205))는 S20 단계에서의 호스트(100)의 외부 시행 명령에 대응하여 버퍼들(206a, 206b, 206c) 전체 또는 일부에 대한 에러 발생 여부를 판단할 수 있다.
다음으로, 버퍼들(206a, 206b, 206c) 전체에 대한 에러 발생 여부를 판단하는 것으로 결정된 경우, i번째 버퍼에 대한 제2 에러 정정 코드(CS2)를 연산할 수 있다(S40). 이 때, i는 1 부터 N까지의 자연수일 수 있다. 도 3 및 도 4를 통해 설명한 바와 같이, 일 실시예에 따른 에러 검출부(209)는, 하나의 프론트 포치 기간(FPP) 동안, 제2 연산부(209b)를 이용하여 하나의 버퍼(예: 206a, 206b, 206c)에 기입된 보상 데이터(예: CD1, CD2, CD3)에 대해 제2 에러 정정 코드(CS21, CS22, CS23)를 산출할 수 있다. 다른 실시예에 따르면, 에러 검출부(209)는, 하나의 프레임(F) 동안, 제2 연산부(209b)를 이용하여 하나의 버퍼(예: 206a, 206b, 206c)에 기입된 보상 데이터(예: CD1, CD2, CD3)에 대해 제2 에러 정정 코드(예: CS21, CS22, CS23)를 산출할 수 있다. 이 때, 제2 에러 정정 코드(CS21, CS22, CS23)는 제3 메모리(206)에 기입된 보상 데이터들(CD1, CD2, CD3) 각각에 대한 체크섬(Check Sum)일 수 있다.
다음으로, 제1 에러 정정 코드(CS1) 및 제2 에러 정정 코드(CS2)가 일치하는지 여부를 판단할 수 있다(S50). 에러 검출부(209)는 비교부(209a)를 이용하여 제1 연산부(401)에 의해 기 산출된 제1 에러 정정 코드(CS1)와 제2 에러 정정 코드(CS2)를 비교하여, 보상 데이터(CD)에 에러가 발생했는지 여부를 검출할 수 있다.
다음으로, 제1 에러 정정 코드(CS1) 및 제2 에러 정정 코드(CS2)가 일치하는 경우, i번째 버퍼가 N번째 버퍼인지 판단할 수 있다(S60). 즉, 에러 검출부(209)는 i번째 버퍼가 제3 메모리(206)에 포함된 마지막 버퍼(206c)인지 여부를 판단할 수 있다. 도 3 및 도 5에 도시된 실시예에서, N은 3이다.
다음으로, i번째 버퍼가 제3 메모리(206)에 포함된 마지막 버퍼(206c)가 아닌 경우, 다음 주기 까지 대기할 수 있다(S70). 예를 들어, 도 3 및 도 5에 도시된 바와 같이, 제3 메모리(206)가 3개의 버퍼들(206a, 206b, 206c)을 포함하는 경우에, 1 프레임에 제1 버퍼(206a)에 대해 에러 검출 동작을 수행한 후, 제2 버퍼(206a)에 대한 에러 검출 동작을 다음 제2 프레임까지 대기할 수 있다.
다음으로, i+1번째 버퍼에 대해 S40, S50, S60, 및 S70 단계를 반복 수행할 수 있다(S80).
한편, S30 단계에서, 버퍼들(206a, 206b, 206c) 일부에 대한 에러 발생 여부를 판단하는 것으로 결정된 경우, 버퍼들(206a, 206b, 206c) 중 선택된 버퍼에 대한 제2 에러 정정 코드(CS2)를 연산할 수 있다(S41). 도 5를 통해 설명한 바와 같이, 일 실시예에 따른 호스트(100)는 디스플레이 구동 집적 회로(200)에 버퍼들(206a, 206b, 206c)에 기입된 보상 데이터들 중(CD1, CD2, CD3) 적어도 하나에 대한 에러 검출을 수행하라는 에러 검출 신호(EDS)를 제공할 수 있다. 다른 실시예에 따르면, 호스트(100)는 특정 이벤트 발생 시 디스플레이 구동 집적 회로(200)에 버퍼들(206a, 206b, 206c)에 기입된 보상 데이터들 중(CD1, CD2, CD3) 적어도 하나에 대한 에러 검출을 수행하라는 에러 검출 신호(EDS)를 제공할 수 있다. 이 때, 특정 이벤트는 정전기 방전이 발생될 확률이 높은 어플리케이션이 실행된 경우를 의미할 수 있다.
다음으로, 제1 에러 정정 코드(CS1) 및 제2 에러 정정 코드(CS2)가 일치하는지 여부를 판단할 수 있다(S51). S51 단계는 S50과 실질적으로 동일한 구성이므로 중복되는 설명은 생략한다.
다음으로, S50 및 S51 단계에서, 제1 에러 정정 코드(CS1) 및 제2 에러 정정 코드(CS2)가 불일치하는 경우, 제1 메모리(400)로부터 보상 데이터(CD)를 리-로딩(Re-Loading)할 수 있다(S61). 도 2를 통해 상술한 바와 같이, 에러 검출부(209)는 제1 에러 정정 코드(CS1) 및 제2 에러 정정 코드를 비교하여, 제1 에러 정정 코드(CS1)와 제2 에러 정정 코드가 상이한 경우, 타이밍 제어부(205)로 데이터 재기입 신호(RWS)를 제공할 수 있다.
에러 검출부(209)로부터 데이터 재기입 신호(RWS)를 수신한 타이밍 제어부(205)는 제1 메모리(400)로부터 보상 데이터(CD)를 리-로딩(Re-Loading)하거나, 표시 장치(1000)를 슬립 인/아웃(Sleep In/Out)시킬 수 있다. 이 때, 슬립 인/아웃(Sleep In/Out)은 디스플레이 구동 집적 회로(200)를 턴-오프시켰다가 턴-온시키되, 호스트(100)는 턴-온 상태를 유지하는 것을 의미한다. 디스플레이 구동 집적 회로(200)는 턴-오프 후 턴-온되는 경우, 제1 메모리(400)로부터 보상 데이터(CD)를 리-로딩(Re-Loading)할 수 있다. 즉, 표시 장치(1000)를 슬립 인/아웃(Sleep In/Out)하는 경우, 제1 메모리(400)로부터 제2 메모리(202) 및 제3 메모리(206)로 보상 데이터(CD)를 리-로딩(Re-Loading)할 수 있다.
다음으로, S51 단계에서 제1 에러 정정 코드(CS1) 및 제2 에러 정정 코드(CS2)가 일치하는 경우, S60 단계에서 i번째 버퍼가 N번째 버퍼인 경우, 및 S61 단계에서 제3 메모리(206)로 보상 데이터(CD)가 리-로딩(Re-Loading)된 경우, 에러 검출 동작을 기 설정된 주기(M frame, M은 자연수)로 반복되는 시행인지 또는 호스트(100)에 의한 일시적 시행인지 여부를 판단할 수 있다(S71). 호스트(100)에 의한 일시적 시행인 경우, 디스플레이 구동 집적 회로(200)(또는, 에러 검출부(209))는 에러 검출 동작을 종료할 수 있다.
다음으로, S71 단계에서, 에러 검출 동작을 기 설정된 주기(M frame, M은 자연수)로 반복 시행하는 것으로 결정된 경우, 호스트(100)로부터 종료 신호를 수신했는지 여부를 판단할 수 있다(S90). 즉, 에러 검출 동작을 기 설정된 주기(M frame, M은 자연수)로 반복 시행하는 것으로 결정된 경우라도, 호스트(100)에 의해 더 이상의 에러 검출 동작이 불필요하다는 신호를 수신한 경우, 에러 검출 동작은 종료될 수 있다.
다음으로, S90 단계에서, 호스트(100)로부터 종료 신호를 수신하지 않은 경우에 있어서, 현재 프레임이 기설정된 주기(M frame)에 내인 경우 기설정된 주기(M frame)까지 에러 검출 동작을 대기할 수 있다(S100). 기설정된 주기(M frame)를 경과 시, 에러 검출부(209)는 S30 단계부터 이후 단계들을 반복할 수 있다. 상술한 표 1을 참조하면, 기설정된 주기(M frame)는 5 프레임이고, 상술한 표 2를 참조하면, 기설정된 주기(M frame)는 10 프레임일 수 있다.
이와 같이, 디스플레이 패널(300)에 최종적으로 제공되는 출력 영상 데이터(DATA2)를 산출하는데 이용되는 제3 메모리(206)에 기입된 보상 데이터(CD)를 디스플레이 구동 집적 회로(200)의 외부에 배치된 제1 메모리(400)에 저장된 보상 데이터(CD)와 비교하여, 에러 발생 시 복구함으로써, 표시 장치(1000)의 표시 품질을 향상시킬 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
1000: 표시 장치 100: 호스트
200: 디스플레이 구동 집적 회로 300: 디스플레이 패널
400: 제1 메모리 202: 제2 메모리
203: 로직부 204: 보상부
205: 타이밍 제어부 206: 제3 메모리
206a, 206b, 206c: 제1 내지 제3 버퍼들
207: 스캔 구동부 208: 데이터 구동부
209: 에러 검출부

Claims (20)

  1. 입력 영상 데이터를 제공하는 호스트;
    상기 입력 영상 데이터를 보상 데이터에 기초하여 출력 영상 데이터로 변환하는 보상부를 포함하는 디스플레이 구동 집적 회로; 및
    상기 보상 데이터를 저장하는 제1 메모리;를 포함하되,
    상기 디스플레이 구동 집적회로는,
    파워-온 시 상기 제1 메모리로부터 상기 보상 데이터를 로딩하는 제2 메모리;
    상기 보상부에 포함되고, 상기 제2 메모리로부터 상기 보상 데이터를 로딩하는 제3 메모리; 및
    상기 제1 메모리에 저장된 상기 보상 데이터에 대한 제1 에러 정정 코드 및 상기 제3 메모리에 저장된 상기 보상 데이터에 대한 제2 에러 정정 코드를 비교하여, 상기 보상 데이터의 에러 발생 여부를 검출하는 에러 검출부;를 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 에러 검출부는, 기 설정된 주기로 상기 제1 에러 정정 코드 및 상기 제2 에러 정정 코드를 비교하는 표시 장치.
  3. 제2 항에 있어서,
    상기 제1 에러 정정 코드는 상기 제1 메모리에 저장된 상기 보상 데이터의 제1 체크섬이고, 상기 제2 에러 정정 코드는 상기 제3 메모리에 저장된 상기 보상 데이터의 제2 체크섬인 표시 장치.
  4. 제3 항에 있어서,
    상기 에러 검출부는, 상기 제1 체크섬과 상기 제2 체크섬이 불일치하는 경우, 상기 제1 메모리로부터 상기 제2 메모리로 상기 보상 데이터를 리-로딩하도록 하는 데이터 재기입 신호를 제공하는 표시 장치.
  5. 제1 항에 있어서,
    상기 에러 검출부는, 상기 호스트로부터 에러 검출 신호를 수신하는 경우, 상기 제1 에러 정정 코드 및 상기 제2 에러 정정 코드를 비교하는 표시 장치.
  6. 제5 항에 있어서,
    상기 호스트는, 상기 구동 집적회로에 정전기 방전 발생을 감지하는 경우, 상기 에러 검출 신호를 제공하는 표시 장치.
  7. 제1 항에 있어서,
    상기 디스플레이 구동 집적 회로는, 프레임 단위로 상기 출력 영상 데이터를 디스플레이 패널에 제공하는 표시 장치.
  8. 제7 항에 있어서,
    상기 프레임은 상기 출력 영상 데이터가 제공되지 않는 포치 기간을 포함하는 표시 장치.
  9. 제8 항에 있어서,
    상기 제3 메모리는, 상기 제3 메모리에 로딩된 상기 보상 데이터를 저장하는 적어도 하나의 버퍼를 포함하는 표시 장치.
  10. 제9 항에 있어서,
    상기 버퍼에 저장되는 상기 보상 데이터의 크기는, 상기 버퍼에 저장되는 상기 보상 데이터에 대한 제2 에러 정정 코드를 산출하는 시간 및 상기 제1 메모리로부터 상기 보상 데이터를 리-로딩하는데 소요되는 시간을 합한 시간이 상기 포치 기간보다 작도록 설정되는 표시 장치.
  11. 제10 항에 있어서,
    상기 에러 검출부는, 하나의 포치 기간 내, 상기 제1 에러 정정 코드와 상기 제2 에러 정정 코드의 비교, 및 상기 보상 데이터의 리-로딩을 모두 수행하는 표시 장치.
  12. 제9 항에 있어서,
    상기 버퍼에 저장되는 상기 보상 데이터의 크기는, 상기 버퍼에 저장되는 상기 보상 데이터에 대한 제2 에러 정정 코드를 산출하는 시간이 상기 포치 기간을 제외한 상기 프레임 기간보다 작도록 설정되는 표시 장치.
  13. 제12 항에 있어서,
    상기 에러 검출부는, 제1 프레임 기간 내 상기 제1 에러 정정 코드와 상기 제2 에러 정정 코드를 비교하고, 상기 제1 프레임의 다음 프레임에 포함된 포치 기간 내, 상기 보상 데이터의 리-로딩을 수행하는 표시 장치.
  14. 제9 항에 있어서,
    상기 제1 메모리는, 상기 버퍼에 저장되는 상기 보상 데이터의 크기에 대응하여 상기 제1 에러 정정 코드를 산출하는 표시 장치.
  15. 제1 항에 있어서,
    상기 제1 메모리는, 비휘발성 메모리 장치이고, 상기 제2 메모리 및 상기 제3 메모리는 휘발성 메모리 장치인 표시 장치.
  16. 입력 영상 데이터를 제공하는 호스트, 상기 입력 영상 데이터를 보상 데이터에 기초하여 출력 영상 데이터로 변환하는 보상부를 포함하는 디스플레이 구동 집적 회로, 프레임 단위로 상기 디스플레이 구동 집적 회로로부터 상기 출력 영상 데이터를 수신하는 디스플레이 패널, 및 상기 보상 데이터를 저장하는 제1 메모리를 포함하는 표시 장치에 있어서,
    파워-온 시 상기 제1 메모리로부터 상기 보상 데이터를 제2 메모리에 로딩하는 단계;
    상기 제2 메모리로부터 상기 보상 데이터를 상기 보상부에 포함된 제3 메모리에 로딩하는 단계; 및
    상기 제1 메모리에 저장된 상기 보상 데이터에 대한 제1 에러 정정 코드 및 상기 제3 메모리에 저장된 상기 보상 데이터에 대한 제2 에러 정정 코드를 비교하여, 상기 보상 데이터의 에러 발생 여부를 검출하는 단계;를 포함하는 데이터 에러 검출 방법.
  17. 제16 항에 있어서,
    상기 보상 데이터의 에러 발생 여부를 검출하는 단계는, 기 설정된 주기로 상기 제1 에러 정정 코드 및 상기 제2 에러 정정 코드를 비교하는 단계를 포함하는 데이터 에러 검출 방법.
  18. 제17 항에 있어서,
    상기 제1 에러 정정 코드와 상기 제2 에러 정정 코드가 불일치하는 경우, 상기 제1 메모리로부터 상기 제2 메모리로 상기 보상 데이터를 리-로딩하는 단계를 포함하는 데이터 에러 검출 방법.
  19. 제16 항에 있어서,
    상기 프레임은 상기 출력 영상 데이터가 제공되지 않는 포치 기간을 포함하는 데이터 에러 검출 방법.
  20. 제19 항에 있어서,
    상기 제3 메모리는, 상기 제3 메모리에 로딩된 상기 보상 데이터를 저장하는 적어도 하나의 버퍼를 포함하고,
    상기 버퍼에 저장되는 상기 보상 데이터의 크기는,
    상기 버퍼에 저장되는 상기 보상 데이터에 대한 제2 에러 정정 코드를 산출하는 시간 및 상기 제1 메모리로부터 상기 보상 데이터를 리-로딩하는데 소요되는 시간을 합한 시간이 상기 포치 기간보다 작도록 설정되거나,
    상기 버퍼에 저장되는 상기 보상 데이터에 대한 제2 에러 정정 코드를 산출하는 시간이 상기 포치 기간을 제외한 상기 프레임 기간보다 작도록 설정되는 데이터 에러 검출 방법.
KR1020210148848A 2021-11-02 2021-11-02 데이터 에러 검출 방법 및 이를 포함하는 표시 장치 KR20230064043A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210148848A KR20230064043A (ko) 2021-11-02 2021-11-02 데이터 에러 검출 방법 및 이를 포함하는 표시 장치
US17/740,225 US11816006B2 (en) 2021-11-02 2022-05-09 Data error detection method and display device including the same
CN202211016977.3A CN116072065A (zh) 2021-11-02 2022-08-22 数据错误检查方法以及包括其的显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210148848A KR20230064043A (ko) 2021-11-02 2021-11-02 데이터 에러 검출 방법 및 이를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
KR20230064043A true KR20230064043A (ko) 2023-05-10

Family

ID=86145370

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210148848A KR20230064043A (ko) 2021-11-02 2021-11-02 데이터 에러 검출 방법 및 이를 포함하는 표시 장치

Country Status (3)

Country Link
US (1) US11816006B2 (ko)
KR (1) KR20230064043A (ko)
CN (1) CN116072065A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116609642B (zh) * 2023-07-18 2023-09-19 上海孤波科技有限公司 芯片测试误差的补偿方法、装置、电子设备及存储介质

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9235466B2 (en) 2012-07-03 2016-01-12 Samsung Electronics Co., Ltd. Memory devices with selective error correction code
KR102083498B1 (ko) 2012-07-03 2020-04-14 삼성전자 주식회사 선택적 ｅｃｃ 동작을 수행하는 메모리 장치
KR102447016B1 (ko) * 2017-11-01 2022-09-27 삼성디스플레이 주식회사 디스플레이 구동 집적 회로, 디스플레이 시스템, 및 디스플레이 구동 집적 회로의 구동 방법
CN107680554B (zh) 2017-11-22 2020-04-28 深圳市华星光电技术有限公司 显示装置驱动系统及方法
KR20190095765A (ko) * 2018-02-07 2019-08-16 엘지전자 주식회사 디스플레이 장치
KR102616361B1 (ko) * 2018-12-11 2023-12-26 엘지디스플레이 주식회사 마이크로 디스플레이 장치 및 구동 방법
CN109994086B (zh) 2019-04-02 2021-06-01 深圳市浩升视讯有限公司 场序驱动液晶显示电路及其显示装置

Also Published As

Publication number Publication date
US20230135139A1 (en) 2023-05-04
CN116072065A (zh) 2023-05-05
US11816006B2 (en) 2023-11-14

Similar Documents

Publication Publication Date Title
JP2012113284A (ja) ソース駆動回路、ソース駆動回路を含むディスプレー装置、及びディスプレー装置の動作方法
KR102009655B1 (ko) 표시 장치 및 표시 장치에서의 에러 검출 방법
US8547367B2 (en) Method for restoring a timing controller and driving device for performing the method
US20180061299A1 (en) Timing controller and display driving circuit including the same
CN112419973B (zh) 数据补偿电路、显示装置和电子装置
US20140152718A1 (en) Pixel luminance compensating unit, flat panel display device having the same and method of adjusting a luminance curve for respective pixels
KR102227636B1 (ko) 표시 장치용 데이터 저장 장치 및 이의 저장 방법
US11250757B2 (en) Display device
US11676680B2 (en) SRAM dynamic failure handling system using CRC and method for the same
KR20150080214A (ko) 유기 발광 디스플레이 장치와 이의 구동 방법
KR20230064043A (ko) 데이터 에러 검출 방법 및 이를 포함하는 표시 장치
KR102161535B1 (ko) 표시 장치 및 이의 구동 방법
US20080172570A1 (en) Data line repair mechanism and method for a display
KR101994350B1 (ko) 멀티-타임 프로그래머블 동작의 오류 검출 방법 및 이를 채용한 유기 발광 표시 장치
CN115909961A (zh) 显示装置以及处理和应用该显示装置的补偿数据的方法
CN116895232A (zh) 显示装置及显示装置的执行过电流保护操作的方法
KR101906310B1 (ko) 액정표시장치용 타이밍 콘트롤러 및 이의 구동방법
KR20200009168A (ko) 표시 장치 및 이의 구동 방법
KR102613410B1 (ko) 유기 발광 다이오드 표시 장치, 그 타이밍 컨트롤러 및 그 rs 데이터 보정 방법
KR102589012B1 (ko) 유기 발광 표시 장치의 센싱 동작 수행 방법, 및 유기 발광 표시 장치
US20210248939A1 (en) Display apparatus and method of operating the same
US10796616B2 (en) Inspection system, method of multi-time programming in the same and display device
US11922869B2 (en) Display device
CN115731833A (zh) 显示装置、无感测补偿系统及对数据压缩和应用的方法
CN116129812A (zh) 计算机可读存储介质、显示装置及其驱动电路、驱动方法