CN110535472B

CN110535472B - 高速逐次逼近式模数转换器及控制方法

Info

Publication number: CN110535472B
Application number: CN201910645932.4A
Authority: CN
Inventors: 胡伟波; 杨尚争; 冯景彬; 国千崧; 燕翔; 肖知明
Original assignee: Shenzhen Research Institute Of Nankai University; Nankai University
Current assignee: Shenzhen Research Institute Of Nankai University; Nankai University
Priority date: 2019-07-17
Filing date: 2019-07-17
Publication date: 2023-05-02
Anticipated expiration: 2039-07-17
Also published as: CN110535472A

Abstract

本发明提供了一种高速逐次逼近式模数转换器及控制方法，所述的高速逐次逼近式模数转换器的控制方法，于一个转换周期内包括以下步骤，1)采样阶段：采样达到预定时间后，继续采样的同时开始比较器的工作并得到最大有效位；2)量化阶段，结束采样的同时进行最大电容的开关动作以进行次高位的比较，其中，所述的最大电容的开关动作为由接地切换至与Vref连通以调整电荷的再分配。本发明在一个转换周期中，采样时间和转换时间部分重叠，在采样快结束时进行最大有效位的比较，同时，继续进行输入信号的采样，采样结束以后，才开始进行最大电容的开关动作，节省整体的转换时间，提高了模数转换器的速度。

Description

高速逐次逼近式模数转换器及控制方法

技术领域

本发明涉及模数转换技术领域，尤其是涉及一种高速逐次逼近式模数转换器及控制方法。

背景技术

逐次逼近型模数转换器(SAR ADC)作为一种广泛使用的ADC类型，具有非常平衡适中的转换速度和转换精度，同时面积和功耗指标也较为出色，因此在很多领域，特别是在通信芯片领域得到了广泛的应用。

具体来说，一个SAR ADC完成一次模拟信号到数字信号的转换需要经历两个时序阶段，第一个阶段是信号采样阶段，一般需要一个时钟周期T。另一个阶段是信号转换阶段，将采集到的模拟信号逐次转换成数字信号，对于N BIT SAR ADC来说，这一阶段需要N个周期N*T。在采样周期内，信号源对SAR ADC的输入电容进行充电，为保证转换的精度，在采样周期T内信号源需要将电容充电至目标值的某一精度范围内。即模数转换器的转换周期包括采样时间和转换时间。高的采样频率需要较短转换时间。但是，转换器需要较长采样时间来实现高采样精度，需要较长转换时间来实现转换转化精度，这就会在采样时间和转换时间上产生矛盾。

目前的高速逐次逼近式模数转换器的常用技术，包括以下：

每个转换周期进行多次比较技术：即在每次转换的过程中，产生几个有效位数字信号，结构中包括好几个电容阵列。

时间交织技术：可以实现逐次逼近模数转换器速度的大幅度提高，结构控制较复杂。现有的每个转换周期进行多次比较技术缺点很大，结构特别复杂，开关阵列很复杂而且影响整体的速度，对比较器之间的电压偏移有较高的要求，需要消除偏移电压，此外静态功耗也很大。而现有的时间交织技术也存在缺点，设计难度大，功耗大，需要校准等配合电路。如何提高转换效率成为继续解决的问题。

发明内容

有鉴于此，本发明的目的在于提供一种样时间和量化时间部分重叠的高速模数转换器的控制方法，在重叠区间同时进行信号的采样和比较器的工作，得到最大有效位，但并不进行电容开关的动作，在采样结束后，电容开关才开始动作，产生最大有效位的量化误差可以通过电容的冗余校准过来，传统的冗余设置最大有效位的电容必须是电容总值的1/4，本发明中，将最大位电容设置为略小于电容总值的1/4，优选取1/4的99％，这么更好地纠正最大有效位可能引入的错误。以此来节省最大有效位的比较时间，从而达到提高转换速度的效果。

有鉴于此，本发明的目的在于提供一种能具有采样和量化时间重叠并使用最大有效位电容值为电容总值1/4的99％的冗余技术校准的高速逐次逼近式模数转换器。

为实现上述目的，本申请的方案为：

一种高速逐次逼近式模数转换器的控制方法，于一个转换周期内包括以下步骤，

1)采样阶段：采样达到预定时间后，继续采样的同时开始比较器的工作并得到最大有效位；

2)量化阶段，结束采样的同时进行最大有效位电容的开关动作以进行次高位采集其中，所述的最大有效位电容的开关动作为由接地切换至与Vref连通以调整电荷的再分配。

优选地，所述的预定时间为3-5个时间常数。

优选地，所述的高速逐次逼近式模数转换器为4位、6位、8位、10位或12位模数转换器。

一种高速逐次逼近式模数转换器，包括采样电路和量化电路，所述的采样电路包括采样开关和电容阵列，所述的量化电路包括比较器、数字控制电路和电容开关，所述的比较器于所述的采样开关的接通时间末段启动工作，最大有效位的电容对应的开关与采样开关同步动作以实现最大有效位电容以调整电荷的再分配，其中，最大有效位的电容为总电容值的1/4的95％-99.9％。

优选地，所述的最大有效位的电容为总电容值的1/4的99％。

优选地，所述的接通时间为采样3-5个时间常数后。

本发明实施例带来了以下有益效果：

本发明在一个转换周期中，采样时间和转换时间部分重叠，在采样快结束时进行最大有效位的比较，同时，继续进行输入信号的采样，采样结束以后，才开始进行最大有效位的电容的开关动作，此外也使用电容的冗余技术来进一步消除最大有效位的误差，该冗余技术中，最大有效位电容的设置为电容总值1/4的99％。节省整体的转换时间，提高了模数转换器的速度。

本发明的其他特征和优点将在随后的说明书中阐述，或者，部分特征和优点可以从说明书推知或毫无疑义地确定，或者通过实施本发明的上述技术即可得知。

为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施方式，并配合所附附图，作详细说明如下。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的电路结构示意图；

图2为本发明实施例提供的电容连接示意图；

图3为本发明实施例的转换周期时间分布示意图；

图4为工作信号示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例一

本发明的一种高速逐次逼近式模数转换器的控制方法，所述的高速逐次逼近式模数转换器为4位、6位、8位、10位或12位模数转换器等规格型号，其于一个转换周期内包括以下步骤，

2)量化阶段，结束采样的同时进行最大有效位电容的开关动作以进行次高位采集其中，所述的最大有效位电容的开关动作为由接地切换至与Vref连通以调整电荷的再分配。产生最大有效位时，采样并没有结束，因此会引入一定的误差，这个误差会通过电容的冗余校准过来，本发明中设置最大有效位电容的值略小于总电容值的1/4，即，为总电容值1/4的99％，以达到较小位电容来更好地修正最大有效位误差的目的。后续各位采集与现有技术相似，具体不在此赘述。其中，量化开始的时刻是计算出来的，根据整体电容、开关导通电阻以及精度要求的大小，计算RC充电时间常数，并根据具体的精度要求以及参考电压的大小，来确定量化开始时刻。在精度为大于10位的时候，设置时间为4个时间常数，时间常数等于总电容值乘以电阻值。在精度小于10位的时候，设置时间为3个时间常数。其是采样到预定时间之后才开始量化，比如在8位精度的时候，当采样时间到达3个时间常数之后，才开始量化。采样过程中，其实相当于对电容阵列进行充电，等效于一阶RC充电效应，在3个时间常数的时候，电容充电已经达到95％，在4个时间常数的时候，电容充电已经高达98％，以10位精度，参考电压为1v为例，在3个时间常数的时候，此时采样电压的误差值是50mv，在4个时间常数的时候，此时采样电压的误差值是20mv，此时电容上极板的电压与实际值相差不大，在合理的误差允许范围内。此时即启动比较器进行数据比较，最大有效位的误差会通过电容的冗余校准过来，即比较器“提前”工作引入的额外误差会被电容冗余消除掉，同时也会因为采样时间和量化时间上的重叠提高效率。其中，所述的预定时间可根据电容大小、电容开关导通电阻以及精度要求选择采样开始的几个时间常数后即开始量化。

在传统的模数转换器中，转换周期包括采样时间和比较时间。首先采样电路工作，进行输入信号的采样，采样结束后才进行量化电路的工作，将模拟信号转换成数字信号。传统的采样时间和比较时间是相互独立的，并没有任何重叠。

本发明在一个转换周期中，采样时间和转换时间部分重叠，在采样快结束时进行最大有效位的比较，同时，继续进行输入信号的采样，采样结束以后，才开始进行最大有效位电容的开关动作，最大有效位可能带来一定的误差，可以通过设置冗余的电容校准过来，设置最大有效位电容略小于总电容值的1/4，建议略小1％，以此更好地修正最大有效位电容可能带来的误差。节省整体的转换时间，提高了模数转换器的速度。

实施例二

一种高速逐次逼近式模数转换器，包括采样电路和量化电路，所述的采样电路包括采样开关和电容阵列，所述的量化电路包括比较器、数字控制电路和电容开关，所述的比较器于所述的采样开关的接通时间末段启动工作，最大有效位的电容对应的开关与采样开关同步动作以实现最大电容以调整电荷的再分配，最大有效位的电容为总电容值的1/4的95％-99.9％以达到较小位电容可以修正最大位电容误差的目的，优选为99％，使用设置的冗余电容设置来消除误差，保证精度。

其中，所述的接通时间末段是指开始采样后3-5个时间常数，所述的高速逐次逼近式模数转换器为4位、6位、8位、10位或12位模数转换器。

具体地，本发明专利系统由采样开关、电容阵列、开关阵列、比较器和数字控制电路组成。本发明专利的系统架构如图1所示，其基本与现有技术类似，

本发明专利系统由两大部分组成：采样电路，量化电路。

采样电路包括采样开关和电容阵列等

采样电路负责整个模数转换器系统的信号采集，其中clk1为控制采样开关工作的信号。当clk1为高电平时，采样开关开始对输入信号进行采集；当clk1为低电平时，采样开关断开，不再进行信号的采集。

电容阵列的作用是存储采集的信号，将采集到的信号以电荷的形式存储，并且电容中使用了冗余技术，冗余技术一般设置的电容数量比传统的多几位，最大位电容的误差可以通过之后的电容校准回来。即，如果最大电容下面本来应该接vref，但错误接到了vss，此时可以通过其他较小电容的开关动作来消除这个误差。为了与重叠时间采样方式匹配配套，最大有效位电容的值设置为略小于电容总值的1/4，比如对于差分输入的ADC，精度为10位的电容数量总值为2048，传统的冗余必须设置最大有效位电容值为512，本发明中设置最大电容值为507，此时较小位电容的总量相加起来大于最大有效位的电容值，因此最大有效位的错误可以通过后面的电容纠正回来。电容阵列的分布如图2所示，

其中c_0是最大的电容，电容值之间的关系是

其中c_0的值为总电容值1/4的99％，电容阵列的主要作用是存储电荷以及实现电荷的再分配,并且对最大位的比较结果进行校准，消除量化的误差。

2.量化电路包括比较器、数字控制电路、电容开关等

量化电路负责将输入的模拟信号量化成数字信号，首先比较器对电容阵列中下极板电压进行比较，得到高电平或者低电平，再将结果传输到数字控制电路，数字控制电路将结果送到电容的开关阵列，开关阵列调整对应位的电容下极板接参考电压或者接地，使电容中存储的电荷进行再分配。然后进行下一个有效位的比较，直到最小电容的电容开关动作结束，量化电路同时也通过冗余的电容来消除最大有效位可能引入的误差。

其中clk2为比较器的控制信号，当clk2为下降沿的时候，比较器开始工作；当clk2为上升沿的时候，比较器进行复位动作。Clk3为ct1电容开关的控制信号，当clk3为高电平，则ct1接地；当clk3为低电平，则ct1接到参考电压，从而调整电荷的再分配。

动作流程为：

本发明专利中，先进行采样开关的工作，在采样时间达到4个时间常数时，开始进行比较器的工作，得到最大有效位，等采样结束之后，才开始进行最大电容的开关动作。假设vin的值大于vip,时序信号动作流程如下图4所示：

首先当clk1为高电平时，采样开关开始进行采样，当电容阵列充电达到4个时间常数的时候，clk2为低电平的时候，比较器开始进行比较，得到最大有效位。在clk1从高电平降到低电平的时候，clk3开始工作，最大电容下面的开关开始动作，进行电荷的再分配，为下一次比较做准备。之后最大有效位的误差可以通过电容的冗余校准过来，即通过之后电容的开关动作来保证精度。

本发明针对逐次逼近模数转换器的转换速度较慢的问题，通过合理设置采样开关、比较器和电容开关的控制时序，通过采样时间与量化时间部分重叠的模数转换器设计，在重叠区间同时进行信号的采样和比较器的工作，得到最大有效位，但并不进行电容开关的动作，在采样结束后，电容开关才开始动作，并通过冗余设置的电容来校准最大有效位的误差，保证模数转换器的精度。以此来节省最大有效位的比较时间，从而达到提高转换速度的效果。提高了模数转换器的转换速度，是实现模数转换器高速度的新方法。

最后应说明的是：以上所述实施方式，仅为本公开的具体实施方式，用以说明本公开的技术方案，而非对其限制，本公开的保护范围并不局限于此，尽管参照前述实施方式对本公开进行了详细的说明，本领域的普通技术人员应当理解：任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，其依然可以对前述实施方式所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本公开实施方式技术方案的精神和范围，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应所述以权利要求的保护范围为准。

Claims

1.一种高速逐次逼近式模数转换器的控制方法，其特征在于，于一个转换周期内包括以下步骤，

2)量化阶段，结束采样的同时进行最大有效位电容的开关动作以进行次高位采集，其中，所述的最大有效位电容的开关动作为由接地切换至与Vref连通以调整电荷的再分配。

2.如权利要求1所述的控制方法，其特征在于，所述的预定时间为3-5个时间常数。

3.如权利要求1所述的控制方法，其特征在于，所述的高速逐次逼近式模数转换器为4位、6位、8位、10位或12位模数转换器。

4.一种高速逐次逼近式模数转换器，其特征在于，包括采样电路和量化电路，所述的采样电路包括采样开关和电容阵列，所述的量化电路包括比较器、数字控制电路和电容开关，所述的比较器于所述的采样开关的接通时间末段启动工作，最大有效位的电容对应的开关与采样开关同步动作以实现最大有效位电容以调整电荷的再分配，其中，最大有效位的电容为总电容值的1/4的95％-99.9％。

5.如权利要求4所述的高速逐次逼近式模数转换器，其特征在于，所述的最大有效位的电容为总电容值的1/4的99％。

6.如权利要求4所述的高速逐次逼近式模数转换器，其特征在于，所述的接通时间为采样3-5个时间常数后。

7.如权利要求4所述的高速逐次逼近式模数转换器，其特征在于，所述的高速逐次逼近式模数转换器为4位、6位、8位、10位或12位模数转换器。