CN110534557A - 常关型场效应晶体管及其制备方法 - Google Patents

常关型场效应晶体管及其制备方法 Download PDF

Info

Publication number
CN110534557A
CN110534557A CN201910698159.8A CN201910698159A CN110534557A CN 110534557 A CN110534557 A CN 110534557A CN 201910698159 A CN201910698159 A CN 201910698159A CN 110534557 A CN110534557 A CN 110534557A
Authority
CN
China
Prior art keywords
epitaxial layer
gallium oxide
effect transistor
field effect
gallium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910698159.8A
Other languages
English (en)
Other versions
CN110534557B (zh
Inventor
孙海定
龙世兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Science and Technology of China USTC
Original Assignee
University of Science and Technology of China USTC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Science and Technology of China USTC filed Critical University of Science and Technology of China USTC
Priority to CN201910698159.8A priority Critical patent/CN110534557B/zh
Publication of CN110534557A publication Critical patent/CN110534557A/zh
Application granted granted Critical
Publication of CN110534557B publication Critical patent/CN110534557B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一种常关型场效应晶体管及其制备方法,该晶体管包括:氮化镓衬底(1);氧化镓外延层(2),其形成在氮化镓衬底(1)上,两者交界面形成氮化镓/氧化镓异质结界面;氮化铝外延层(3),其形成在氧化镓外延层(2)上,两者交界面形成氮化铝/氧化镓异质结界面;帽层(4),其形成在氮化铝外延层(3)上。该晶体管充分利用三族氮化物和氧化镓的材料特性,在氮化铝/氧化镓界面处产生高密度的极化电荷,提高二维电子气浓度,增加电导率,场效应晶体管电学性能提高,在实现常关操作方面,采用p型氮化镓作为栅极帽层,使阈值电压不受界面态影响,增强场效应晶体管的可靠性,且沟道下方的电阻率提高,减小了漏极漏电流和亚阈值摆幅。

Description

常关型场效应晶体管及其制备方法
技术领域
本发明涉及半导体器件领域,尤其涉及一种常关型场效应晶体管及其制备方法。
背景技术
现有半导体常关型场效应晶体管主要通过铝镓氮/氮化镓(AlGaN/GaN)基半导体材料实现。由于AlGaN和GaN均具有极化效应,AlGaN/GaN界面会产生极化正电荷吸引电子,形成二维电子气(2DEG),通过界面处的2DEG沟道进行电子的输运。
该种晶体管的缺陷有:其一,AlGaN和GaN材料在界面处产生的极性相反的极化电荷会减小净极化电荷密度,导致2DEG浓度降低,电导率减小,限制了器件性能。其二,AlGaN/GaN基常关型场效应晶体管采用绝缘栅场效应晶体管结构、共源共栅结构和氟离子注入等方法实现常关操作,但基于以上方法实现的常关器件会因为工艺过程中产生的界面态或长时间使用导致阈值电压(Vth)降低,影响器件正常工作。其三,器件在关态条件下,当漏源电压较大时,容易出现漏极漏电流现象,使本该处于关断的器件中存在较大电流,影响器件正常工作。
发明内容
(一)要解决的技术问题
针对于现有的技术问题,本发明提出一种常关型场效应晶体管及其制备方法,用于至少部分解决上述技术问题之一。
(二)技术方案
本发明一方面提供一种常关型场效应晶体管,包括:氮化镓衬底1;
氧化镓外延层2,其形成在上述氮化镓衬底1上,两者交界面形成氮化镓/氧化镓异质结界面;氮化铝外延层3,其形成在上述氧化镓外延层2上,两者交界面形成氮化铝/氧化镓异质结界面;帽层4,其形成在上述氮化铝外延层3上。
可选地,上述氮化镓衬底1的厚度为0.1~1μm。
可选地,上述氧化镓外延层2的厚度为0.1~0.5μm。
可选地,上述氮化铝外延层3的厚度为4~12nm。
可选地,上述帽层4为p型氮化镓层。
可选地,上述帽层4的厚度为20~80nm。
可选地,上述氮化镓衬底1的晶格常数为上述氧化镓外延层2的晶格常数为氮化铝外延层3的晶格常数为可选地,上述常关型场效应晶体管还包括:n型掺杂的氧化镓8,其形成在上述氮化铝外延层3的两侧。
可选地,上述常关型场效应晶体管还包括:源极5及漏极6,形成上述n型掺杂的氧化镓8上;栅极7,形成在上述帽层4上。
本发明另一方面提供一种S1,在氮化镓衬底1上生长氧化镓外延层2,形成氮化镓/氧化镓异质结界面;S2,在上述氧化镓外延层2生长氮化铝外延层3,形成氮化铝/氧化镓异质结界面;S3,在上述氮化铝外延层3两侧生长n型掺杂的氧化镓8;S4,在上述氮化铝外延层3制备帽层4;S5,在上述n型掺杂的氧化镓8上制备源极5及漏极6,在上述帽层4上制备栅极7。
(三)有益效果
本发明提出的一种常关型场效应晶体管及其制备方法,有益效果为:
1.充分利用三族氮化物和Ga2O3的材料特性(AlN和GaN具有极化效应,Ga2O3没有极化效应),在AlN/Ga2O3界面处产生高密度的极化电荷,提高2DEG浓度,增加电导率,场效应晶体管电学性能提高。
2.在实现常关操作方面,该场效应晶体管采用p型GaN作为帽层,使阈值电压Vth不受界面态影响,增强场效应晶体管的可靠性。
3.该场效应晶体管采用GaN背部势垒层,利用Ga2O3和GaN的极化特性差异,在Ga2O3/GaN界面产生正的极化电荷,吸引Ga2O3沟道下方的体区电子,降低沟道下方的电子浓度,提高沟道下方的电阻率,最终实现减小漏极漏电流和亚阈值摆幅。
附图说明
图1示意性示出了本发明实施例提供的常关型场效应晶体管的结构图;
图2示意性示出了本发明实施例提供的常关型场效应晶体管制备方法流程图;
图3示意性示出了本发明实施例提供的常关型场效应晶体管两异质结界面的极化电荷分布图;
图4示意性示出了本发明实施例仿真计算的常关型场效应晶体管两异质结界面的电子浓度曲线图;以及
图5示意性示出了本发明实施例仿真计算的常关型场效应晶体管的输出特性曲线图。
【附图标记】
1-氮化镓衬底
2-氧化镓外延层
3-氮化铝外延层
4-帽层
5-源极
6-漏极
7-栅极
8-n型掺杂的氧化镓
9-二氧化硅层
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明进一步详细说明。
图1示意性示出了本发明实施例提供的常关型场效应晶体管的结构图。如图1所示,该场效应晶体管包括:
氮化镓衬底1。在本发明实施例中,氮化镓衬底1的厚度为0.1~1μm,优选为100nm,具体本发明不做限制。
氧化镓外延层2,其形成在氮化镓衬底1上,氮化镓衬底1上与氧化镓外延层2两者交界面形成氮化镓/氧化镓异质结界面。在本发明实施例中,氧化镓外延层2的厚度为0.1~0.5μm,优选为100nm,具体本发明不做限制。
氮化铝外延层3,其形成在氧化镓外延层2上,氧化镓外延层2与氮化铝外延层3两者交界面形成氮化铝/氧化镓异质结界面。在本发明实施例中,氮化铝外延层3的厚度为4~12nm,优选为4nm,具体本发明不做限制。氮化铝外延层3两侧生长有n型掺杂的氧化镓8。
其中,基于上述结构,可在氮化镓/氧化镓异质结界面与氮化铝/氧化镓异质结界面形成高密度二维电子气,分别实现耗尽Ga2O3体区电子富集和形成导电沟道的作用。
帽层4,其形成在氮化铝外延层3上。在本发明实施例中,帽层4的厚度为20~80nm,优选为70nm,其材料为p型氮化镓,具体本发明不做限制。采用p型GaN作为帽层可实现器件常关特性。
源极5及漏极6,形成n型掺杂的氧化镓8上。栅极7,形成在帽层4上。源极5及漏极6下方的n型掺杂的氧化镓8,用以减小沟道与电极之间的串联电阻,增大器件电流。源极5、漏极6及栅极7采用金属材料铝或金,具体本发明不做限制。在源极5、漏极6及栅极7之间形成有二氧化硅绝缘层9,防止电极间漏电和击穿。
在本发明实施例中,氮化镓衬底1的晶格常数为氧化镓外延层2的晶格常数为氮化铝外延层3的晶格常数为
图2示意性示出了本发明实施例提供的常关型场效应晶体管制备方法流程图。如图2所示,该方法包括:
S1,在氮化镓衬底1上生长氧化镓外延层2,形成氮化镓/氧化镓异质结界面。
在本发明实施例中,选取的氮化镓衬底1的厚度为0.1~1μm,优选为100nm,在该氮化镓衬底1上外延生长氧化镓外延层2,其厚度为0.1~0.5μm,优选为100nm。
S2,在氧化镓外延层2生长氮化铝外延层3,形成氮化铝/氧化镓异质结界面。
在本发明实施例中,在氧化镓外延层2上生长铝极性的氮化铝外延层3,其厚度为4~12nm,优选为4nm。
S3,在氮化铝外延层3两侧生长n型掺杂的氧化镓8。
在本发明实施例中,氧化镓8的掺杂方式为重掺杂。
S4,在氮化铝外延层3制备帽层4。
在本发明实施例中,采用p型氮化镓制备帽层4,其厚度为20~80nm,优选为70nm。
S5,在n型掺杂的氧化镓8上制备源极5及漏极6,在帽层4上制备栅极7。
在本发明实施例中,采用金属材料铝或金制备源极5、漏极6及栅极7。
通过本实施例的制备方法制备的常关型场效应晶体管,采用两个III族氮化物/Ga2O3异质结界面,即Ga2O3/GaN异质结界面和AlN/Ga2O3异质结界面。III族氮化物材料具有自发极化和压电极化,Ga2O3无极化特性,利用该差异可提高异质结界面的极化电荷密度。在本发明实施例中三种材料的晶格常数分别设定为3.11、3.00和利用Silvaco Atlas仿真软件计算得到异质结界面处的剩余极化电荷。
图3示意性示出了本发明实施例提供的常关型场效应晶体管两异质结界面的极化电荷分布图。如图3所示,AlN/Ga2O3异质结为自发极化主导,界面处存在剩余极化正电荷,并形成沿生长方向的极化电场。该电场可吸引Ga2O3体相内的电子,使其在界面处大量聚集,形成高密度的二维电子气,作为导电沟道保证器件高性能工作。Ga2O3/GaN异质结为压电极化主导,界面处存在剩余极化正电荷,并形成与生长方向相反的极化电场。该电场可起到耗尽Ga2O3体区内电子的作用,抑制该漏电通路,进而有效地抑制漏电流和亚阈值摆幅。
图4示意性示出了本发明实施例仿真计算的常关型场效应晶体管两异质结界面的电子浓度曲线图。从图4可以看出,在AlN/Ga2O3界面处形成8.09×1019cm-3的二维电子气,保证了导电沟道的低电导率;在Ga2O3/GaN界面处形成了7.11×1018cm-3的二维电子气,Ga2O3体区内的电子浓度被有效地抑制到1.36×1016cm-3,该漏电通路电导率较低,漏电流和亚阈值摆幅得到良好地抑制。
图5示意性示出了本发明实施例仿真计算的常关型场效应晶体管的输出特性曲线图。从图5可以看出,p型GaN帽层与AlN/Ga2O3形成空间电荷区,起到对沟道处二维电子气的耗尽作用,使器件在正的开启电压之前,GaN帽层下方沟道处二维电子气完全耗尽、沟道断开,实现器件常关工作状态。器件开启电压可达2.6V,开启后器件工作电流超过1A/mm,跨导最大值为404.3mS/mm;本征GaN背部势垒层有效地抑制了Ga2O3体区的漏电流,输出特性曲线最终达到饱和。
综上所述,通过本实施例制备方法制备的常关型场效应晶体管,充分利用三族氮化物和Ga2O3的材料特性(AlN和GaN具有极化效应,Ga2O3没有极化效应),在AlN/Ga2O3界面处产生高密度的极化电荷,提高2DEG浓度,增加电导率,场效应晶体管电学性能提高。在实现常关操作方面,该场效应晶体管采用p型GaN作为帽层,使Vth不受界面态影响,增强场效应晶体管的可靠性。该场效应晶体管采用GaN背部势垒层,利用Ga2O3和GaN的极化特性差异,在Ga2O3/GaN界面产生正的极化电荷,吸引Ga2O3沟道下方的体区电子,降低沟道下方的电子浓度,提高沟道下方的电阻率,最终实现减小漏极漏电流和亚阈值摆幅。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种常关型场效应晶体管,包括:
氮化镓衬底(1);
氧化镓外延层(2),其形成在所述氮化镓衬底(1)上,两者交界面形成氮化镓/氧化镓异质结界面;
氮化铝外延层(3),其形成在所述氧化镓外延层(2)上,两者交界面形成氮化铝/氧化镓异质结界面;
帽层(4),其形成在所述氮化铝外延层(3)上。
2.根据权利要求1所述的常关型场效应晶体管,其中,所述氮化镓衬底(1)的厚度为0.1~1μm。
3.根据权利要求1所述的常关型场效应晶体管,其中,所述氧化镓外延层(2)的厚度为0.1~0.5μm。
4.根据权利要求1所述的常关型场效应晶体管,其中,所述氮化铝外延层(3)的厚度为4~12nm。
5.根据权利1所述的常关型场效应晶体管,其中,所述帽层(4)为p型氮化镓层。
6.根据权利1或5所述的常关型场效应晶体管,其中,所述帽层(4)的厚度为20~80nm。
7.根据权利1所述的常关型场效应晶体管,其中,所述氮化镓衬底(1)的晶格常数为3.19
所述氧化镓外延层(2)的晶格常数为3.00
氮化铝外延层(3)的晶格常数为3.11
8.根据权利要求1所述的常关型场效应晶体管,所述常关型场效应晶体管还包括:
n型掺杂的氧化镓(8),其形成在所述氮化铝外延层(3)的两侧。
9.根据权利要求8所述的常关型场效应晶体管,所述常关型场效应晶体管还包括:
源极(5)及漏极(6),形成所述n型掺杂的氧化镓(8)上;
栅极(7),形成在所述帽层(4)上。
10.一种常关型场效应晶体管的制备方法,包括:
S1,在氮化镓衬底(1)上生长氧化镓外延层(2),形成氮化镓/氧化镓异质结界面;
S2,在所述氧化镓外延层(2)生长氮化铝外延层(3),形成氮化铝/氧化镓异质结界面;
S3,在所述氮化铝外延层(3)两侧生长n型掺杂的氧化镓(8);
S4,在所述氮化铝外延层(3)制备帽层(4);
S5,在所述n型掺杂的氧化镓(8)上制备源极(5)及漏极(6),在所述帽层(4)上制备栅极(7)。
CN201910698159.8A 2019-07-30 2019-07-30 常关型场效应晶体管及其制备方法 Active CN110534557B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910698159.8A CN110534557B (zh) 2019-07-30 2019-07-30 常关型场效应晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910698159.8A CN110534557B (zh) 2019-07-30 2019-07-30 常关型场效应晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN110534557A true CN110534557A (zh) 2019-12-03
CN110534557B CN110534557B (zh) 2021-03-09

Family

ID=68661131

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910698159.8A Active CN110534557B (zh) 2019-07-30 2019-07-30 常关型场效应晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN110534557B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111640857A (zh) * 2020-07-20 2020-09-08 中山大学 氧化镓在压电材料上的应用及压电薄膜、压电器件
CN111933519A (zh) * 2020-08-28 2020-11-13 西安电子科技大学 一种非层状二维氧化镓薄膜的制备方法
CN112968054A (zh) * 2019-12-12 2021-06-15 中国科学院宁波材料技术与工程研究所 一种基于Ga2O3/GaN异质结的HEMT器件
CN113745333A (zh) * 2021-09-01 2021-12-03 厦门大学 一种含δ掺杂势垒层的常关型氧化镓基MIS-HEMT器件及其制备方法
CN113823686A (zh) * 2021-08-30 2021-12-21 瑶芯微电子科技(上海)有限公司 基于双异质结和异质集成衬底的hemt器件及其制备方法
CN113823684A (zh) * 2021-08-30 2021-12-21 瑶芯微电子科技(上海)有限公司 基于盖帽层和背势垒层的双异质结hemt器件及其制备方法
CN113823683A (zh) * 2021-08-30 2021-12-21 瑶芯微电子科技(上海)有限公司 基于双异质结和复合钝化层的hemt器件及其制备方法
CN113823682A (zh) * 2021-08-30 2021-12-21 瑶芯微电子科技(上海)有限公司 基于复合介质层/钝化层的双异质结hemt器件及其制备方法
CN116936631A (zh) * 2023-09-15 2023-10-24 江西兆驰半导体有限公司 一种氮化镓基晶体管的外延结构及制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107735863A (zh) * 2015-07-01 2018-02-23 香港科技大学 增强型双沟道高电子迁移率晶体管

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107735863A (zh) * 2015-07-01 2018-02-23 香港科技大学 增强型双沟道高电子迁移率晶体管

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
HANG DONG, ET AL.: "Progress of power field effect transistor based on ultra-wide bandgap Ga2O3 semiconductor material", 《JOURNAL OF SEMICONDUCTORS》 *
JINHO BAE, ET AL.: "High breakdown voltage quasi-two-dimensional β-Ga2O3 field-effect transistors with a boron nitride field plate", 《APPLIED PHYSICS LETTERS》 *
SUN HAIDING, ET AL.: "Valence and conduction band offsets of beta-Ga2O3/AlN heterojunction", 《APPLIED PHYSICS LETTERS》 *

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112968054A (zh) * 2019-12-12 2021-06-15 中国科学院宁波材料技术与工程研究所 一种基于Ga2O3/GaN异质结的HEMT器件
CN111640857A (zh) * 2020-07-20 2020-09-08 中山大学 氧化镓在压电材料上的应用及压电薄膜、压电器件
CN111933519A (zh) * 2020-08-28 2020-11-13 西安电子科技大学 一种非层状二维氧化镓薄膜的制备方法
CN111933519B (zh) * 2020-08-28 2023-11-14 西安电子科技大学 一种非层状二维氧化镓薄膜的制备方法
CN113823686A (zh) * 2021-08-30 2021-12-21 瑶芯微电子科技(上海)有限公司 基于双异质结和异质集成衬底的hemt器件及其制备方法
CN113823684A (zh) * 2021-08-30 2021-12-21 瑶芯微电子科技(上海)有限公司 基于盖帽层和背势垒层的双异质结hemt器件及其制备方法
CN113823683A (zh) * 2021-08-30 2021-12-21 瑶芯微电子科技(上海)有限公司 基于双异质结和复合钝化层的hemt器件及其制备方法
CN113823682A (zh) * 2021-08-30 2021-12-21 瑶芯微电子科技(上海)有限公司 基于复合介质层/钝化层的双异质结hemt器件及其制备方法
CN113745333A (zh) * 2021-09-01 2021-12-03 厦门大学 一种含δ掺杂势垒层的常关型氧化镓基MIS-HEMT器件及其制备方法
CN116936631A (zh) * 2023-09-15 2023-10-24 江西兆驰半导体有限公司 一种氮化镓基晶体管的外延结构及制备方法
CN116936631B (zh) * 2023-09-15 2023-12-12 江西兆驰半导体有限公司 一种氮化镓基晶体管的外延结构及制备方法

Also Published As

Publication number Publication date
CN110534557B (zh) 2021-03-09

Similar Documents

Publication Publication Date Title
CN110534557A (zh) 常关型场效应晶体管及其制备方法
CN104934476B (zh) 半导体装置及其制造方法
JP6511645B2 (ja) 窒化物半導体デバイス
US7838904B2 (en) Nitride based semiconductor device with concave gate region
CN105789047B (zh) 一种增强型AlGaN/GaN高电子迁移率晶体管的制备方法
US8008689B2 (en) MIS gate structure type HEMT device and method of fabricating MIS gate structure type HEMT device
US9577084B2 (en) Semiconductor device having a semiconductor layer stacked body
CN102832241B (zh) 一种具有横向p-n结复合缓冲层结构的氮化镓基异质结场效应晶体管
US20140110759A1 (en) Semiconductor device
JP5587564B2 (ja) 電界効果トランジスタおよび電界効果トランジスタの製造方法
CN109004027A (zh) 氮极性iii族/氮化物磊晶结构及其主动元件与其积体化的极性反转制作方法
US8330187B2 (en) GaN-based field effect transistor
US20110012173A1 (en) Semiconductor device
US7728354B2 (en) Semiconductor device
JP2007220895A (ja) 窒化物半導体装置およびその製造方法
JP2006339561A (ja) 電界効果トランジスタ及びその製造方法
CN108321198A (zh) 半导体装置、电源电路、计算机和半导体装置的制造方法
CN104201202B (zh) 一种具有复合势垒层的氮化镓基异质结场效应管
CN104916633A (zh) 半导体装置
CN102386223A (zh) GaN高阈值电压增强型MOSHFET器件及制备方法
CN111900203B (zh) 一种GaN基高空穴迁移率晶体管及其制备方法
CN208819832U (zh) p型栅增强型HEMT器件
JP2014063830A (ja) 半導体装置及びその製造方法
CN108807500A (zh) 一种具有高阈值电压的增强型高电子迁移率晶体管
CN107706238B (zh) Hemt器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information

Inventor after: Sun Haiding

Inventor after: Long Shibing

Inventor after: Liu Ming

Inventor before: Sun Haiding

Inventor before: Long Shibing

CB03 Change of inventor or designer information
GR01 Patent grant
GR01 Patent grant