CN110530527A - 一种像元电路及其行选方法、行选逻辑电路 - Google Patents

Abstract

本发明公开一种像元电路及其行选方法、行选逻辑电路，涉及非制冷红外焦平面阵列技术领域。其中，像元电路包含M列由N+1行的像元单元和P行的盲像元单元组成的像元阵列，盲像元单元平均分布在像元单元阵列的上下两侧；任意一列中每行的像元单元都包括一个像元电阻及与像元电阻串连的两个开关；任意一列中每行的盲像元电阻都包括一个盲像元电阻及与盲像元电阻串连的两个开关；其中，M、N、P均为自然数且M≥1，N≥0，P≥4；行选通电信号通过控制开关的闭合将相邻两行的像元单元和/或盲像元单元进行合并；采用本发明公开的电路，降低了积分器的等效噪声带宽，且大大减小了等效闪烁噪声系数，获得更高的读出信噪比。

Description

一种像元电路及其行选方法、行选逻辑电路

技术领域

本发明涉及非制冷红外焦平面阵列技术领域，具体涉及一种像元电路及其行选方法、行选逻辑电路。

背景技术

近年来，随着传感器工艺的发展及读出电路技术的进步，在保持较好的噪声性能的前提下，实现较小的热响应时间常数及较高的帧频逐渐成为可能。在轨道交通、车载等应用场景中，高帧频的成像针对高速运动的目标物体，可以获得更加丰富的动态信息。

那读出电路的帧频与哪些因素有关呢？假设有一个M列×N行个像素的红外图像传感器且以行扫描的方式进行读出，则一共有M列读出电路，M列读出电路在每一个行周期内对该行的所有M列电路进行读出，一共进行N个行周期完成1帧完整画面的读出，那么完成一帧完整画面读出所需要的时间就是N*行周期时间，最终得到读出电路的帧频的公式为frame＝1/N*行周期时间；则决定读出电路帧频的因素为N*行周期时间；进一步地，读出电路中的噪声、开关数量、寄生电容、切换速度等都会影响行周期时间。

如图1所示，展示了传统像元电路中一列像元阵列的连接方式示意图及对应的时序图；每行的像元单元都包括一个电阻及与电阻串连的两个开关，与电阻串连的两个开关相同且受同一个行选通电信号驱动；在逐行扫描的读出模式下，不同行的像元电阻在行选通电信号控制的开关的选择下，连接到偏压VDET及读出电压VROIC之间。像元电阻传感器读出的信噪比，主要取决于像元电阻的阻值、积分时间及电阻体积决定的闪烁噪声系数。在传统的读出方式中，对于一列的列电路，每次行选只读出一个像元，对于大阵列的图像传感器来说，每个像元的行选时间有限，导致积分时间较短，积分器的等效噪声带宽较大，读出时无法滤除更多的噪声，而且单个像元的噪声大，因此传统读出电路读出的信噪比受到了较严重的限制。

发明内容

为了解决现有技术中存在的问题，本发明实施例提供了一种像元电路及其行选方法、行选逻辑电路。

本申请实施例的第一方面提供了一种像元电路，包括：

包含M列由N+1行的像元单元和P行的盲像元单元组成的像元阵列，所述盲像元单元平均分布在所述像元单元阵列的上下两侧；任意一列中每行的像元单元都包括一个像元电阻及与所述像元电阻串连的两个开关；任意一列中每行的盲像元电阻都包括一个盲像元电阻及与所述盲像元电阻串连的两个开关；其中，M、N、P均为自然数且M≥1，N≥0，P≥4；

同一列中所有像元电阻和所有盲像元电阻串联连接形成一个电阻串，所述盲像元电阻平均分布在所述电阻串的两端；

同一列中除像元阵列最上/下侧的一行盲像元单元中的盲像元电阻的两端分别与第二电位之间连接两个开关外，其余行盲像元单元中的盲像元电阻的一端与第一电位之间连接一个开关，另一端与所述第二电位之间连接一个开关；每行像元单元中的像元电阻的一端与所述第一电位之间连接一个开关，另一端与第二电位之间连接一个开关；所述像元电阻和所述盲像元电阻在行选通电信号控制的两个开关的选择下，连接到所述第一电压和/或所述第二电压之间；所述行选通电信号通过控制开关的闭合将相邻两行的所述像元单元和/或所述盲像元单元进行合并。

在一些实施例中，所述像元电阻和所述盲像元电阻在行选通电信号控制的两个开关的选择下，连接到所述第一电压和/或所述第二电压之间具体包括：接收与一列中开关数量相同的一系列行选通电信号；所述一系列行选通电信号分别驱动所述像元单元和所述盲像元单元中的开关；当所述开关在所述行选通电信号的驱动下闭合，与所述第一电压和/或所述第二电压连接。

在一些实施例中，同一列中除像元阵列最上/下侧的两行盲像元单元中的开关受同一时序的行选通电信号的驱动外，其余像元单元或盲像元单元中的两个开关受不同时序的所述行选通电信号的驱动；其中，不同时序的所述行选通电信号存在交叠部分。

在一些实施例中，所述开关包括第一类型开关和第二类型开关；同一列中除像元阵列最上/下侧的一行盲像元单元中与盲像元电阻的串联的两个开关分别为所述第一类型开关和所述第二类型开关外，其余每行像元单元、盲像元单元中包含的两个开关均为所述第一类型开关或所述第二类型开关。

在一些实施例中，所述行选通电信号通过控制开关的闭合将相邻两行的所述像元单元和/或所述盲像元单元进行合并具体为：所述行选通电信号通过控制开关的闭合将偶数行的所述像元单元或所述盲像元单元与下一行奇数行的所述像元单元或所述盲像元单元合并；或者，所述行选通电信号通过控制开关的闭合将奇数行的所述像元单元或所述盲像元单元与下一行偶数行的所述像元单元或所述盲像元单元合并。

本申请实施例的第二方面提供了一种像元电路的行选方法，包括：

在包含M列由N+1行的像元单元和P行的盲像元单元组成的像元阵列；设置任意一列中每行的像元单元都包括一个像元电阻及与所述像元电阻串连的两个开关；任意一列中每行的盲像元电阻都包括一个盲像元电阻及与所述盲像元电阻串连的两个开关；其中，M、N、P均为自然数且M≥1，N≥0，P≥4；

将同一列中所有像元电阻和所有盲像元电阻串联连接形成一个电阻串，并将所述盲像元电阻平均分布在所述电阻串的两端；

将同一列中除像元阵列最上/下侧的一行盲像元单元中的盲像元电阻的两端分别与第二电位之间连接两个开关外，其余行盲像元单元中的盲像元电阻的一端与第一电位之间连接一个开关，另一端与所述第二电位之间连接一个开关；每行像元单元中的像元电阻的一端与所述第一电位之间连接一个开关，另一端与第二电位之间连接一个开关；所述像元电阻和所述盲像元电阻在行选通电信号控制的两个开关的选择下，连接到所述第一电压和/或所述第二电压之间；所述行选通电信号通过控制开关的闭合将相邻两行的所述像元单元和/或所述盲像元单元进行合并。

本申请实施例的第三方面提供了一种行选逻辑电路，包括：

所述行选逻辑电路由X+4个行选控制信号端和X+3个或门组成；所述行选控制信号端之间相互连接；所述或门的两个输入端与两个相邻的行选信号控制端连接；其中，X为自然数且X≥0；

所述行选控制信号端根据接收到的触发信号生成行选通电信号；所述或门的输出端依据输入端输入的电信号，输出所述行选通电信号；所述行选通电信号用于驱动像元阵列中像元单元和盲像元单元的开关，并通过控制开关的闭合将相邻两行的所述像元单元和/或所述盲像元单元进行合并。

在一些实施例中，所述所述行选控制信号端包括D触发器、延迟单元和与门；所述D触发器的输出端与延迟单元的输入端连接；所述或门的两个输入端分别为所述延迟单元的输出端、所述D触发器的输出端；其中，第一行行选控制信号端中的所述D触发器的输入端接收所述触发信号。

在一些实施例中，所述行选控制信号端之间相互连接具体为：第一个行选控制信号端中的D触发器的输出端与第二行选控制信号端中的D触发器的输入端连接；所述第一行选控制信号端与所述第二行选控制信号端相邻。

在一些实施例中，所述或门的两个输入端与两个相邻的行选信号控制端连接具体为：所述或门的一个输入端与第一行选控制信号中延迟单元的输出端连接，所述或门的另一个输入端与第二行选控制信号中D触发器的输出端连接；所述第一行选控制信号端与所述第二行选控制信号端相邻。

本发明的有益效果为：本发明公开了一种像元电路以及对应的行选方法、行选逻辑电路，通过接收行选通电信号控制开关的闭合将相邻两行的像元单元和/或盲像元单元进行合并降低了积分器的等效噪声带宽，且大大减小了等效闪烁噪声系数，获得更高的读出信噪比。

附图说明

为了更清楚的说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是传统像元电路中一列像元阵列的连接方式示意图及对应的时序图；

图2是根据本申请的一些实施例所示的一种像元电路中一列像元阵列的连接示意图及对应的时序图；

图3是根据本申请的一些实施例所示的一种行选逻辑电路示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

基于像元电阻的微测辐射热计传感器是当前主流的非制冷红外图像传感器类型。像素内使用MEMS技术制备的微桥结构上有氧化钒或非晶硅材料的像元电阻层，且通过细长的桥臂实现与衬底的热绝缘及电连接。外部辐射被桥面吸收后引起像元电阻的温度及阻值改变，被读出电路进一步转化为电流电压信号并输出，获得目标物体的温度图像。微测辐射热计传感器可以等效为一阶热容及热阻并联的热学元件，其响应速度取决于热响应时间常数，即等效热容及热阻的乘积。由于传感器热阻与温度响应率成正比，提高热阻通常可以获得更好的噪声性能，非制冷红外传感器的帧频与噪声性能的设计必须进行折中。不同于可见光图像传感器，非制冷红外传感器的敏感元件为像元电阻，其输出不能像光电二极管的光电流一样进行直接叠加；另一方面，非制冷红外图像传感器焦平面阵列上的像元电阻在同一列内，通常采用共享MEMS桥墩连接点的方式，以增加像元有效面积，因此读出时必须考虑寄生电容及开关电阻的影响，以及像元电阻自加热效应的影响，避免相邻像元之间发生串扰。

参见图1，展示了传统像元电路中一列像元电阻连接选通方式示意图及对应的时序图；在逐行扫描的读出模式下，不同行的像元电阻在行选通电信号控制的MOS开关的选择下，连接到偏压VDET及读出电压VROIC之间；像元电阻传感器读出的信噪比，主要取决于像元电阻的阻值、积分时间及电阻体积决定的闪烁噪声系数；而且传统非制冷红外图像传感器的像元电路设计及读出方式每次行选只读出一个像元电阻，对于大阵列的图像传感器来说，每个像元的行选时间有限，导致积分时间较短，积分器的等效噪声带宽较大，读出时无法滤除更多的噪声，且单个像元的噪声大，因此传统的读出方案的读出信噪比受到了较严重的限制。

为了克服上述的问题，本申请的一些实施例公开了一种像元电路；如图2所示，为本申请的一种像元电路中一列像元阵列的连接示意图及对应的时序图；

包含M列由N+1行的像元单元和P行的盲像元单元组成的像元阵列，所述盲像元单元平均分布在所述像元单元的上下两侧；任意一列中每行的像元单元都包括一个像元电阻及与所述像元电阻串连的两个开关；任意一列中每行的盲像元电阻都包括一个盲像元电阻及与所述盲像元电阻串连的两个开关；其中，M、N、P均为自然数且M≥1，N≥0，P≥4；图2是以4行盲像元单元为例进行说明。

同一列中所有像元电阻和所有盲像元电阻串联连接形成一个电阻串，所述盲像元电阻平均分布在所述电阻串的两端；

同一列中除像元阵列最上/下侧的一行盲像元单元中的盲像元电阻的两端分别与第二电位之间连接两个开关外，其余行盲像元单元中的盲像元电阻的一端与第一电位之间连接一个开关，另一端与所述第二电位之间连接一个开关；每行像元单元中的像元电阻的一端与所述第一电位之间连接一个开关，另一端与第二电位之间连接一个开关；所述像元电阻和所述盲像元电阻在行选通电信号控制的两个开关的选择下，连接到所述第一电压和/或所述第二电压之间；所述行选通电信号通过控制开关的闭合将相邻两行的所述像元单元和/或所述盲像元单元进行合并。

所述像元电阻和所述盲像元电阻在行选通电信号控制的两个开关的选择下，连接到所述第一电压和/或所述第二电压之间具体包括：接收与一列中开关数量相同的一系列行选通电信号；所述一系列行选通电信号分别驱动所述像元单元和所述盲像元单元中的开关；当所述开关在所述行选通电信号的驱动下闭合，与所述第一电压和/或所述第二电压连接。

同一列中除像元阵列最上/下侧的两行盲像元单元中的开关受同一时序的行选通电信号的驱动外，其余像元单元或盲像元单元中的两个开关受不同时序的所述行选通电信号的驱动；其中，不同时序的所述行选通电信号存在交叠部分。

所述开关包括第一类型开关和第二类型开关；同一列中除像元阵列最上/下侧的一行盲像元单元中与盲像元电阻的串联的两个开关分别为所述第一类型开关和所述第二类型开关外，其余每行像元单元、盲像元单元中包含的两个开关均为所述第一类型开关或所述第二类型开关。

所述行选通电信号通过控制开关的闭合将相邻两行的所述像元单元和/或所述盲像元单元进行合并具体为：所述行选通电信号通过控制开关的闭合将偶数行的所述像元单元或所述盲像元单元与下一行奇数行的所述像元单元或所述盲像元单元合并；或者，所述行选通电信号通过控制开关的闭合将奇数行的所述像元单元或所述盲像元单元与下一行偶数行的所述像元单元或所述盲像元单元合并。

在本申请的一些实施例中，还公开了一种像元电路的行选方法，具体包括：

在包含M列由N+1行的像元单元和P行的盲像元单元组成的像元阵列；设置任意一列中每行的像元单元都包括一个像元电阻及与所述像元电阻串连的两个开关；任意一列中每行的盲像元电阻都包括一个盲像元电阻及与所述盲像元电阻串连的两个开关；其中，M、N、P均为自然数且M≥1，N≥0，P≥4；

将同一列中所有像元电阻和所有盲像元电阻串联连接形成一个电阻串，并将所述盲像元电阻平均分布在所述电阻串的两端；

将同一列中除像元阵列最上/下侧的一行盲像元单元中的盲像元电阻的两端分别与第二电位之间连接两个开关外，其余行盲像元单元中的盲像元电阻的一端与第一电位之间连接一个开关，另一端与所述第二电位之间连接一个开关；每行像元单元中的像元电阻的一端与所述第一电位之间连接一个开关，另一端与第二电位之间连接一个开关；所述像元电阻和所述盲像元电阻在行选通电信号控制的两个开关的选择下，连接到所述第一电压和/或所述第二电压之间；所述行选通电信号通过控制开关的闭合将相邻两行的所述像元单元和/或所述盲像元单元进行合并。

在本申请的一些实施例中，还公开了一种行选逻辑电路，包括：

所述行选逻辑电路由X+4个行选控制信号端和X+3个或门组成；所述行选控制信号端之间相互连接；所述或门的两个输入端与两个相邻的行选信号控制端连接；其中，X为自然数且X≥0；

所述行选控制信号端根据接收到的触发信号生成行选通电信号；所述或门的输出端依据输入端输入的电信号，输出所述行选通电信号；所述行选通电信号用于驱动像元阵列中像元单元和盲像元单元的开关，并通过控制开关的闭合将相邻两行的所述像元单元和/或所述盲像元单元进行合并。

进一步地，所述所述行选控制信号端包括D触发器、延迟单元和与门；所述D触发器的输出端与延迟单元的输入端连接；所述或门的两个输入端分别为所述延迟单元的输出端、所述D触发器的输出端；其中，第一行行选控制信号端中的所述D触发器的输入端接收所述触发信号。

具体地，所述行选控制信号端之间相互连接具体为：第一个行选控制信号端中的D触发器的输出端与第二行选控制信号端中的D触发器的输入端连接；所述第一行选控制信号端与所述第二行选控制信号端相邻。

具体地，所述或门的两个输入端与两个相邻的行选信号控制端连接具体为：所述或门的一个输入端与第一行选控制信号中延迟单元的输出端连接，所述或门的另一个输入端与第二行选控制信号中D触发器的输出端连接；所述第一行选控制信号端与所述第二行选控制信号端相邻。

更具体地，如图3所示，展示了一种行选逻辑电路的示意图。行选逻辑电路由N+4个D触发器(DFF)，N+4个延时单元，N+4个与门，N+3个或门组成，其中：第1个DFF的输入D接行选起始信号PreS，第1个DFF的输出Q接第2个DFF的输入D，第2个DFF的输出Q接第3个DFF的输入D……依次类推，第N+3个DFF的输出Q接第N+4个DFF的输入D；同时，每一个DFF的输出端还连接延时单元的输入端以及与门的第一输入端，延时单元的输出接与门的第二输入端；其中从第1个与门到第N+4个与门分别输出SB0，SB2……SBN-1，SBt1(SBt2与SBt1相同)，SAz，SA1，SA3……SAt2；其中第i(2<＝i<＝N+4)个与门的第一输入端连接或门的第一输入端，第i-1个与门的第二输入端连接或门的二输入端，一共有N+3个或门，依次输出SB1，SB3，SB5，……SBN，SA0，SA2，……，SAt1。

本申请公开的像元电路，在传统读出方式下一帧的一个子帧(一半的时间)内，依次读出相邻两行的像元并联后的等效电阻的阻值信息，相当于将相邻像元合并成像；在不同的子帧内，可以选择不同的合并方式，如奇数行及其下一偶数行合并、偶数行与下一行奇数行合并，以提高等效空间分辨率；而且，合并两行像元电阻，合并电阻两端的电位恒等于VDET或VROIC，因此在行选切换时可以获得更快的建立速度。

将所有像元电阻进行串联得到像元电阻串，在像元电阻串两端增加不感光的盲像元电阻Rbz，Rby，Rbt1，Rbt2的目的是维持有效像元合并读出时首位两端的像素的通电时间等电学参数与其他有效像元一致，避免自加热效应的差异影响读出结果。

本实施例中，开关分为两个类型：第一类型开关SBi与第二类型开关SAi；SBi与SAi分别控制两种不同的合并模式，合并时两个像元的像元电阻的公共点连接到VDET，两端连接到VROIC；类似的，可以选择改变开关的控制，实现合并时两个像元的像元电阻的公共点连接到VROIC，两端连接到VDET。

进一步地，合并像元读出的方式，可以为相邻行串联的读出方式也可以为相邻行并联的读出方式。

本申请公开了一种像元电路以及对应的行选方法、行选逻辑电路，通过将不同像元的电阻合并的方式读出像元电阻信号，虽然损失了一定的空间分辨率，但是串并联的读出延长了积分时间(降低了积分器的等效噪声带宽)，且串并联的电阻等效的闪烁噪声系数减小，因此可以获得更高的读出信噪比。

以上，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (10)

1.一种像元电路，其特征在于，包括：

包含M列由N+1行的像元单元和P行的盲像元单元组成的像元阵列，所述盲像元单元平均分布在所述像元单元阵列的上下两侧；任意一列中每行的像元单元都包括一个像元电阻及与所述像元电阻串连的两个开关；任意一列中每行的盲像元电阻都包括一个盲像元电阻及与所述盲像元电阻串连的两个开关；其中，M、N、P均为自然数且M≥1，N≥0，P≥4；

同一列中所有像元电阻和所有盲像元电阻串联连接形成一个电阻串，所述盲像元电阻平均分布在所述电阻串的两端；

同一列中除像元阵列最上/下侧的一行盲像元单元中的盲像元电阻的两端分别与第二电位之间连接两个开关外，其余行盲像元单元中的盲像元电阻的一端与第一电位之间连接一个开关，另一端与所述第二电位之间连接一个开关；每行像元单元中的像元电阻的一端与所述第一电位之间连接一个开关，另一端与第二电位之间连接一个开关；所述像元电阻和所述盲像元电阻在行选通电信号控制的两个开关的选择下，连接到所述第一电压和/或所述第二电压之间；所述行选通电信号通过控制开关的闭合将相邻两行的所述像元单元和/或所述盲像元单元进行合并。

2.根据权利要求1所述的像元电路，其特征在于，所述像元电阻和所述盲像元电阻在行选通电信号控制的两个开关的选择下，连接到所述第一电压和/或所述第二电压之间具体包括：接收与一列中开关数量相同的一系列行选通电信号；所述一系列行选通电信号分别驱动所述像元单元和所述盲像元单元中的开关；当所述开关在所述行选通电信号的驱动下闭合，与所述第一电压和/或所述第二电压连接。

3.根据权利要求1所述的像元电路，其特征在于，同一列中除像元阵列最上/下侧的两行盲像元单元中的开关受同一时序的行选通电信号的驱动外，其余像元单元或盲像元单元中的两个开关受不同时序的所述行选通电信号的驱动；其中，不同时序的所述行选通电信号存在交叠部分。

4.根据权利要求1所述的像元电路，其特征在于，所述开关包括第一类型开关和第二类型开关；同一列中除像元阵列最上/下侧的一行盲像元单元中与盲像元电阻的串联的两个开关分别为所述第一类型开关和所述第二类型开关外，其余每行像元单元、盲像元单元中包含的两个开关均为所述第一类型开关或所述第二类型开关。

5.根据权利要求1所述的像元电路，其特征在于，所述行选通电信号通过控制开关的闭合将相邻两行的所述像元单元和/或所述盲像元单元进行合并具体为：所述行选通电信号通过控制开关的闭合将偶数行的所述像元单元或所述盲像元单元与下一行奇数行的所述像元单元或所述盲像元单元合并；或者，所述行选通电信号通过控制开关的闭合将奇数行的所述像元单元或所述盲像元单元与下一行偶数行的所述像元单元或所述盲像元单元合并。

6.一种像元电路的行选方法，其特征在于，包括：

在包含M列由N+1行的像元单元和P行的盲像元单元组成的像元阵列；设置任意一列中每行的像元单元都包括一个像元电阻及与所述像元电阻串连的两个开关；任意一列中每行的盲像元电阻都包括一个盲像元电阻及与所述盲像元电阻串连的两个开关；其中，M、N、P均为自然数且M≥1，N≥0，P≥4；

将同一列中所有像元电阻和所有盲像元电阻串联连接形成一个电阻串，并将所述盲像元电阻平均分布在所述电阻串的两端；

将同一列中除像元阵列最上/下侧的一行盲像元单元中的盲像元电阻的两端分别与第二电位之间连接两个开关外，其余行盲像元单元中的盲像元电阻的一端与第一电位之间连接一个开关，另一端与所述第二电位之间连接一个开关；每行像元单元中的像元电阻的一端与所述第一电位之间连接一个开关，另一端与第二电位之间连接一个开关；所述像元电阻和所述盲像元电阻在行选通电信号控制的两个开关的选择下，连接到所述第一电压和/或所述第二电压之间；所述行选通电信号通过控制开关的闭合将相邻两行的所述像元单元和/或所述盲像元单元进行合并。

7.一种行选逻辑电路，其特征在于，包括：

所述行选逻辑电路由X+4个行选控制信号端和X+3个或门组成；所述行选控制信号端之间相互连接；所述或门的两个输入端与两个相邻的行选信号控制端连接；其中，X为自然数且X≥0；

所述行选控制信号端根据接收到的触发信号生成行选通电信号；所述或门的输出端依据输入端输入的电信号，输出所述行选通电信号；所述行选通电信号用于驱动像元阵列中像元单元和盲像元单元的开关，并通过控制开关的闭合将相邻两行的所述像元单元和/或所述盲像元单元进行合并。

8.根据权利要求7所述的行选逻辑电路，其特征在于，所述所述行选控制信号端包括D触发器、延迟单元和与门；所述D触发器的输出端与延迟单元的输入端连接；所述或门的两个输入端分别与所述延迟单元的输出端、所述D触发器的输出端连接；其中，第一行行选控制信号端中的所述D触发器的输入端接收所述触发信号。

9.根据权利要求8所述的行选逻辑电路，其特征在于，所述行选控制信号端之间相互连接具体为：第一个行选控制信号端中的D触发器的输出端与第二行选控制信号端中的D触发器的输入端连接；所述第一行选控制信号端与所述第二行选控制信号端相邻。

10.根据权利要求8所述的行选逻辑电路，其特征在于，所述或门的两个输入端与两个相邻的行选信号控制端连接具体为：所述或门的一个输入端与第一行选控制信号中延迟单元的输出端连接，所述或门的另一个输入端与第二行选控制信号中D触发器的输出端连接；所述第一行选控制信号端与所述第二行选控制信号端相邻。