CN110518930A - 分时上电电路及装置 - Google Patents

Abstract

本申请提供了一种分时上电电路，包括控制电路、至少两个开关电路、电源开关电路。控制电路的输入端用于接收插入信号，确定插入信号的电压大小，并基于预设映射关系输出控制信号。每个开关电路的控制端均与控制电路的输出端电连接。每个开关电路的输入端均输入一个时序信号，且各个开关电路的输入端输入的时序信号不同。每个开关电路的输出端均与电源开关电路的输入端电连接。电源开关电路的输出端与上电槽位电连接。控制电路基于插入信号的电压大小和预设映射关系控制各个开关电路的导通，以使电源开关电路按照不同的时序信号控制上电槽位上电。本申请还提供了一种分时上电装置。本申请能够在混插不同类型的设备时自适应不同的时序策略上电。

Description

分时上电电路及装置

技术领域

本申请涉及硬盘上电技术领域，特别是涉及分时上电电路及装置。

背景技术

硬盘作为服务器系统中的主要非易失存储部件，对其供电线路的监控，对保证服务器长期稳定运行至关重要。

目前，对于硬盘分时上电的控制方案可分为软件分时、硬件逻辑控制分时。现有这些分时上电全部都是基于设备槽位连接硬盘做的分时。而当槽位允许混插其他设备(如PCIE设备)，且设备需要随主控及时上电或者快速上电时，现有的通用分时上电方法无法实现针对不同的设备自适应不同的分时上电。

即当槽位混插不同类型设备时，现有的分时上电方法无法实现自适应分时上电。

发明内容

基于此，有必要针对当槽位混插不同类型设备时，现有的分时上电方法无法实现自适应分时上电的问题，提供一种分时上电电路及装置。

一种分时上电电路，包括：

控制电路，所述控制电路的输入端用于接收插入信号，确定所述插入信号的电压大小，并基于预设映射关系输出控制信号；

至少两个开关电路，每个所述开关电路的控制端均与所述控制电路的输出端电连接，每个所述开关电路的输入端均输入一个时序信号，且各个所述开关电路的输入端输入的所述时序信号不同；以及

电源开关电路，每个所述开关电路的输出端均与所述电源开关电路的输入端电连接，所述电源开关电路的输出端与上电槽位电连接；

所述控制电路基于所述插入信号的电压大小和所述预设映射关系控制各个所述开关电路的导通，以使所述电源开关电路按照不同的所述时序信号控制所述上电槽位上电。

在其中一个实施例中，所述控制电路包括：

微控制器，所述微控制器的输入端用于接收所述插入信号，每个所述开关电路的控制端均与所述微控制器的输出端电连接，所述微控制器用于确定所述插入信号的电压大小，并基于所述预设映射关系输出所述控制信号；

所述微控制器基于所述插入信号的电压大小和所述预设映射关系控制各个所述开关电路的导通，以使所述电源开关电路按照不同的所述时序信号控制所述上电槽位上电。

在其中一个实施例中，所述控制电路还包括：

模数转换电路，所述模数转换电路的输出端与所述微控制器电连接，所述模数转换电路的输入端用于接收所述插入信号，并将所述插入信号由模拟信号转换为数字信号，得到数字插入信号，并将所述数字插入信号发送至所述微控制器。

在其中一个实施例中，所述开关电路包括：

开关管，所述开关管的控制端与所述控制电路的输出端电连接，所述开关管的输入端用于输入所述时序信号，所述开关管的输出端与所述电源开关电路的输入端电连接。

在其中一个实施例中，所述分时上电电路还包括：

电源，与所述电源开关电路的输入端电连接。

在其中一个实施例中，所述分时上电电路还包括：

限流电路，串联于所述电源和所述电源开关电路的输入端之间。

在其中一个实施例中，所述限流电路包括：

电阻，串联于所述电源和所述电源开关电路的输入端之间。

在其中一个实施例中，所述电源开关电路包括：

开关芯片，每个所述开关电路的输出端和所述电源均与所述开关芯片的输入端电连接，所述开关芯片的输出端与所述上电槽位电连接。

在其中一个实施例中，所述分时上电电路还包括：

控制器，每个所述开关电路的输入端均与所述控制器电连接，所述控制器用于提供多个不同的所述时序信号。

一种分时上电装置，包括如上述任一项实施例所述的分时上电电路；以及

硬盘连接器，所述硬盘连接器与所述控制电路的输入端电连接，用于发送所述插入信号至所述控制电路。

在其中一个实施例中，所述硬盘连接器用于插接硬盘或PCIE设备，且插接所述硬盘时的插入信号电压与插接所述PCIE设备时的插入信号电压不同。

与现有技术相比，上述分时上电电路及装置，利用所述控制电路确定接收的所述插入信号的电压大小，并基于预设映射关系输出控制信号，以控制至少两个所述开关电路中的一个所述开关电路导通，使得该所述开关电路将与其对应的时序信号发送至所述电源开关电路，从而使得所述上电槽位按照该时序信号对应的时序策略进行上电，进而实现本申请在混插不同类型的设备时能够自适应不同的时序上电。

附图说明

图1为本申请一实施例提供的分时上电电路的电路框图；

图2为本申请一实施例提供的标准SATA接口引脚定义示意图；

图3为本申请一实施例提供的分时上电电路的电路示意图；

图4为本申请一实施例提供的分时上电的时序控制框图；

图5为本申请另一实施例提供的分时上电电路的电路示意图；

图6为本申请一实施例提供的分时上电装置的电路框图。

10 分时上电电路

11 硬盘连接器

100 控制电路

101 插入信号

110 微控制器

120 模数转换电路

20 分时上电装置

200 开关电路

201 时序信号

210 开关管

300 电源开关电路

301 上电槽位

301 电源

310 开关芯片

400 限流电路

410 电阻

500 控制器

具体实施方式

为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本申请。但是本申请能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似改进，因此本申请不受下面公开的具体实施的限制。

需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。

请参见图1，本申请一实施例提供一种分时上电电路10，包括：控制电路100、至少两个开关电路200、电源开关电路300。所述控制电路100的输入端用于接收插入信号101，确定所述插入信号101的电压大小，并基于预设映射关系输出控制信号。每个所述开关电路200的控制端均与所述控制电路100的输出端电连接。每个所述开关电路200的输入端均输入一个时序信号201，且各个所述开关电路200的输入端输入的所述时序信号201不同。

每个所述开关电路200的输出端均与所述电源开关电路300的输入端电连接。所述电源开关电路300的输出端与上电槽位301电连接。所述控制电路100基于所述插入信号101的电压大小和所述预设映射关系控制各个所述开关电路200的导通，以使所述电源开关电路300按照不同的所述时序信号201控制所述上电槽位301上电。

可以理解，所述控制电路100的具体电路结构不做具体的限定，只要具有基于所述插入信号101的电压大小和所述预设映射关系控制各个所述开关电路200的导通与断开的功能即可。所述控制电路100的具体电路结构，可根据实际需求进行选择。在一个实施例中，所述控制电路100可由MCU(微控制单元)组成。在一个实施例中，所述控制电路100也可由具有接收插入信号101，并确定所述插入信号101的电压大小，同时基于预设映射关系输出控制信号功能的集成控制器组成。

在一个实施例中，可将标准SATA接口引脚(标准硬盘连接器)定义中的P4、P5、P6中的任意一个引脚定义为Type_IO(如图2所示)。具体的，所述插入信号101是由Type_IO引脚发送的。在所述上电槽位301插接不同的设备时，所述Type_IO引脚输出的所述插入信号101的电压大小不同。比如：当所述Type_IO引脚输出的所述插入信号101的电压为零时，可确定所述上电槽位301插接的为标准SATA设备(硬盘)。当Type_IO引脚输出的所述插入信号101的电压为满电压(即所述控制电路100的最大电压)时，确定所述上电槽位301插接的为PCIE设备。

具体的，可利用所述控制电路100确定所述插入信号101的电压大小，并基于所述预设映射关系输出控制信号，从而控制各个所述开关电路200的导通与断开。在一个实施例中，所述预设映射关系是指：将所述控制电路100的最大工作电压分成若干区间，同时每一区间对应一个外接设备。在一个实施例中，所述区间的数量可根据实际需求进行划分，同时外接设备的类型也可根据实际需求进行选择。比如，若所述控制电路100的最大工作电压为5V，则可将其分成三个区间，如下表所示：

电压(V)	外接设备
		0-1	标准SATA设备
1-4	其它设备
		4-5	PCIE设备

在一个实施例中，若所述控制电路100判断出所述插入信号101的电压大小在0-1这个区间内，则基于上述映射关系，可确定此时插入硬盘盒的设备为标准SATA设备。若所述控制电路100判断出所述插入信号101的电压大小在4-5这个区间内，则基于上述映射关系，可确定此时插入硬盘盒的设备为PCIE设备。所述控制电路100基于所述插入信号101的电压大小以及上述映射关系可输出不同的控制信号，以控制不同的所述开关电路200导通，从而使所述电源开关电路300按照不同的所述时序信号201控制所述上电槽位301上电，具有自适应的优势。在一个实施例中，确定所述插入信号101的电压大小，可将电压替换为电平或功率或电流等，具体的可根据实际需求进行选择。

可以理解，所述开关电路200的具体电路结构不做具体的限定，只要具有基于所述控制电路100输出的控制信号做导通或断开动作的功能即可。所述开关电路200的具体电路结构，可根据实际需求进行选择。在一个实施例中，所述开关电路200可由MOS管构成。在一个实施例中，所述开关电路200也可由IGBT管构成。在一个实施例中，所述开关电路200的数量为至少两个，比如三个、四个或者更多个。

在一个实施例中，一个所述时序信号201表示一种时序策略。在一个实施例中，每个所述开关电路200接收一个所述时序信号201，即所述开关电路200与所述时序信号201一一对应，且各个所述时序信号201不相同。从而可使得一个所述开关电路200接收一个时序策略，只有在该所述开关电路200导通时，才会将该时序策略发送至所述电源开关电路300，从而使得所述电源开关电路300按照该时序策略控制所述上电槽位301上电，具有自适应的优势。

可以理解，所述电源开关电路300的具体电路结构不做具体的限定，只要具有按照不同的所述时序信号201控制所述上电槽位301上电的功能即可。所述电源开关电路300的具体电路结构，可根据实际需求进行选择。在一个实施例中，所述电源开关电路300可由电源开关芯片构成。在一个实施例中，所述电源开关电路300也可由智能开关管(如MOS管)搭配电阻以及稳压管组成。

利用所述电源开关电路300接收不同的所述时序信号201，从而控制所述上电槽位301按照不同的时序策略进行上电，并与所述控制电路100以及至少两个所述开关电路200配合，做到自适应上电。

本实施例中，利用所述控制电路100确定接收的所述插入信号101的电压大小，并基于所述预设映射关系输出控制信号，以控制至少两个所述开关电路200中的一个所述开关电路200导通，使得该所述开关电路200将与其对应的时序信号201发送至所述电源开关电路300，从而使得所述上电槽位301按照该时序信号201对应的时序策略进行上电，进而实现所述分时上电电路10在混插不同类型的设备时能够自适应不同的时序上电。

请参见图3，在一个实施例中，所述控制电路100包括：微控制器110。所述微控制器110的输入端用于接收所述插入信号101。每个所述开关电路200的控制端均与所述微控制器110的输出端电连接。所述微控制器110用于确定所述插入信号101的电压大小，并基于所述预设映射关系输出所述控制信号。所述微控制器110基于所述插入信号101的电压大小和所述预设映射关系控制各个所述开关电路200的导通，以使所述电源开关电路300按照不同的所述时序信号201控制所述上电槽位301上电。

在一个实施例中，所述微控制器110可以是MCU。在一个实施例中，所述微控制器110也可以是传统的控制器。在一个实施例中，利用所述微控制器110确定所述插入信号101的电压大小，并基于所述预设映射关系输出控制信号，从而控制各个所述开关电路200的导通与断开。在一个实施例中，当只有一个所述上电槽位301时，所述微控制器110一次只能控制一个所述开关电路200导通，即与所述上电槽位301对应的所述电源开关电路300一次只能接收一个时序策略。

在一个实施例中，所述控制电路100还包括：模数转换电路120。所述模数转换电路120的输出端与所述微控制器110电连接。所述模数转换电路120的输入端用于接收所述插入信号101，并将所述插入信号101由模拟信号转换为数字信号，得到数字插入信号。所述模数转换电路120将所述数字插入信号发送至所述微控制器110。

在一个实施例中，所述模数转换电路120可由模数转换器构成。在一个实施例中，所述模数转换电路120可集成在所述微控制器110内。在一个实施例中，当所述Type_IO引脚作为模拟量接入时(即所述插入信号101为模拟信号)，可利用所述模数转换电路120将所述插入信号101由模拟信号转换为数字信号，得到数字插入信号；并将所述数字插入信号传输至所述微控制器110。在一个实施例中，当外接设备的型号或者类别有限时，还可以使用P4/P5/P6三个管脚IO电平纯数字逻辑接入；比如：可设定P4/P5/P6引脚分别有0和1两种状态，组合起来会有8种设备类别，以此可增加外接设备的型号或类别。

在一个实施例中，所述开关电路200包括：开关管210。所述开关管210的控制端与所述控制电路100的输出端电连接。所述开关管210的输入端用于输入所述时序信号201。所述开关管210的输出端与所述电源开关电路300的输入端电连接。

可以理解，所述开关管210的类型不限，只要具有接收所述控制电路100输出的控制信号控制的功能即可。所述开关管210的具体类型，可根据实际需求进行选择。在一个实施例中，所述开关管210可以是MOS管。在一个实施例中，所述开关管210也可以是IGBT管。利用所述控制电路100基于所述插入信号101的电压大小和所述预设映射关系控制各个所述开关管210的通断，从而使所述电源开关电路300按照与当前导通的对应的所述开关管210所述时序信号201控制所述上电槽位301上电。

在一个实施例中，所述分时上电电路10还包括：电源302。所述电源302与所述电源开关电路300的输入端电连接。利用所述电源开关电路300按照不同的所述时序信号201控制所述电源302给所述上电槽位301上电，并与所述控制电路100和至少两个所述开关电路200配合，实现自适应上电。

在一个实施例中，所述分时上电电路10还包括：限流电路400。所述限流电路400串联于所述电源302和所述电源开关电路300的输入端之间。可以理解，所述限流电路400的具体类型不限，只要具有限流的功能即可。在一个实施例中，所述限流电路400可由电阻410构成。具体的，所述电阻410串联于所述电源302和所述电源开关电路300的输入端之间。在一个实施例中，所述限流电路400也可由多个电阻410搭配三极管构成。利用所述限流电路400的限流作用，保护所述开关电路200，避免损坏。

在一个实施例中，所述电源开关电路300包括：开关芯片310。每个所述开关电路200的输出端和所述电源302均与所述开关芯片310的输入端电连接。所述开关芯片310的输出端与所述上电槽位301电连接。利用所述开关芯片310接收不同的所述时序信号201，以控制所述上电槽位301按照不同的时序策略进行上电。

在一个实施例中，所述分时上电电路10还包括：控制器500。每个所述开关电路200的输入端均与所述控制器500电连接。所述控制器500用于提供多个不同的所述时序信号201。在一个实施例中，可将多个不同的时序策略提前存储在所述控制器500内，并利用所述控制器500将各个时序策略以不同的所述时序信号201输入至各个所述开关电路200，即一个所述开关电路200接收一个所述时序信号201，且各个所述开关电路200接收的所述时序信号201不同，也即，每个所述时序信号201表示一个时序策略。

请参见图4，在一个实施例中，所述控制器500输出两种时序控制信号，即IO1和IO2。具体的，IO1表示在T0时刻点拉高，IO2表示在T1时刻点拉高。IO1和IO2各自都连到各个需要被控制的所述上电槽位301。在一个实施例中，可通过开关1、开关2、开关3、开关4(即四个所述开关电路300)做阻断和选通，来得到不同的硬盘(即所述上电槽位301)上电时序方案。

在一个实施例中，若开关1和开关3导通，而开关2和开关4阻断时，则所述电源开关电路300控制HDD1(所述上电槽位301)和HDD2(所述上电槽位301)同时在T0时刻上电。即HDD1(所述上电槽位301)和HDD2(所述上电槽位301)是按照IO1时序策略进行上电。

在一个实施例中，若开关1和开关4导通，而开关2和开关3阻断时，则HDD1在T0时刻上电，HDD2在T1时刻上电。即HDD1是按照IO1时序策略进行上电，HDD2是按照IO2时序策略进行上电。

即本申请在具体应用时，可设置有多个所述上电槽位301，同时利用多个所述开关电路200做阻断和选通，但要使得每个所述上电槽位301一次只能接收一个时序策略进行上电，不能同时接收多个时序策略。在一个实施例中，可使得多个所述上电槽位301同时按照同一个时序策略进行上电。本申请通过对槽位管脚的自定义，以及时序控制的选通管理，实现了硬盘槽位(即所述上电槽位301)混插时，分时策略的自适应。

在一个实施例中，对于只判断两种设备模式的，如标准SATA硬盘以及定制的PCIE外设，可将本申请的方案进行简化，具体如图5所示。当硬盘盒插入一个标准的SATA硬盘时，Type_IO为低电平，则M1\M2(即两个所述开关电路200)导通；所述开关芯片310由“时序控制”信号(即所述时序信号201)来控制。当插入一个非标准的自定义的PCIE外设时，Type_IO为高电平，M1\M2截止，所述开关芯片310由R2(即电阻410)上拉到VCC(即电源301)来使能，跟随主控一起上电。这样即可做到标准硬盘与PCIE外设分时上电的自适应。在一个实施例中，当多个不同策略的外设时，则Type_IO可以自定义更多的电平状态来做区分。

综上所述，本申请利用所述控制电路100确定接收的所述插入信号101的电压大小，并基于所述预设映射关系输出控制信号，以控制至少两个所述开关电路200中的一个所述开关电路200导通，使得该所述开关电路200将与其对应的时序信号201发送至所述电源开关电路300，从而使得所述上电槽位301按照该时序信号201对应的时序策略进行上电，进而实现混插不同类型的设备时能够自适应不同的时序上电。

请参见图6，本申请一实施例提供一种分时上电装置20，包括上述任一项实施例所述的分时上电电路10以及硬盘连接器11。所述硬盘连接器11与所述控制电路100的输入端电连接。所述硬盘连接器11用于发送所述插入信号101至所述控制电路100。在一个实施例中，所述硬盘连接器11用于插接硬盘或PCIE设备，且插接所述硬盘时的插入信号电压与插接所述PCIE设备时的插入信号电压不同。

本实施例所述的分时上电装置20，利用所述分时上电电路10中的所述控制电路100确定接收的所述插入信号101的电压大小，并基于所述预设映射关系输出控制信号，以控制至少两个所述开关电路200中的一个所述开关电路200导通，使得该所述开关电路200将与其对应的时序信号201发送至所述电源开关电路300，从而使得所述上电槽位301按照该时序信号201对应的时序策略进行上电，进而实现所述分时上电装置20在混插不同类型的设备时能够自适应不同的时序上电。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (11)

1.一种分时上电电路，其特征在于，包括：

控制电路(100)，所述控制电路(100)的输入端用于接收插入信号(101)，确定所述插入信号(101)的电压大小，并基于预设映射关系输出控制信号；

至少两个开关电路(200)，每个所述开关电路(200)的控制端均与所述控制电路(100)的输出端电连接，每个所述开关电路(200)的输入端均输入一个时序信号(201)，且各个所述开关电路(200)的输入端输入的所述时序信号(201)不同；以及

电源开关电路(300)，每个所述开关电路(200)的输出端均与所述电源开关电路(300)的输入端电连接，所述电源开关电路(300)的输出端与上电槽位(301)电连接；

所述控制电路(100)基于所述插入信号(101)的电压大小和所述预设映射关系控制各个所述开关电路(200)的导通，以使所述电源开关电路(300)按照不同的所述时序信号(201)控制所述上电槽位(301)上电。

2.如权利要求1所述的分时上电电路，其特征在于，所述控制电路(100)包括：

微控制器(110)，所述微控制器(110)的输入端用于接收所述插入信号(101)，每个所述开关电路(200)的控制端均与所述微控制器(110)的输出端电连接，所述微控制器(110)用于确定所述插入信号(101)的电压大小，并基于所述预设映射关系输出所述控制信号；

所述微控制器(110)基于所述插入信号(101)的电压大小和所述预设映射关系控制各个所述开关电路(200)的导通，以使所述电源开关电路(300)按照不同的所述时序信号(201)控制所述上电槽位(301)上电。

3.如权利要求2所述的分时上电电路，其特征在于，所述控制电路(100)还包括：

模数转换电路(120)，所述模数转换电路(120)的输出端与所述微控制器(110)电连接，所述模数转换电路(120)的输入端用于接收所述插入信号(101)，并将所述插入信号(101)由模拟信号转换为数字信号，得到数字插入信号，并将所述数字插入信号发送至所述微控制器(110)。

4.如权利要求1所述的分时上电电路，其特征在于，所述开关电路(200)包括：

开关管(210)，所述开关管(210)的控制端与所述控制电路(100)的输出端电连接，所述开关管(210)的输入端用于输入所述时序信号(201)，所述开关管(210)的输出端与所述电源开关电路(300)的输入端电连接。

5.如权利要求1所述的分时上电电路，其特征在于，还包括：

电源(302)，与所述电源开关电路(300)的输入端电连接。

6.如权利要求5所述的分时上电电路，其特征在于，还包括：

限流电路(400)，串联于所述电源(302)和所述电源开关电路(300)的输入端之间。

7.如权利要求6所述的分时上电电路，其特征在于，所述限流电路(400)包括：

电阻(410)，串联于所述电源(302)和所述电源开关电路(300)的输入端之间。

8.如权利要求5所述的分时上电电路，其特征在于，所述电源开关电路(300)包括：

开关芯片(310)，每个所述开关电路(200)的输出端和所述电源(302)均与所述开关芯片(310)的输入端电连接，所述开关芯片(310)的输出端与所述上电槽位(301)电连接。

9.如权利要求1所述的分时上电电路，其特征在于，还包括：

控制器(500)，每个所述开关电路(200)的输入端均与所述控制器(500)电连接，所述控制器(500)用于提供多个不同的所述时序信号(201)。

10.一种分时上电装置，其特征在于，包括如权利要求1-9任一项所述的分时上电电路(10)；以及

硬盘连接器(11)，所述硬盘连接器(11)与所述控制电路(100)的输入端电连接，用于发送所述插入信号(101)至所述控制电路(100)。

11.如权利要求10所述的分时上电装置，其特征在于，所述硬盘连接器(11)用于插接硬盘或PCIE设备，且插接所述硬盘时的插入信号电压与插接所述PCIE设备时的插入信号电压不同。