CN110517960A - 一种cof基板高强度凸块的制造方法 - Google Patents
一种cof基板高强度凸块的制造方法 Download PDFInfo
- Publication number
- CN110517960A CN110517960A CN201910784085.XA CN201910784085A CN110517960A CN 110517960 A CN110517960 A CN 110517960A CN 201910784085 A CN201910784085 A CN 201910784085A CN 110517960 A CN110517960 A CN 110517960A
- Authority
- CN
- China
- Prior art keywords
- convex block
- substrate
- lug boss
- dry film
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 90
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 101
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 47
- 238000001259 photo etching Methods 0.000 claims abstract description 46
- 239000003292 glue Substances 0.000 claims abstract description 34
- 238000005530 etching Methods 0.000 claims abstract description 28
- 229910052802 copper Inorganic materials 0.000 claims abstract description 22
- 239000010949 copper Substances 0.000 claims abstract description 22
- 238000009713 electroplating Methods 0.000 claims abstract description 19
- 238000007747 plating Methods 0.000 claims abstract description 15
- 239000011248 coating agent Substances 0.000 claims abstract description 14
- 238000000576 coating method Methods 0.000 claims abstract description 14
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 claims abstract description 14
- 238000003825 pressing Methods 0.000 claims abstract description 10
- 238000007772 electroless plating Methods 0.000 claims abstract description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 32
- 239000011889 copper foil Substances 0.000 claims description 19
- 229910052759 nickel Inorganic materials 0.000 claims description 16
- 239000003795 chemical substances by application Substances 0.000 claims description 12
- 239000004642 Polyimide Substances 0.000 claims description 10
- 229920001721 polyimide Polymers 0.000 claims description 10
- 239000012528 membrane Substances 0.000 claims description 9
- 239000002904 solvent Substances 0.000 claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- JYLNVJYYQQXNEK-UHFFFAOYSA-N 3-amino-2-(4-chlorophenyl)-1-propanesulfonic acid Chemical compound OS(=O)(=O)CC(CN)C1=CC=C(Cl)C=C1 JYLNVJYYQQXNEK-UHFFFAOYSA-N 0.000 claims description 6
- 239000012530 fluid Substances 0.000 claims description 6
- 238000010030 laminating Methods 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims description 5
- 239000012286 potassium permanganate Substances 0.000 claims description 5
- 239000007921 spray Substances 0.000 claims description 5
- 230000005611 electricity Effects 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 239000003814 drug Substances 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- 239000007788 liquid Substances 0.000 claims description 3
- 238000000465 moulding Methods 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- ZLMJMSJWJFRBEC-UHFFFAOYSA-N Potassium Chemical compound [K] ZLMJMSJWJFRBEC-UHFFFAOYSA-N 0.000 claims 1
- 239000011591 potassium Substances 0.000 claims 1
- 229910052700 potassium Inorganic materials 0.000 claims 1
- 238000005868 electrolysis reaction Methods 0.000 abstract description 8
- 239000011159 matrix material Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000000243 solution Substances 0.000 description 2
- -1 1-1 Substances 0.000 description 1
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 101000695187 Homo sapiens Protein patched homolog 1 Proteins 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 102100028680 Protein patched homolog 1 Human genes 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 150000002466 imines Chemical class 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
Landscapes
- Engineering & Computer Science (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Electroplating Methods And Accessories (AREA)
Abstract
本发明涉及一种COF基板高强度凸块的制造方法，属于COF基板技术领域。依次进行第一次光刻胶工序，第一蚀刻工序，湿法全蚀刻，第二光刻胶工序，第二蚀刻工序，压合工序，第三光刻胶工序，第三蚀刻工序，电镀铜工序，第四光刻胶工序，电镀镍金工序；与通过传统的电镀处理所形成的凸块相比，凸块的高度偏差会减小。即使是同样的电镀处理，在采用无电解电镀的情况下，比使用有电解电镀时，凸块高度偏差变小，电解电镀因电流集中等原因，镀层的增长速度容易发生波动，而无电解电镀的情况下，不会发生这种现象，整体上镀层会均匀地增长。与传统的电镀处理形成的凸块相比，能够降低凸块的高度偏差，提高生产效率。
Description
技术领域
本发明涉及一种COF基板高强度凸块的制造方法，属于COF基板技术领域。
背景技术
随着科学技术的不断发展，电子产品越来越向小型化、智能化、高性能以及高 可靠性方向发展。封装基板由FPC像COF过渡，COF基板的PTCH值越来越小，供封装中的引脚也越来越，密集和精密，而集成电路封装不仅直接影响着集成电路、电子模块乃至整机的性能，而且还制约着整个电子系统的小型化、低成本和可靠性。在集成电路晶片尺寸逐步缩小，集成度不断提高的情况下，电子工业对集成电路封装技术提出了越来越高的要求。为了实现内部器件与外部器件之间的连接，凸块通常形成在半导体芯片周围的外部端子或有源区的预定区域阵列中形成的外部端子上。凸块材料一般为焊料如金(Au)、锡银合金(Sn-Ag)或类似的金属材料组成。金凸块的重要特性指标就是硬度，平整度，和微小化。
现有的技术都是在将绝缘基板上的配线用光刻胶层覆盖之后，通过对该光刻胶层实施曝光、显影处理，在凸块的形成预定位置上形成具有开口部的光刻胶图案。此时，光刻胶的开口有部分铜露出的。接着，在上述开口部中露出的铜面上，通过电解电镀将金属铜进行沉积，形成铜凸块。接着，从绝缘基板中除去电解电镀使用的光刻胶图案。
绝缘基板上的线路及凸块表面用保护用的电镀镍金覆盖。通过电解电镀在布线上形成凸块。块的高度变高的情况下，会产生以下的问题。在电解电镀上，凸块的增长速度出现了局部差异。因此，电镀金后获得的凸块高度容易产生误差。尤其是，随着凸块的高度越高，因电镀的增长速度差引起致的凸块的高度差也会越大。要想提高凸块的高度，就必须要加大电镀金属的重量。因此，电镀处理时间将变长，生产效率也会下降。
发明内容
为了克服上述现有技术的不足之处，本发明提供一种COF基板高强度凸块的制造方法，保证凸块高度平整化，降低凸块的高度的偏差，从而提高生产效率；可以提高凸块的硬度，还可以使凸块的直径微小化，提供一种能够在制造布线基板期间和之后抑制凸块脱落并且保持凸块的强度和增加凸块的高度的技术。
本发明是通过如下技术方案实现的：一种COF基板高强度凸块的制造方法，其特征在于，包括：
第一次光刻胶工序，在绝缘基板的铜箔上涂光刻胶，利用菲林底片对涂布了光刻胶的绝缘基板进行曝光，显影将需要的光刻胶图案保留；
第一蚀刻工序，用保留的光刻胶图案做为抗蚀层，对绝缘基板进行湿法全蚀刻，得到凸块第一凸起部，用去膜溶剂去除去第一凸起部上的光刻胶图案，得到完全裸漏的凸块第一凸起部；
第二光刻胶工序，在第一蚀刻工序后得到的凸块第一凸起部的绝缘基板上，压一层干膜Ⅰ，利用菲林底片对涂布了干膜Ⅰ后的绝缘基板进行曝光，显影将所需的干膜图案Ⅰ保留；
第二蚀刻工序，用保留下来的干膜图案Ⅰ做为抗蚀层，对绝缘基板进行湿法全蚀刻，得到凸块第二凸起部，接着用去膜溶剂去除干膜图案Ⅰ得到完全裸漏的凸块第一凸起部和凸块第二凸起部；
压合工序，在第二蚀刻工序后得到凸块第一凸起部和凸块第二凸起部的绝缘基板背面铜箔上，层压一层绝缘层，形成新的基板；
第三光刻胶工序，在压合工序得到的基板的凸块第一凸起部和凸块第二凸起部上，压一层干膜Ⅱ，利用菲林底片对涂布干膜Ⅱ的基板进行曝光，显影将需要的干膜图案Ⅱ保留；
第三蚀刻工序，用保留下来的干膜图案Ⅱ做为抗蚀层，对基板进行湿法全蚀刻，得到凸块第三凸起部；
电镀铜工序，在基板上通过电镀铜的方法，在凸块第一凸起部、凸块第二凸起部和凸块第三凸起部的外表面镀铜，使得凸块第一凸起部、凸块第二凸起部和凸块第三凸起部被电镀铜层覆盖，成为一体；
第四光刻胶工序，在被电镀铜层覆盖的凸块第一凸起部、凸块第二凸起部和凸块第三凸起部的基板上层压一层干膜Ⅲ，利用菲林底片对涂布了干膜Ⅲ后的基板进行曝光，显影将需要干膜图案Ⅲ和开口保留下来；
电镀镍金工序，将干膜图案Ⅲ用作掩模进行无电解电镀镍金，用镍膜覆盖电镀铜层的表面，接着用去膜溶剂去除去干膜图案Ⅲ，得到完全裸漏的凸块。
所述的绝缘基板由具有电绝缘性的绝缘基材、铜箔和背面铜箔构成，绝缘基板采用双面敷铜。
优选地，所述的铜箔厚度为8um-16um，绝缘基材为聚酰亚胺，厚度为 15-125um 的柔性绝缘基材。
优选地，所述的第一次光刻胶工序中，光刻胶使用正性或负性的任意一种，涂布前对绝缘基板的铜箔进行微蚀刻。
优选地，所述的第二光刻胶工序、第三光刻胶工序和第四光刻胶工序中，通过真空压模机进行压膜。
优选地，所述的第二蚀刻工序中，对绝缘基板进行湿法全蚀刻时，使用蚀刻非聚酰亚胺的药水含高锰酸钠或高锰酸钾的药液，通过采用喷淋方式，对绝缘基板上的凸块垂直喷射高锰酸钠或高锰酸钾蚀刻药液，达到完全蚀刻聚酰亚胺。
优选地，所述的压合工序中，绝缘层的材料为聚酰亚胺，厚度在15-125um。
优选地，所述的电镀镍金工序中，镍膜的厚度尺寸在 2-10μm镍膜的组分，镍为87-98%，磷为2-13%。
优选地，所述的电镀镍金工序中，在电镀后进行热处理采用300 ~ 500℃进行1小时热处理，提高镍膜的硬度。
本发明的有益效果是：与通过传统的电镀处理所形成的凸块相比，凸块的高度偏差会减小。即使是同样的电镀处理，在采用无电解电镀的情况下，比使用有电解电镀时，凸块高度偏差变小，电解电镀因电流集中等原因，镀层的增长速度容易发生波动，而无电解电镀的情况下，不会发生这种现象，整体上镀层会均匀地增长。与传统的电镀处理形成的凸块相比，能够降低凸块的高度偏差，提高生产效率。
附图说明
下面根据附图和实施例对本发明进一步说明。
图1是本发明绝缘基板示意图；
图2是本发明第一次光刻胶工序示意图；
图3是本发明第一蚀刻工序示意图；
图4是本发明第二光刻胶工序示意图；
图5是本发明第二蚀刻工序示意图；
图6是本发明压合工序示意图；
图7是本发明第三光刻胶工序示意图；
图8是本发明第三蚀刻工序示意图；
图9是本发明电镀铜工序示意图；
图10是本发明第四光刻胶工序示意图；
图11是本发明电镀镍金工序示意图；
图12是本发明凸块局部放大示意图。
图中：1、绝缘基板，1-1、基板，10、绝缘基材，11、铜箔，12、背面铜箔，13、绝缘层，21、光刻胶 ，22 、光刻胶图案， 23、干膜Ⅰ，24、干膜图案Ⅰ，25、干膜Ⅱ，26、干膜图案Ⅱ，27、干膜Ⅲ，28、干膜图案Ⅲ，3、凸块，31、凸块第一凸起部，32 、凸块第二凸起部，33、凸块第三凸起部，41、开口，51、电镀铜层，52、镍膜。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
结合图1到图12所示，一种COF基板高强度凸块的制造方法，其特征在于，包括：
第一次光刻胶工序，在绝缘基板1的铜箔11上涂光刻胶21，利用菲林底片对涂布了光刻胶21的绝缘基板1进行曝光，显影将需要的光刻胶图案22保留；
第一蚀刻工序，用保留的光刻胶图案22做为抗蚀层，对绝缘基板1进行湿法全蚀刻，得到凸块第一凸起部31，用去膜溶剂去除去第一凸起部31上的光刻胶图案22，得到完全裸漏的凸块第一凸起部31；
第二光刻胶工序，在第一蚀刻工序后得到的凸块第一凸起部31的绝缘基板1上，压一层干膜Ⅰ23，利用菲林底片对涂布了干膜Ⅰ23后的绝缘基板1进行曝光，显影将所需的干膜图案Ⅰ24保留；
第二蚀刻工序，用保留下来的干膜图案Ⅰ24做为抗蚀层，对绝缘基板1进行湿法全蚀刻，得到凸块第二凸起部32，接着用去膜溶剂去除干膜图案Ⅰ24得到完全裸漏的凸块第一凸起部31和凸块第二凸起部32；
压合工序，在第二蚀刻工序后得到凸块第一凸起部31和凸块第二凸起部32的绝缘基板1背面铜箔12上，层压一层绝缘层13，形成新的基板1-1；
第三光刻胶工序，在压合工序得到的基板1-1的凸块第一凸起部31和凸块第二凸起部32上，压一层干膜Ⅱ25，利用菲林底片对涂布干膜Ⅱ25的基板1-1进行曝光，显影将需要的干膜图案Ⅱ26保留；
第三蚀刻工序，用保留下来的干膜图案Ⅱ26做为抗蚀层，对基板1-1进行湿法全蚀刻，得到凸块第三凸起部33；
电镀铜工序，在基板1-1上通过电镀铜的方法，在凸块第一凸起部31、凸块第二凸起部32和凸块第三凸起部33的外表面镀铜，使得凸块第一凸起部31、凸块第二凸起部32和凸块第三凸起部33被电镀铜层51覆盖，成为一体；
第四光刻胶工序，在被电镀铜层51覆盖的凸块第一凸起部31、凸块第二凸起部32和凸块第三凸起部33的基板1-1上层压一层干膜Ⅲ27，利用菲林底片对涂布了干膜Ⅲ27后的基板1-1进行曝光，显影将需要干膜图案Ⅲ28和开口41保留下来；
电镀镍金工序，将干膜图案Ⅲ28用作掩模进行无电解电镀镍金，用镍膜52覆盖电镀铜层51的表面，接着用去膜溶剂去除去干膜图案Ⅲ28，得到完全裸漏的凸块3。
所述的绝缘基板1由具有电绝缘性的绝缘基材10、铜箔11和背面铜箔12构成，绝缘基板1采用双面敷铜。
优选地，所述的铜箔11厚度为8um-16um，绝缘基材10为聚酰亚胺，厚度为 15-125um 的柔性绝缘基材。
优选地，所述的第一次光刻胶工序中，光刻胶21使用正性或负性的任意一种，涂布前对绝缘基板1的铜箔11进行微蚀刻。
优选地，所述的第二光刻胶工序、第三光刻胶工序和第四光刻胶工序中，通过真空压模机进行压膜。
优选地，所述的第二蚀刻工序中，对绝缘基板1进行湿法全蚀刻时，使用蚀刻非聚酰亚胺的药水含高锰酸钠或高锰酸钾的药液，通过采用喷淋方式，对绝缘基板1上的凸块垂直喷射高锰酸钠或高锰酸钾蚀刻药液，达到完全蚀刻聚酰亚胺。
优选地，所述的压合工序中，绝缘层13的材料为聚酰亚胺，厚度在15-125um。
优选地，所述的电镀镍金工序中，镍膜52的厚度尺寸在 2-10μm镍膜52的组分，镍为 87-98%，磷为2-13%。
优选地，所述的电镀镍金工序中，在电镀后进行热处理采用300 ~ 500℃进行1小时热处理，提高镍膜52的硬度。
Claims (9)
1.一种COF基板高强度凸块的制造方法，其特征在于，包括：
第一次光刻胶工序，在绝缘基板（1）的铜箔（11）上涂光刻胶（21），利用菲林底片对涂布了光刻胶（21）的绝缘基板（1）进行曝光，显影将需要的光刻胶图案（22）保留；
第一蚀刻工序，用保留的光刻胶图案（22）做为抗蚀层，对绝缘基板（1）进行湿法全蚀刻，得到凸块第一凸起部（31），用去膜溶剂去除去第一凸起部（31）上的光刻胶图案（22），得到完全裸漏的凸块第一凸起部（31）；
第二光刻胶工序，在第一蚀刻工序后得到的凸块第一凸起部（31）的绝缘基板（1）上，压一层干膜Ⅰ（23），利用菲林底片对涂布了干膜Ⅰ（23）后的绝缘基板（1）进行曝光，显影将所需的干膜图案Ⅰ（24）保留；
第二蚀刻工序，用保留下来的干膜图案Ⅰ（24）做为抗蚀层，对绝缘基板（1）进行湿法全蚀刻，得到凸块第二凸起部（32），接着用去膜溶剂去除干膜图案Ⅰ（24）得到完全裸漏的凸块第一凸起部（31）和凸块第二凸起部（32）；
压合工序，在第二蚀刻工序后得到凸块第一凸起部（31）和凸块第二凸起部（32）的绝缘基板（1）背面铜箔（12）上，层压一层绝缘层（13），形成新的基板（1-1）；
第三光刻胶工序，在压合工序得到的基板（1-1）的凸块第一凸起部（31）和凸块第二凸起部（32）上，压一层干膜Ⅱ（25），利用菲林底片对涂布干膜Ⅱ（25）的基板（1-1）进行曝光，显影将需要的干膜图案Ⅱ（26）保留；
第三蚀刻工序，用保留下来的干膜图案Ⅱ（26）做为抗蚀层，对基板（1-1）进行湿法全蚀刻，得到凸块第三凸起部（33）；
电镀铜工序，在基板（1-1）上通过电镀铜的方法，在凸块第一凸起部（31）、凸块第二凸起部（32）和凸块第三凸起部（33）的外表面镀铜，使得凸块第一凸起部（31）、凸块第二凸起部（32）和凸块第三凸起部（33）被电镀铜层（51）覆盖，成为一体；
第四光刻胶工序，在被电镀铜层（51）覆盖的凸块第一凸起部（31）、凸块第二凸起部（32）和凸块第三凸起部（33）的基板（1-1）上层压一层干膜Ⅲ（27），利用菲林底片对涂布了干膜Ⅲ（27）后的基板（1-1）进行曝光，显影将需要干膜图案Ⅲ（28）和开口（41）保留下来；
电镀镍金工序，将干膜图案Ⅲ（28）用作掩模进行无电解电镀镍金，用镍膜（52）覆盖电镀铜层（51）的表面，接着用去膜溶剂去除去干膜图案Ⅲ（28），得到完全裸漏的凸块（3）。
2.根据权利要求1所述的一种COF基板高强度凸块的制造方法，其特征在于：所述的绝缘基板（1）由具有电绝缘性的绝缘基材（10）、铜箔（11）和背面铜箔（12）构成，绝缘基板（1）采用双面敷铜。
3.根据权利要求2所述的一种COF基板高强度凸块的制造方法，其特征在于：所述的铜箔（11）厚度为8um-16um，绝缘基材（10）为聚酰亚胺，厚度为 15-125um 的柔性绝缘基材。
4.根据权利要求1所述的一种COF基板高强度凸块的制造方法，其特征在于：所述的第一次光刻胶工序中，光刻胶（21）使用正性或负性的任意一种，涂布前对绝缘基板（1）的铜箔（11）进行微蚀刻。
5.根据权利要求1所述的一种COF基板高强度凸块的制造方法，其特征在于：所述的第二光刻胶工序、第三光刻胶工序和第四光刻胶工序中，通过真空压模机进行压膜。
6.根据权利要求1所述的一种COF基板高强度凸块的制造方法，其特征在于：所述的第二蚀刻工序中，对绝缘基板（1）进行湿法全蚀刻时，使用蚀刻非聚酰亚胺的药水含高锰酸钠或高锰酸钾的药液，通过采用喷淋方式，对绝缘基板（1）上的凸块垂直喷射高锰酸钠或高锰酸钾蚀刻药液，达到完全蚀刻聚酰亚胺。
7.根据权利要求1所述的一种COF基板高强度凸块的制造方法，其特征在于：所述的压合工序中，绝缘层（13）的材料为聚酰亚胺，厚度在15-125um。
8.根据权利要求1所述的一种COF基板高强度凸块的制造方法，其特征在于：所述的电镀镍金工序中，镍膜（52）的厚度尺寸在 2-10μm镍膜（52）的组分，镍为 87-98%，磷为2-13%。
9.根据权利要求1所述的一种COF基板高强度凸块的制造方法，其特征在于：所述的电镀镍金工序中，在电镀后进行热处理采用300 ~ 500℃进行1小时热处理，提高镍膜（52）的硬度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910784085.XA CN110517960B (zh) | 2019-08-23 | 2019-08-23 | 一种cof基板高强度凸块的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910784085.XA CN110517960B (zh) | 2019-08-23 | 2019-08-23 | 一种cof基板高强度凸块的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110517960A true CN110517960A (zh) | 2019-11-29 |
| CN110517960B CN110517960B (zh) | 2021-03-30 |
Family
ID=68626556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910784085.XA Active CN110517960B (zh) | 2019-08-23 | 2019-08-23 | 一种cof基板高强度凸块的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110517960B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101365300A (zh) * | 2007-08-08 | 2009-02-11 | 富葵精密组件(深圳)有限公司 | 电路板导电线路的制作方法 |
| JP2010062189A (ja) * | 2008-09-01 | 2010-03-18 | Hitachi Cable Ltd | 配線板の製造方法および配線板 |
| CN102315182A (zh) * | 2010-07-08 | 2012-01-11 | 台湾积体电路制造股份有限公司 | 半导体芯片及其制造方法 |
| CN109817600A (zh) * | 2017-11-22 | 2019-05-28 | 矽品精密工业股份有限公司 | 电子封装件及其制法 |
| CN109979834A (zh) * | 2019-03-29 | 2019-07-05 | 颀中科技（苏州）有限公司 | 用于半导体封装的凸块制造方法 |
-
2019
- 2019-08-23 CN CN201910784085.XA patent/CN110517960B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101365300A (zh) * | 2007-08-08 | 2009-02-11 | 富葵精密组件(深圳)有限公司 | 电路板导电线路的制作方法 |
| JP2010062189A (ja) * | 2008-09-01 | 2010-03-18 | Hitachi Cable Ltd | 配線板の製造方法および配線板 |
| CN102315182A (zh) * | 2010-07-08 | 2012-01-11 | 台湾积体电路制造股份有限公司 | 半导体芯片及其制造方法 |
| CN109817600A (zh) * | 2017-11-22 | 2019-05-28 | 矽品精密工业股份有限公司 | 电子封装件及其制法 |
| CN109979834A (zh) * | 2019-03-29 | 2019-07-05 | 颀中科技（苏州）有限公司 | 用于半导体封装的凸块制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110517960B (zh) | 2021-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7838967B2 (en) | Semiconductor chip having TSV (through silicon via) and stacked assembly including the chips | |
| US7957154B2 (en) | Multilayer printed circuit board | |
| KR100383112B1 (ko) | 수지로 밀봉된 반도체 장치 | |
| KR101344800B1 (ko) | 배선 기판 및 반도체 장치 | |
| US6486549B1 (en) | Semiconductor module with encapsulant base | |
| TWI246753B (en) | Package substrate for electrolytic leadless plating and manufacturing method thereof | |
| CN1873935B (zh) | 配线基板的制造方法及半导体器件的制造方法 | |
| KR100551576B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US20090095508A1 (en) | Printed circuit board and method for manufacturing the same | |
| KR20100038148A (ko) | 배선 기판 및 그 제조 방법 | |
| WO2020238914A1 (zh) | 一种高密度线路嵌入转移的扇出型封装结构及其制作方法 | |
| US5965944A (en) | Printed circuit boards for mounting a semiconductor integrated circuit die | |
| KR20060120475A (ko) | 커패시터 회로 부착 필름 캐리어 테이프 및 그 제조방법과, 커패시터 회로 부착 표면 실장 필름 캐리어 테이프및 그 제조 방법 | |
| KR20040027345A (ko) | 회로 장치의 제조 방법 | |
| US20050073039A1 (en) | Semiconductor device and method of fabricating the same | |
| KR101186879B1 (ko) | 리드 프레임 및 그 제조 방법 | |
| CN110517960A (zh) | 一种cof基板高强度凸块的制造方法 | |
| JP3925752B2 (ja) | バンプ付き配線基板及び半導体パッケ−ジの製造法 | |
| CN110517965A (zh) | 一种精密线路cof基板金凸块的制造方法 | |
| JP2000091743A (ja) | ビルドアップ多層基板及びその製造方法 | |
| JP2006093576A (ja) | 半導体装置及びその製造方法 | |
| KR20030072855A (ko) | 플립칩 비지에이 반도체 패키지용 인쇄회로기판의범프패드 도금방법 | |
| JP2007324232A (ja) | Ｂｇａ型多層配線板及びｂｇａ型半導体パッケージ | |
| TWI233672B (en) | High density substrate for flip chip | |
| JP2002176267A (ja) | 電子部品、回路装置とその製造方法並びに半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 221000 north of Liaohe Road and west of Huashan Road, Pizhou Economic Development Zone, Xuzhou City, Jiangsu Province Patentee after: Jiangsu SHANGDA Semiconductor Co.,Ltd. Address before: 221000 north of Liaohe Road and west of Huashan Road, Pizhou Economic Development Zone, Xuzhou City, Jiangsu Province Patentee before: Jiangsu Shangda Electronics Co.,Ltd. |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: A manufacturing method of high strength bump of COF substrate Effective date of registration: 20220726 Granted publication date: 20210330 Pledgee: Jiangsu Zhangjiagang Rural Commercial Bank Co.,Ltd. Pizhou sub branch Pledgor: Jiangsu SHANGDA Semiconductor Co.,Ltd. Registration number: Y2022320000399 |