CN110504961B - 一种多模预分频器及其分频方法 - Google Patents

一种多模预分频器及其分频方法 Download PDF

Info

Publication number
CN110504961B
CN110504961B CN201910603116.7A CN201910603116A CN110504961B CN 110504961 B CN110504961 B CN 110504961B CN 201910603116 A CN201910603116 A CN 201910603116A CN 110504961 B CN110504961 B CN 110504961B
Authority
CN
China
Prior art keywords
frequency
signal
module
frequency division
feedback
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910603116.7A
Other languages
English (en)
Other versions
CN110504961A (zh
Inventor
潘海华
林承志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Runji Integrated Circuit Technology Co ltd
Original Assignee
Xiamen Runji Integrated Circuit Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Runji Integrated Circuit Technology Co ltd filed Critical Xiamen Runji Integrated Circuit Technology Co ltd
Priority to CN201910603116.7A priority Critical patent/CN110504961B/zh
Publication of CN110504961A publication Critical patent/CN110504961A/zh
Application granted granted Critical
Publication of CN110504961B publication Critical patent/CN110504961B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种多模预分频器，包括分频模块、反馈控制模块和模数扩展模块；所述模数扩展模块用于输入模数控制信号，并根据所述模数控制信号选择一个分频反馈信号；所述反馈控制模块用于输入模数转换信号，并根据所述模数转换信号对所述模数扩展模块选择的分频反馈信号进行逻辑调整；所述分频模块用于向所述模数扩展模块反馈多个分频反馈信号，以供所述模数扩展模块进行选择；输入频率信号，并根据所述反馈控制模块调整的分频反馈信号对所述频率信号进行分频处理，输出预分频信号。相应的，本发明还公开了一种多模预分频器的分频方法。采用本发明实施例，能够大大扩展分频器输出频率范围。

Description

一种多模预分频器及其分频方法
技术领域
本发明涉及电子设备、电子器件技术领域，尤其涉及一种多模预分频器及其分频方法。
背景技术
随着无线通讯技术的发展和半导体工艺的进步，射频收发机系统得以实现单片集成。在大多数射频收发机中，一个高精度、高稳定性和低功耗的频率合成器是决定整个射频系统的性能的关键所在，而分频器作为频率合成器中实现功能的重要模块，为高频信号系统提供多个高精度高频信道的同时也消耗着射频发射系统相当一部分的功耗，在通信过程中各个信道之间的切换都要依靠分频器实现，所以设计一个性能良好的分频器具有比较高的现实意义和工程应用价值。
传统的整数分频器由于受到参考频率、锁定时间及频率分辨率之间的相互制约，已经无法满足现代射频系统的要求。所以在整数分频的基础上发展了小数分频器，可以以较高的晶振频率和较宽的环路带宽来实现较窄的输出信道间隔，降低了系统的分频比和带内噪声同时使环路的锁定时间减小，输出速度得到提高，是现在频率合成器的主流结构，而能够实现小数分频的关键性电路是能够实现双模分频的预分频器。
小数分频器中的整数可编程分频器包括双模预分频器和可编程计数器，其中双模预分频器是基于数字逻辑电路的状态机理论，由触发器和逻辑门组合而成，其结构通常由三部分组成：同步分频部分23、异步分频部分24和反馈控制部分22，如图1所示。同步分频部分是工作在满时钟频率下受控制信号控制产生双模分频的部分，位于分频器前端，由于工作在最高频率下，要求转换速度快，这一部分也是消耗能量最大的部分；异步分频部分是数字电路中一连串异步模二的计数器，它的工作频率一次递减一半，这一部分工作频率较低，工作速度要求不高，能量的消耗也比较少；反馈控制部分是将异步部分的输出信号和来自外界的控制信号合成，产生控制同步部分分频模数的控制信号，这一部分是采用数字逻辑的逻辑门组合实现信号的判定。
根据图1分析分频器的工作原理，当MC＝0时分配器的分频比为N＝2n，当MC＝1时分配器的分频比为N+1＝2n+1，使得分频器输出频率比范围为2n～2n+1，其中n为触发器的分频级数。由此可见，传统双模预分频器会限制分频器的最大输出频率范围。
发明内容
本发明实施例提出一种多模预分频器及其分频方法，能够大大扩展分频器输出频率范围。
本发明实施例提供一种多模预分频器，包括分频模块、反馈控制模块和模数扩展模块；
所述模数扩展模块用于输入模数控制信号，并根据所述模数控制信号选择一个分频反馈信号；
所述反馈控制模块用于输入模数转换信号，并根据所述模数转换信号对所述模数扩展模块选择的分频反馈信号进行逻辑调整；
所述分频模块用于向所述模数扩展模块反馈多个分频反馈信号，以供所述模数扩展模块进行选择；输入频率信号，并根据所述反馈控制模块调整的分频反馈信号对所述频率信号进行分频处理，输出预分频信号。
进一步地，所述分频模块包括同步分频单元和异步分频单元；
所述同步分频单元用于输入所述频率信号，并根据所述反馈控制模块调整的分频反馈信号对所述频率信号进行同步分频处理；
所述异步分频单元，用于向所述模数扩展模块反馈多个分频反馈信号，以供所述模数扩展模块进行选择；对所述同步分频单元处理的频率信号进行异步分频处理，输出所述预分频信号。
进一步地，所述同步分频单元包括同步触发器；
所述同步分频单元还用于输入所述模数控制信号，并根据所述模数控制信号调节所述同步触发器的延时时间。
进一步地，所述反馈控制模块包括逻辑与门；
所述反馈控制模块具体用于输入模数转换信号，并对所述模数转换信号和所述模数扩展模块选择的分频反馈信号进行逻辑与操作。
进一步地，所述异步分频单元包括异步触发器组件；所述异步触发器组件由多个串联的异步触发器组成；
所述异步分频单元具体用于分别通过每个异步触发器向所述模数扩展模块反馈一种分频反馈信号，以供所述模数扩展模块进行选择；通过所述异步触发器组件对所述同步分频单元处理的频率信号进行异步分频处理，并输出所述预分频信号。
相应地，本发明实施例还提供一种多模预分频器的分频方法，能够应用于上述多模预分频器中，所述方法包括：
分频模块向模数扩展模块反馈多个分频反馈信号；
所述模数扩展模块输入模数控制信号，并根据所述模数控制信号从所述多个分频反馈信号中选择一个分频反馈信号；
反馈控制模块输入模数转换信号，并根据所述模数转换信号对所述模数扩展模块选择的分频反馈信号进行逻辑调整；
所述分频模块输入频率信号，并根据所述反馈控制模块调整的分频反馈信号对所述频率信号进行分频处理，输出预分频信号。
进一步地，所述分频模块包括同步分频单元和异步分频单元；
所述分频模块输入频率信号，并根据所述反馈控制模块调整的分频反馈信号对所述频率信号进行分频处理，输出预分频信号，具体包括：
所述同步分频单元输入所述频率信号，并根据所述反馈控制模块调整的分频反馈信号对所述频率信号进行同步分频处理；
所述异步分频单元对所述同步分频单元处理的频率信号进行异步分频处理，输出所述预分频信号。
进一步地，所述同步分频单元包括同步触发器；
所述分频方法还包括：
所述同步分频单元输入所述模数控制信号，并根据所述模数控制信号调节所述同步触发器的延时时间。
实施本发明实施例，具有如下有益效果：
本发明实施例提供的多模预分频器及其分频方法，通过增加模数扩展模块对分频模块反馈的分频反馈信号进行选择，以根据选择的分频反馈信号对输入的频率信号分频处理，大大扩展分频器输出频率范围；根据模数控制信号调节同步触发器的延时时间，进一步提高分频器在高频频率信号输入时的带宽，同时改善分频器的稳定性和精度性能。
附图说明
图1是现有技术中双模预分频器的一个实施例的结构示意图；
图2是本发明提供的多模预分频器的一个实施例的结构示意图；
图3是现有技术中的分频器的一个实施例的结构示意图；
图4是本发明提供的多模预分频器的分频方法的一个实施例的流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
参见图2，本发明提供的多模预分频器的一个实施例的结构示意图，包括分频模块31、反馈控制模块34和模数扩展模块35；
所述模数扩展模块35用于输入模数控制信号，并根据所述模数控制信号选择一个分频反馈信号；
所述反馈控制模块34用于输入模数转换信号，并根据所述模数转换信号对所述模数扩展模块35选择的分频反馈信号进行逻辑调整；
所述分频模块31用于向所述模数扩展模块35反馈多个分频反馈信号，以供所述模数扩展模块35进行选择；输入频率信号，并根据所述反馈控制模块34调整的分频反馈信号对所述频率信号进行分频处理，输出预分频信号。
需要说明的是，多模预分频器还包括模数控制信号输入端D、模数转换信号输入端MC、频率信号输入端fin和预分频信号输出端fpre；所述模数控制信号输入端D与所述模数扩展模块35的控制端连接，所述模数扩展模块35的输出端、所述模数转换信号输入端MC分别与所述反馈控制模块34的输入端连接，所述反馈控制模块34的输出端、所述频率信号输入端fin分别与所述分频模块31的输入端连接，所述分频模块31的反馈端与所述模数扩展模块35的输入端连接，所述分频模块31的输出端与所述预分频信号输出端fpre连接。
进一步地，所述分频模块包括同步分频单元32和异步分频单元33；
所述同步分频单元32用于输入所述频率信号，并根据所述反馈控制模块34调整的分频反馈信号对所述频率信号进行同步分频处理；
所述异步分频单元33用于向所述模数扩展模块35反馈多个分频反馈信号，以供所述模数扩展模块35进行选择；对所述同步分频单元32处理的频率信号进行异步分频处理，输出所述预分频信号。
其中，所述同步分频单元32的输入端分别与所述反馈控制模块34的输出端、所述频率信号输入端fin连接，所述同步分频单元32的输出端与所述异步分频单元33的输入端连接，所述异步分频单元33的反馈端与所述模数扩展模块35的输入端连接，所述异步分频单元33的输出端与所述预分频信号输出端fpre连接。
需要说明的是，模数扩展模块35通过模数控制信号输入端D外部输入模数控制信号D<k:0>，将异步分频单元33反馈的分频反馈信号(fb_k,fb_k-1,…，fb_1,fb_0)做逻辑选择后输出的信号作为反馈控制模块34的输入，并经反馈控制模块34逻辑调整后输出至同步分频单元32，同步分频单元32根据反馈控制模块34输出的信号对输入的频率信号fin进行同步分频处理，获得同步频率输出信号，即同步频率输出信号与输入的频率信号相位相同。同步频率输出信号作为异步分频单元33的输入，经异步分频单元的异步分频处理后，输出预分频信号fpre。
其中，当模数控制信号D<k:0>选择2分频反馈信号fb_0时，则多模预分频器的分频模数为2/3，当选择M分频反馈信号fb_k-1时，多模预分频器的分频比为M-1/M，同理，当选择第M+1位反馈频率fb_k时，多模预分频器的分频比为M/M+1，则多模预分频器的输出频率与输入频率的关系为：
fin＝A·fpre (1)
其中，2≤A≤M+1，M为整数，且M为2的m次方(m＝1,2,3，...)。
如图3所示，以传统的双模预分频器作为前置的分频器包括双模预分频器11和可编程计数器12，其中可编程计数器包括P计数器、逻辑控制单元和S计数器。fin是频率综合器中振荡器的输出频率，fout为振荡器输出经分频器分频后的频率信号。
该分频器的工作原理是在分频器重置后，双模预分频器工作在N+1分频模式，同时S计数器和P计数器开始工作,此时MC＝0；当S计数器计满S个脉冲信号后，模式转换信号MC变为0并使双模预分频器工作在N分频模式，此时S计数器停止计数，P计数器继续计数，直到计满P个输入脉冲后，输出一个分频脉冲，并将MC重置0，同时重置整个计数器。其中对P/S计数器的要求是P计数器的最大计数值大于S计数器的最大计数值，则基于双模分频器的分频比为
Mfrac＝(N+1)S+N(P-S)＝NP+S (2)
其中，N、P和S整数，N一般为2的n次方(n＝1,2,3...)，则有
fin＝(2n·P+S)fout (3)
在频率综合器中fin为振荡器的输出频率信号，fout作为内部反馈频率信号与参考频率fref作比较使振荡器输出频率稳定，所以振荡器的输出频率与参考频率的关系为
fin＝fvco＝(2n·P+S)fout＝(2n·P+S)fref (4)
其中，fref表示晶振频率(作为参考频率)，fvco表示振荡器输出频率。
尽管P和S可通过寄存器配置，但传统双模预分频器中N是固定值，因此，当频率合成器的最小输出频率和频率精度都已经确定的情况下，传统的双模预分频器会限制分频器的最大输出频率范围。
而采用本发明所提供的多模预分频器作为前置的分频器，结合公式(1)、(2)、(3)和(4)可得：
fin＝(2m·P+S)fref (5)
公式(5)中m可根据D<k:0>模数控制信号配置，m数值与D<k:0>二进制数值成正比，当振荡器输出频率越高时，分频比越大，频率减小时分频比越低，可得振荡器输出频率范围为[(2P+S)fref，(2m·P+S)fref]，因此本发明很好的克服了传统分频器的输出频带窄、分频比不连续的缺陷。
进一步地，所述同步分频单元包括同步触发器；
所述同步分频单元还用于输入所述模数控制信号，并根据所述模数控制信号调节所述同步触发器的延时时间。
需要说明的是，模数控制信号D<k:0>同时输入到同步分频单元的逻辑控制部分，根据模数扩展模块的大小同步调节同步触发器的延时时间，即通过模数控制信号D<k:0>控制同步触发器偏置电流大小，进一步提高分频器在高频频率信号输入时的带宽。
在分频器中同步分频单元面临着系统中最高频率部分，当输入频率越高，分频器的分频模数也越高，需要更低的延时确保电路的稳定运行，此时通过模数控制信号减小同步频率部分延时，提高同步触发器工作性能；当输入频率较低时，分频模数降低，此时同步分频单元不需要维持低延时性能也能保证分频器稳定工作，通过模数控制信号调节延时时间，优化了分频器系统功耗。
进一步地，所述反馈控制模块包括逻辑与门；
所述反馈控制模块具体用于输入模数转换信号，并对所述模数转换信号和所述模数扩展模块选择的分频反馈信号进行逻辑与操作。
进一步地，所述异步分频单元包括异步触发器组件；所述异步触发器组件由多个串联的异步触发器组成；
所述异步分频单元具体用于分别通过每个异步触发器向所述模数扩展模块反馈一种分频反馈信号，以供所述模数扩展模块进行选择；通过所述异步触发器组件对所述同步分频单元处理的频率信号进行异步分频处理，并输出所述预分频信号。
本发明实施例通过扩展分频模数和调节延时时间，降低电路功耗的同时，提高了分频器工作频带范围和反应速率，改善了分频器的稳定性和精度性能。
相应的，本发明还提供一种多模预分频器的分频方法，能够应用于上述多模预分频器中。
参见图4，是本发明提供的多模预分频器的分频方法的一个实施例的流程示意图，包括：
S1、分频模块向模数扩展模块反馈多个分频反馈信号；
S2、所述模数扩展模块输入模数控制信号，并根据所述模数控制信号从所述多个分频反馈信号中选择一个分频反馈信号；
S3、反馈控制模块输入模数转换信号，并根据所述模数转换信号对所述模数扩展模块选择的分频反馈信号进行逻辑调整；
S4、所述分频模块输入频率信号，并根据所述反馈控制模块调整的分频反馈信号对所述频率信号进行分频处理，输出预分频信号。
进一步地，所述分频模块包括同步分频单元和异步分频单元；
所述分频模块输入频率信号，并根据所述反馈控制模块调整的分频反馈信号对所述频率信号进行分频处理，输出预分频信号，具体包括：
所述同步分频单元输入所述频率信号，并根据所述反馈控制模块调整的分频反馈信号对所述频率信号进行同步分频处理；
所述异步分频单元对所述同步分频单元处理的频率信号进行异步分频处理，输出所述预分频信号。
进一步地，所述同步分频单元包括同步触发器；
所述分频方法还包括：
所述同步分频单元输入所述模数控制信号，并根据所述模数控制信号调节所述同步触发器的延时时间。
本发明实施例通过扩展分频模数和调节延时时间，降低电路功耗的同时，提高了分频器工作频带范围和反应速率，改善了分频器的稳定性和精度性能。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。

Claims (5)

1.一种多模预分频器，其特征在于，包括分频模块、反馈控制模块和模数扩展模块；
所述模数扩展模块用于输入模数控制信号，并根据所述模数控制信号选择一个分频反馈信号；
所述反馈控制模块用于输入模数转换信号，并根据所述模数转换信号对所述模数扩展模块选择的分频反馈信号进行逻辑调整；
所述分频模块用于向所述模数扩展模块反馈多个分频反馈信号，以供所述模数扩展模块进行选择；输入频率信号，并根据所述反馈控制模块调整的分频反馈信号对所述频率信号进行分频处理，输出预分频信号；
其中，所述分频模块包括同步分频单元和异步分频单元；
所述同步分频单元用于输入所述频率信号，并根据所述反馈控制模块调整的分频反馈信号对所述频率信号进行同步分频处理；
所述异步分频单元，用于向所述模数扩展模块反馈多个分频反馈信号，以供所述模数扩展模块进行选择；对所述同步分频单元处理的频率信号进行异步分频处理，输出所述预分频信号；
其中，所述反馈控制模块包括逻辑与门；
所述反馈控制模块具体用于输入模数转换信号，并对所述模数转换信号和所述模数扩展模块选择的分频反馈信号进行逻辑与操作；
其中，所述异步分频单元包括异步触发器组件；所述异步触发器组件由多个串联的异步触发器组成；
所述异步分频单元具体用于分别通过每个异步触发器向所述模数扩展模块反馈一种分频反馈信号，以供所述模数扩展模块进行选择；通过所述异步触发器组件对所述同步分频单元处理的频率信号进行异步分频处理，并输出所述预分频信号。
2.如权利要求1所述的多模预分频器，其特征在于，所述同步分频单元包括同步触发器；
所述同步分频单元还用于输入所述模数控制信号，并根据所述模数控制信号调节所述同步触发器的延时时间。
3.一种多模预分频器的分频方法，能够应用于如权利要求1至2任一项所述的多模预分频器中，其特征在于，所述方法包括：
分频模块向模数扩展模块反馈多个分频反馈信号；
所述模数扩展模块输入模数控制信号，并根据所述模数控制信号从所述多个分频反馈信号中选择一个分频反馈信号；
反馈控制模块输入模数转换信号，并根据所述模数转换信号对所述模数扩展模块选择的分频反馈信号进行逻辑调整；
所述分频模块输入频率信号，并根据所述反馈控制模块调整的分频反馈信号对所述频率信号进行分频处理，输出预分频信号。
4.如权利要求3所述的多模预分频器的分频方法，其特征在于，所述分频模块包括同步分频单元和异步分频单元；
所述分频模块输入频率信号，并根据所述反馈控制模块调整的分频反馈信号对所述频率信号进行分频处理，输出预分频信号，具体包括：
所述同步分频单元输入所述频率信号，并根据所述反馈控制模块调整的分频反馈信号对所述频率信号进行同步分频处理；
所述异步分频单元对所述同步分频单元处理的频率信号进行异步分频处理，输出所述预分频信号。
5.如权利要求4所述的多模预分频器的分频方法，其特征在于，所述同步分频单元包括同步触发器；
所述分频方法还包括：
所述同步分频单元输入所述模数控制信号，并根据所述模数控制信号调节所述同步触发器的延时时间。
CN201910603116.7A 2019-07-05 2019-07-05 一种多模预分频器及其分频方法 Active CN110504961B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910603116.7A CN110504961B (zh) 2019-07-05 2019-07-05 一种多模预分频器及其分频方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910603116.7A CN110504961B (zh) 2019-07-05 2019-07-05 一种多模预分频器及其分频方法

Publications (2)

Publication Number Publication Date
CN110504961A CN110504961A (zh) 2019-11-26
CN110504961B true CN110504961B (zh) 2023-09-22

Family

ID=68585827

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910603116.7A Active CN110504961B (zh) 2019-07-05 2019-07-05 一种多模预分频器及其分频方法

Country Status (1)

Country Link
CN (1) CN110504961B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110677153A (zh) * 2019-10-15 2020-01-10 成都振芯科技股份有限公司 可扩展分频比范围的高速分频器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6411669B1 (en) * 2000-05-25 2002-06-25 C&S Technology Co., Ltd. Dual-modulus prescaler for RF synthesizer
JP2003124808A (ja) * 2001-10-15 2003-04-25 Nec Yamagata Ltd プリスケーラ、分周カウンタ及びｐｌｌ周波数シンセサイザ
CN101127522A (zh) * 2007-09-24 2008-02-20 威盛电子股份有限公司 分频器
CN102291133A (zh) * 2011-07-05 2011-12-21 上海信朴臻微电子有限公司 多模分频器
CN103297037A (zh) * 2013-06-24 2013-09-11 中国科学院微电子研究所 一种基于模块化的多模分频器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI108380B (fi) * 2000-03-10 2002-01-15 Nokia Corp Monimurtojakajainen esijakaja
US20050253630A1 (en) * 2004-05-11 2005-11-17 Hong-Yi Huang Dual-modulus prescaler using double edge triggered D-flip-flops
KR100810501B1 (ko) * 2005-12-08 2008-03-07 한국전자통신연구원 광대역 다중모드 주파수 합성기 및 가변 분주기

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6411669B1 (en) * 2000-05-25 2002-06-25 C&S Technology Co., Ltd. Dual-modulus prescaler for RF synthesizer
JP2003124808A (ja) * 2001-10-15 2003-04-25 Nec Yamagata Ltd プリスケーラ、分周カウンタ及びｐｌｌ周波数シンセサイザ
CN101127522A (zh) * 2007-09-24 2008-02-20 威盛电子股份有限公司 分频器
CN102291133A (zh) * 2011-07-05 2011-12-21 上海信朴臻微电子有限公司 多模分频器
CN103297037A (zh) * 2013-06-24 2013-09-11 中国科学院微电子研究所 一种基于模块化的多模分频器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
一种基于新的优化结构和动态电路技术CMOS双模预分频器(英文);池保勇,石秉学;《半导体学报》;20020408;全文 *

Also Published As

Publication number Publication date
CN110504961A (zh) 2019-11-26

Similar Documents

Publication Publication Date Title
EP1562294B1 (en) Fractional frequency divider circuit and data transmission apparatus using the same
CN105577178B (zh) 一种宽带低相位噪声Sigma-Delta锁相环
EP0272938A2 (en) Frequency synthesizer
JP5837617B2 (ja) オクターブ境界を越えて拡張された同期範囲を有する分周器
US7372340B2 (en) Precision frequency and phase synthesis with fewer voltage-controlled oscillator stages
CN110612667B (zh) 频率产生器以及频率产生方法
EP1467488B1 (en) Clock generating circuit
US8565368B1 (en) Wide range multi-modulus divider in fractional-N frequency synthesizer
CN107565956B (zh) 应用于双环路时钟数据恢复电路中的vco频带切换电路及其环路切换方法
US7215211B2 (en) Prescaler for a fractional-N synthesizer
CN110504961B (zh) 一种多模预分频器及其分频方法
CN111245472A (zh) 射频收发芯片、针对射频收发芯片的同步系统及方法
CN112713896A (zh) 一种用于小数分频锁相环中的改进型脉冲吞咽分频器及分频方法
KR20160132446A (ko) 주파수 합성기
US9385688B2 (en) Filter auto-calibration using multi-clock generator
CN112039521A (zh) 用于小数分频的四模分频器、小数锁相环及芯片
CN210201812U (zh) 一种多模预分频器
CN113114237B (zh) 一种能够实现快速频率锁定的环路系统
CN212588320U (zh) 一种用于小数分频的四模分频器、小数锁相环及芯片
US7231012B2 (en) Programmable frequency divider
US6556087B2 (en) Fractional frequency division frequency synthesizer having rounded phase control value
US7167685B2 (en) Frequency division
Zheng et al. A Low-Power RF Programmable Frequency Divider
CN107565964B (zh) 一种扩展分频比的可编程分频器
WO2006017519A1 (en) Frequencey prescaler

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20200120

Address after: Room 609, No.255, duying South Road, Jimei District, Xiamen City, Fujian Province

Applicant after: Xiamen runji integrated circuit technology Co.,Ltd.

Address before: 361000 Fujian City, Xiamen Software Park, the three phase of the main street, Yi Cheng, unit 359, 1404

Applicant before: KACHIP (XIAMEN) MICROELECTRONICS Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant