CN110504356A - 制造磁隧道结装置的方法 - Google Patents

制造磁隧道结装置的方法 Download PDF

Info

Publication number
CN110504356A
CN110504356A CN201910404401.6A CN201910404401A CN110504356A CN 110504356 A CN110504356 A CN 110504356A CN 201910404401 A CN201910404401 A CN 201910404401A CN 110504356 A CN110504356 A CN 110504356A
Authority
CN
China
Prior art keywords
temperature
oxidizing gas
wafer
metal layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910404401.6A
Other languages
English (en)
Other versions
CN110504356B (zh
Inventor
金晥均
卢恩仙
李俊明
林佑昶
郑峻昊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110504356A publication Critical patent/CN110504356A/zh
Application granted granted Critical
Publication of CN110504356B publication Critical patent/CN110504356B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

提供了一种制造磁隧道结(MTJ)装置的方法。所述方法包括以下步骤：在基底上方形成自由磁性层、在自由磁性层上方形成金属层以及通过在250K或更低的温度下将金属层暴露于氧化气体来对金属层进行氧化。

Description

制造磁隧道结装置的方法
要求于2018年5月18日在韩国知识产权局提交的第10-2018-0057058号韩国专利申请的优先权，所述韩国专利申请的公开内容通过引用全部包含于此。
技术领域
本公开涉及在制造磁隧道结(MTJ)装置期间金属层的氧化。另外，本公开涉及一种MTJ装置，并且涉及一种晶圆加工设备。
背景技术
为了形成磁阻随机存取存储器(MRAM)的磁隧道结(MTJ)结构，可以氧化沉积在自由磁性层上的金属层以形成氧化物层。
发明内容
根据本公开的一方面，提供制造磁隧道结(MTJ)装置的方法。所述方法包括以下步骤：基底上方形成自由磁性层、在自由磁性层上方形成金属层以及通过在250K或更低温度下将金属层暴露于氧化气体来氧化金属层。
根据本公开的另一方面，提供一种磁隧道结(MTJ)装置。所述MTJ装置包括基底、位于基底上方的下电极、位于下电极上方的固定磁性层、位于固定磁性层上方的隧道阻挡层、位于隧道阻挡层上方的自由磁性层、位于自由磁性层上方的已氧化的金属层以及位于已氧化的金属层上方的上电极。已氧化的金属层的表面粗糙度小于或等于0.37nm。
根据本公开的又一方面，提供一种晶圆加工设备。所述晶圆加工设备包括：腔室、位于腔室内部并且被构造为支撑基底的静电吸盘、用于将氧化气体喷射到静电吸盘上方的喷头以及位于静电吸盘下方并且与静电吸盘热结合的冷却板。喷头包括中心部分和围绕中心部分的外围部分，并且对于喷头的中心部分和外围部分中的每个，独立地控制氧化气体的喷射。
附图说明
通过下面参照附图的详细描述，本公开的以上和其他方面及特征将变得易于清楚，在附图中：
图1是根据本公开的实施例在描述晶圆加工设备时用于参考的剖视图；
图2是在描述可以在图1的晶圆加工设备中使用的氧化气体喷射器的示例时用于参考的图；
图3是在描述可以在图1的晶圆加工设备中使用的氧化气体喷射器的另一示例时用于参考的图；
图4是在描述图1的晶圆加工设备的操作示例时用于参考的剖视图；
图5和图6是在描述图1的晶圆加工设备的操作示例时用于参考的剖视图；
图7是根据本公开的另一实施例在描述晶圆加工设备时用于参考的剖视图；
图8是根据本公开的又一实施例在描述晶圆加工设备时用于参考的剖视图；
图9和图10是在描述图8的晶圆加工设备的操作示例时用于参考的剖视图；
图11是根据本公开的另一实施例在描述晶圆加工设备时用于参考的剖视图；
图12是在描述图11的晶圆加工设备的操作示例时用于参考的剖视图；
图13是在描述图11的晶圆加工设备的操作示例时用于参考的剖视图；
图14至图17是根据本公开的实施例在描述用于制造存储器装置的方法时用于参考的剖视图；
图18至图22是根据本公开的实施例在描述用于制造存储器装置的方法时用于参考的剖视图；以及
图23是在描述可以用于图1的晶圆加工设备的氧化气体喷射器的另一示例时用于参考的图。
具体实施方式
图1是根据本公开的实施例在描述晶圆加工设备1时用于参考的剖视图。
根据本公开的实施例的晶圆加工设备1可以用于在晶圆W上制造半导体装置。具体地，根据本实施例的示例，可以于在晶圆W上形成磁阻存储器装置(例如，MRAM：磁阻随机存取存储器)期间使用晶圆加工设备1。
例如，晶圆加工设备可以用于形成磁阻存储器装置的磁隧道结(MTJ)结构的氧化物层。氧化物层可以通过对沉积在位于晶圆W上的自由磁性层上的金属层进行氧化来形成。这里，氧化物层可以包含具有绝缘性质的金属氧化物。在本公开的一些实施例中，氧化物层可以包括氧化钽(TaO)、氧化锆(ZrO)、氧化钛(TiO)、氧化钒(VO)、氧化钇(YO)、氧化钪(ScO)、氧化钼(MoO)、氧化镁(MgO)、氧化钴(CoO)等。稍后将参照图14至图17更详细地描述这样的磁隧道结结构。
参照图1，晶圆加工设备1可以包括腔室10、设置在腔室10内部的静电吸盘20、冷却板30以及氧化气体喷射器40。
腔室10提供用于冷却并氧化晶圆W的空间。在公开的一些实施例中，腔室10可以由金属材料制成并且可以电接地。腔室10可以配备有未示出的额外组件，诸如，用于将腔室10内的压力调节到期望的真空度的真空泵、用于排出在加工期间产生的反应副产物的排气口等。这些额外组件和其他额外组件可以位于腔室10内部和/或外部。
静电吸盘20在加工期间支撑晶圆W。具体地，静电吸盘20可以静电吸引晶圆W以在腔室10内固定晶圆W的位置。为此，静电吸盘20可以包括静电电极(未示出)，所述静电电极用于响应于外部电源而产生作用在晶圆W上的静电力。
在本公开的一些实施例中，静电吸盘20也可以在加工期间用于冷却晶圆W。在这种情况下，冷却剂通路22可以形成在静电吸盘20的表面处或表面附近。冷却剂通路22可以从可以位于腔室10外部的冷却剂源(例如冷却剂泵)接收冷却流体的供应。流过冷却剂通路22的冷却流体可以从晶圆W吸收热以将晶圆W冷却到期望的加工温度。在本公开的一些实施例中，冷却流体可以包括诸如氦(He)和氩(Ar)的冷却气体。
另外，在本公开的一些实施例中，静电吸盘20可以包括用于将晶圆W降低到静电吸盘20上并用于将晶圆W抬升离开静电吸盘20的升降机构24。升降机构24可以例如由与晶圆W的下表面衔接的一个或更多个升降销构成。此外，尽管未示出，但是可以另外地提供用于在加工期间使静电吸盘20和晶圆W旋转的旋转驱动装置。
冷却板30设置在静电吸盘20下方，并用于将晶圆W进一步冷却到低温温度(例如，等于或小于260K)。冷却板30可以构造为与静电吸盘20的形状和直径对应的盘形状。在本公开的一些实施例中，冷却板30可以由导电材料形成，并且可以连接到电源或者接地。
在本公开的一些实施例中，冷却板30可以包括冷却部分32，所述冷却部分32具有一个或更多个冷却通道34，冷却通道34包含通过其循环的冷却液。冷却流体流动以通过具有晶圆W粘附到其的静电吸盘20来将晶圆W冷却(即，从晶圆W吸取热量)。由于冷却通道34可以从可安装在腔室10外部的冷却器(例如，冷却泵)接收冷却流体的供应，因此冷却通道34可以从静电吸盘20吸收大量的热，并且使得晶圆W冷却到低温温度。
在晶圆加工设备1中，静电吸盘20可以被称为上板，并且冷却板30可以被称为下板。
氧化气体喷射器40可以喷射用于将形成在晶圆W上的金属层氧化的氧化气体。氧化气体喷射器40可以包括用于将氧化气体喷射到晶圆W的多个喷射孔42。此外，氧化气体喷射器40可以通过氧化气体供应通路44从可设置在腔室10外部的气体供应装置接收氧化气体的供应。
在本公开的一些实施例中，氧化气体可以包括氧或者包含氧的混合物或化合物。例如，氧化气体可以包括O2、Ar/O2、O3等。在本公开的一些实施例中，可以以10sccm量级的低流速向形成在晶圆W上的金属层供应氧化气体。
在本实施例中，氧化气体喷射器40可以设置晶圆W的上部上方。在使用如上所述的诸如氧气的氧化气体来对形成在晶圆W上的金属层进行氧化的情况下，当氧化气体从晶圆W的下部或侧部喷射时，难以为磁隧道结获得低的芯片内分布或者实现均匀的氧化。因此，在本公开的各种实施例中，通过在晶圆W的上部上方设置氧化气体喷射器40，能够为磁隧道结保持低的芯片内分布并且实现均匀的氧化。
此外，在本实施例中，晶圆W的上表面与氧化气体喷射器40的下表面之间的距离D可以是10mm至30mm(包括10mm和30mm两者)的范围。如果晶圆W的上表面与氧化气体喷射器40的下表面之间的距离D落入该范围之外，则会难以为磁隧道结获得低的芯片内分布或者实现均匀的氧化。因此，在本公开的各种实施例中，通过将晶圆W的上表面与氧化气体喷射器40的下表面之间的距离D设定为10mm≤D≤30mm，能够为磁隧道结保持低的芯片内分布并且实现均匀的氧化。
图2是在解释可以用于图1的晶圆加工设备的氧化气体喷射器的示例时用于参考的图，图3是在解释可以用于图1的晶圆加工设备的氧化气体喷射器的另一示例时用于参考的图。
参照图2，喷头型氧化气体喷射器40a被示出为可以在图1晶圆加工设备中使用的氧化气体喷射器的示例。喷头型氧化气体喷射器40a包括沿圆形板的表面分散的多个喷射孔42a。喷头型氧化气体喷射器40a通过多个喷射孔42a将氧化气体喷射到晶圆W上。
在本公开的一些实施例中，多个喷射孔42a可以以各种不同图案中的任何一种图案布置。例如，与图2示出的构造不同，多个喷射孔42a可以仅设置成邻近喷头型氧化气体喷射器40a的边缘。另外，与图2示出的构造不同，多个喷射孔42a可以以任意布置形成。
图2示出了其中在氧化气体从喷头型氧化气体喷射器40a喷射时静电吸盘20不旋转的示例，但是本公开的范围不限于此。也就是说，与图2中示出的构造不同，在氧化气体从喷头型氧化气体喷射器40a喷射时，静电吸盘20可以在上述旋转驱动装置的控制下旋转。结果，氧化气体可以充分地喷射到晶圆W的整个区域中。
接着，参照图3，管型氧化气体喷射器40b被示出为可以在图1晶圆加工设备中使用的另一氧化气体喷射器的示例。管型氧化气体喷射器40b包括沿管以线布置的多个喷射孔42b。管型氧化气体喷射器40b通过多个喷射孔42b将氧化气体喷射到晶圆W上。在氧化气体从管型氧化气体喷射器40b喷射时，静电吸盘20可以在前述旋转驱动装置的控制下旋转。结果，氧化气体可以充分地喷射到晶圆W的整个区域。
图4是在描述图1的晶圆加工设备的操作示例时用于参考的剖视图。
参照图4，首先，晶圆加工设备1可以将晶圆W冷却到低温温度。
具体地，冷却板32可以将粘附到静电吸盘20的晶圆W冷却到低温温度。冷却板30的冷却通道34可以从可位于腔室10外部的冷却器(例如，冷却泵)接收冷却流体的供应，并且冷却通道34可以通过静电吸盘20从晶圆W吸收热。
此外，静电吸盘20的冷却剂通路22也可以从可位于腔室10外部的冷却器(例如，冷却泵)接收冷却流体的供应，并且流过冷却剂通路22的冷却气体也可以从晶圆W吸收热。
然后氧化气体喷射器40可以将氧化气体喷射到通过前述工艺冷却到低温温度的晶圆W。结果，可以将形成在晶圆W上的金属层氧化以变成氧化物层L1。
具体地，氧化气体喷射器40设置在晶圆W的上部上方并将氧化气体喷射到形成在晶圆W上的金属层，并且晶圆W的上表面与氧化气体喷射器40的下表面之间的距离D可以在10mm至30mm之间。
通过在其中晶圆W被冷却到低温温度的条件下形成氧化物层L1，能够使在形成氧化物层时渗透到自由磁性层中的氧最小化。此外，根据氧化气体喷射器40的以上布置，可以为磁隧道结保持低的芯片内分布以实现均匀的氧化。此外，由于冷却和氧化在腔室10中一起进行，因此没有必要单独提供冷却腔室和氧化腔室，并且能够节省会被腔室占据的空间。
另外，当与非低温温度下的氧化相比时，低温温度下的氧化引起改善的表面粗糙度。具体地，在非低温温度下氧化的情况下，氧化物层的表面粗糙度在0.38nm至0.43nm的范围内。另一方面，在低温温度氧化的情况下，氧化物层的平均表面粗糙度在0.32nm至0.37nm的范围内。
图5和图6是在进一步描述图1的晶圆加工设备的操作示例时用于参考的剖视图。在本操作示例中，如结合图4描述的形成氧化物层L1的步骤被认为是第一氧化。与图5和图6相关的工艺被认为是在第一氧化之后发生的第二氧化。
具体地，参照图5，在形成氧化物层L1之后，晶圆加工设备1的升降机构24可以将晶圆W从静电吸盘20的支撑表面抬升。结果，在第一温度下冷却的晶圆W的温度可以上升到比第一温度高的第二温度。
接着，参照图6，氧化气体喷射器40在第二温度下将氧化气体再次喷射到晶圆W，以额外地对氧化物层L1进行氧化并且形成氧化物层L2。
在本实施例的情况下，如在先前的实施例的情况下，氧化气体喷射器40设置在晶圆W的上部上方，以将氧化气体喷射到形成在晶圆W上的金属层，并且在第一氧化和第二氧化两者中，晶圆W的上表面与氧化气体喷射器40的下表面之间的距离D可以为10mm至30mm。
同样在本实施例的情况下，第一氧化的氧化气体与第二氧化的氧化气体相同。然而，公开的实施例不限于这种形式。例如，第一氧化的氧化气体可以与第二氧化的氧化气体不同。
通过从低温第一氧化转换到非低温第二氧化，减少了总的加工时间。这是因为在低温温度下氧化发生得更慢。前述低温温度氧化的益处可以通过以下步骤来实现：首先在低温温度下氧化以获得氧化物层L1，然后转换到非低温温度工艺以加速整个氧化过程以获得最终的氧化物层L2。
在示例实施例中，第一氧化进行50秒至100秒(包括50秒和100秒两者)，第二氧化进行70秒至120秒(包括70秒和120秒两者)。
同样在示例实施例中，第一氧化的低温温度等于或小于250K。在另一示例实施例中，第一氧化的低温温度等于或小于230K。在另一示例实施例中，第一氧化的低温温度等于或小于200K。
在示例实施例中，第二氧化工艺的非低温温度大于250K。在另一示例实施例中，第二氧化工艺的非低温温度等于或大于270K。
图7是描述根据本公开的另一实施例在描述晶圆加工设备时用于参考的剖视图。在本示例中，前述的第一氧化和第二氧化在单独的腔室中进行。
参照图7，本公开的另一实施例的晶圆加工设备2可以包括两个腔室10a和10b。腔室10a和10b中的每个可以分别对应于独立的晶圆加工设备1a和1b。
第一腔室10a可以包括第一静电吸盘20a组，使得晶圆W的温度变成第一温度(即，低温温度)，第二腔室10b可以包括第二静电吸盘20b组，使得晶圆W的温度变成比第一温度高的第二温度。也就是说，当晶圆W与第一静电吸盘20a紧密接触时，可以预期的是晶圆W达到第一温度，并且当晶圆W与第二静电吸盘20b紧密接触时，可以预期的是晶圆W达到第二温度。
首先，将晶圆W固定到第一腔室10a的第一静电吸盘20a。然后，在晶圆加工设备1a将晶圆W冷却到第一温度之后，晶圆加工设备1a中的氧化气体喷射器可以首先将氧化气体喷射到第一温度的晶圆W。结果，形成在晶圆W上的金属层可以被氧化为氧化物层L1。也就是说，通过第一腔室10a中的第一静电吸盘20a而具有第一温度的晶圆W可以首先在第一腔室10a中被氧化。
接着，首先被氧化的晶圆W被移动到第二腔室10a，并且可以被固定到第二腔室10b的第二静电吸盘20b。
然后，在晶圆加工设备1b将晶圆W的温度升高到第二温度之后，晶圆加工设备1b内部的氧化气体喷射器可以将氧化气体再次喷射到第二温度的晶圆W。结果，形成在晶圆W上的氧化物层L1可以额外地被氧化为氧化物层L2。也就是说，通过第二腔室20a中的第二静电吸盘20b而具有第二温度的晶圆W可以在第二腔室20a中被再次氧化。
在本实施例的情况下，如在先前的实施例的情况下，腔室10a和10b的氧化气体喷射器设置在晶圆W的上部上方，以将氧化气体喷射到形成在晶圆W上的金属层，并且在第一氧化和第二氧化两者中，晶圆W的上表面与氧化气体喷射器40的下表面之间的距离D可以为10mm至30mm。
图8是根据本公开的又一实施例在描述晶圆加工设备时用于参考的剖视图。实施例的至少部分特征在于提供灯L以加热晶圆W。
参照图8，根据本公开的另一实施例的晶圆加工设备3还可以包括位于腔室10上方的灯L。
灯L可以发射光以加热晶圆W。例如，灯L可以设置为闪光灯、激光等，并且可以执行RTA(快速热退火)工艺。如此，晶圆W可以在短时间内被加热到期望的温度(例如加热到第二氧化的第二温度)。
窗WD可以设置在灯L下方。窗WD将灯L与由氧化气体喷射器40喷射的氧化气体隔离的同时，使得从灯L发射的光透过以到达晶圆W。
在本实施例中，尽管示出了其中灯L设置在腔室10内部并且窗WD设置在灯L与气体喷射器40之间的构造，但是本公开的范围不限于此。例如，与图8中示出的构造不同，灯L可以设置在腔室10外部，并且窗WD可以形成在腔室10的上表面上。
另一方面，晶圆加工设备3的氧化气体喷射器40可以固定在移动装置46中。也就是说，如所示出的，移动装置46包含氧化气体喷射器40并且可以设置为在灯L与晶圆W之间可移动。
具体地，在氧化气体喷射器40喷射氧化气体时，移动装置46可以移动到灯L与晶圆W之间的位置。另一方面，在灯L发射光时，移动装置46移动(例如，移动到腔室10外部)以避免阻挡从灯L发射的光到达晶圆W。
图9和图10是在描述图8的晶圆加工设备的操作示例时用于参考的剖视图。
首先，参照图9，在晶圆加工设备3首先将晶圆W冷却到第一温度(即，低温温度)之后，氧化气体喷射器40可以首先将氧化气体喷射到第一温度的晶圆W。结果，形成在晶圆W上的金属层可以被氧化为氧化物层L1。
现在参照图10，在形成氧化物层L1之后，移动装置46可以移动(例如，移动到腔室10外部)以避免阻挡灯L与晶圆W之间的光的路径。此后，灯L向氧化气体已经喷射到其的晶圆W发射光，并且使晶圆W可以在短时间内被加热到期望的温度，从而可以加速氧化物层L1的上部部分与氧化气体之间的反应以形成氧化物层L2。也就是说，在灯L发射光时，氧化气体喷射器40可以停止氧化气体的喷射。
当灯L将光发射到晶圆W时，晶圆W的温度会上升到比第一温度高的第二温度，并且由于已经喷射的氧化气体保留在腔室10中，因此通过相对于在第二温度下的晶圆W额外地对氧化物层L1进行氧化来形成氧化物层L2。
在本实施例的情况下，如在前述的实施例的情况下，氧化气体喷射器40设置在晶圆W的上部上方，以将氧化气体喷射到形成在晶圆W上的金属层，并且晶圆W的上表面与氧化气体喷射器40的下表面之间的距离D可以为10mm至30mm。
图11是根据本公开的又一实施例在描述晶圆加工设备时用于参考的剖视图。图12是在描述图11的晶圆加工设备的操作示例时用于参考的剖视图。实施例的示例的特征在于将氧化气体喷射器布置在腔室的侧表面处。
参照图11，与先前的实施例不同，氧化气体喷射器41a和41b可以设置为与腔室的至少一个侧表面相邻。也就是说，在晶圆加工设备4中，氧化气体喷射器41a和41b可以设置为与腔室的至少一个侧表面相邻，以不妨碍灯L向晶圆W发射光。
参照图11，在晶圆加工设备4首先将晶圆W冷却到第一温度之后，氧化气体喷射器41a和41b可以首先将氧化气体喷射到第一温度的晶圆W。因此，形成在晶圆W上的金属层可以被氧化为氧化物层L1。
现在参照图12，在形成氧化物层L1之后，灯L向氧化气体喷射到其上的晶圆W发射光，并且使晶圆W可以在短时间内被加热到期望的温度，从而可以加速氧化物层L1的上部与氧化气体之间的反应以形成氧化物层L2。在这种情况下，在灯L发射光时，氧化气体喷射器41a和41b可以停止氧化气体的喷射。
当灯L将光发射到晶圆W时，晶圆W的温度会上升到比第一温度高的第二温度，并且由于已经喷射的氧化气体保留在腔室10中，因此通过相对于第二温度的晶圆W额外地对氧化物层L1进行氧化来形成氧化物层L2。
同样在本实施例的情况下，氧化气体喷射器40以与前述实施例的情况相同的方式布置在晶圆W的上部上方。
图13是在描述图11的晶圆加工设备的另一操作示例时用于参考的剖视图。
参照图13，与图12的情况不同，在灯L发射光时，氧化气体喷射器41a和41b可以继续喷射氧化气体。也就是说，在形成氧化物层L1之后，在灯L向氧化气体喷射到其的晶圆W发射光并且使晶圆W可以在短时间内被加热到期望的温度，从而可以加速氧化物层L1的上部与氧化气体之间的反应以形成氧化物层L2时，氧化气体喷射器41a和41b也可以继续氧化气体的喷射。结果，可以实现更充分的氧化。
图14至图17是根据本公开的实施例在描述制造存储器装置的方法时用于参考的剖视图。
参照图14，在根据本公开的实施例的用于制造存储器装置5的方法中，在基底100之上形成下电极层110。此外，在下电极层110之上顺序地形成种子层120、固定磁性层结构130、隧道阻挡结构140和自由磁性层150。此后，在自由磁性层150之上形成金属层162。
基底100可以包括诸如硅、锗和硅-锗的半导体材料，或者诸如GaP、GaAs和GaSb的III-V族化合物半导体。在本公开的一些实施例中，基底100可以是SOI(绝缘体上硅)基底或GOI(绝缘体上锗：GOI)基底。
可以在基底100上形成诸如字线、晶体管、二极管、源极/漏极层、源极线、接触插塞、通孔、布线等的各种器件以及用于覆盖它们的层间绝缘层。
下电极层110可以形成为包括金属和/或金属氮化物。例如，下电极层110可以包括诸如钨、钛和钽的金属并且/或者诸如氮化钨、氮化钛和氮化钽的金属氮化物。
种子层120可以用作用于固定磁性层结构130的具有期望的晶体取向的第一固定磁性层130a的生长的种子。种子层120可以例如包含诸如钌(Ru)、铼(Re)、铱(Ir)、铑(Rh)、铪(Hf)和钽(Ta)的一种或更多种金属。
固定磁性层结构130可以是包括多个固定磁性子层的多层结构。例如，在图14的示例中，固定磁性层结构130可以包括第一固定磁性层130a、间隔件层130b和第二固定磁性层130c。然而，本公开的实施例不限于这种形式。例如，固定磁性层结构130可以替代地形成为包括仅单个固定磁性层。
第一固定磁性层130a可以包括诸如钴(Co)、铂(Pt)、铁(Fe)和/或镍(Ni)的铁磁性材料。在本公开的一些实施例中，第一固定磁性层130a包括钴和铂的合金(CoPt)，或者可以具有其中钴层图案和铂层图案交替地层叠的复合层图案结构。
间隔件层130b可以包括合成反铁磁(SAF)材料。因此，间隔件层130b可以用作反铁磁耦合间隔件。间隔件层130b可以形成为包括例如钌(Ru)、铱(Ir)和铑(Rh)中的至少一种。
第二固定磁性层130c可以包括例如钴铁(CoFe)基材料，诸如CoFe、NiFe、FeCr、CoFeNi、PtCr、CoCrPt、CoFeB、NiFeSiB和/或CoFeSiB的复合材料。
隧道阻挡结构140可以包括具有绝缘性质的金属氧化物。例如，隧道阻挡结构140可以包括氧化镁、氧化铝等。
图14的隧道阻挡结构140表示为包括多个(两个或更多个)隧道阻挡层140a和140b。然而，本公开的实施例不限于这种形式。例如，隧道阻挡结构140可以形成为包括仅单个阻挡层。
自由磁性层150可以包括诸如钴(Co)、铂(Pt)、铁(Fe)和镍(Ni)的铁磁材料。自由磁性层150还可以包括硼(B)或硅(Si)。这些元素可以单独使用或者以两种或更多种元素的组合来使用。例如，自由磁性层150可以包括诸如CoFe、NiFe、FeCr、CoFeNi、PtCr、CoCrPt、CoFeB、NiFeSiB和CoFeSiB的复合材料。
在图14的实施例中，自由磁性层150位于隧道阻挡结构140之上。在公开的一些其他实施例中，自由磁性层15也可以设置在固定磁性层结构130之下。
金属层162可以包括例如钽、锆、钛、钒、钇、钪、钼、镁、钴等。
参照图15，可以使用上述晶圆加工设备1、晶圆加工设备2、晶圆加工设备3和晶圆加工设备4来氧化金属层162。也就是说，可以使用如先前描述的晶圆加工设备1、晶圆加工设备2、晶圆加工设备3和晶圆加工设备4对自由磁性层150上的金属层162进行氧化来形成氧化物层160(图16A)。氧化可以在如先前描述的低温温度下发生。可选地，氧化的步骤可以包括如先前描述的在低温温度下的第一氧化，然后在非低温温度下的第二氧化。
作为示例，为了将金属层162氧化，通过利用由冷却板32冷却的静电吸盘20将金属层162冷却到第一温度，并且可以通过利用设置在基底100的上部上方的氧化气体喷射器40将氧化气体喷射到金属层162。
作为另一示例，首先将氧化气体喷射到第一温度的金属层162，使用升降机构24将基底100从静电吸盘20升高，以将金属层162的温度升高到比第一温度高的第二温度，并且可以将氧化气体再次喷射到第二温度的金属层162。
作为又一示例，在将氧化气体喷射到金属层162之后，将基底100移动到另一腔室，在另一腔室中将金属层162的温度升高到比第一温度高的第二温度，并且可以在另一腔室中将氧化气体额外地喷射到第二温度的金属层162。
作为另一示例，在将氧化气体喷射到金属层162之后，可以使用灯L向金属层162发射光，以加热金属层162。在使用灯L将光发射到金属层162时，氧化气体喷射器40可以停止氧化气体的喷射或继续氧化气体的喷射。
在前述实施例中，氧化气体喷射器40设置在基底100的上部上方，并且金属层162的上表面与氧化气体喷射器40的下表面之间的距离可以为10mm至30mm。
随后，参照图16A，氧化物层160可以通过使用图15中描述的方法对金属层162进行氧化而形成。然后可在氧化物层160上形成上电极层170。
随后，参照图16B，可以在氧化物层160上形成上电极170a。可以通过使上电极层170图案化来形成上电极170a。
与下电极层110相同，上电极层170可以形成为包括金属或金属氮化物。例如，上电极层170可以包括诸如钨、钛和钽的金属并且/或者诸如氮化钨、氮化钛和氮化钽的金属氮化物。
接着，参照图17，可以通过执行其中将上电极170a用作蚀刻掩模的蚀刻工艺来蚀刻上电极170a之下的氧化物层160、自由磁性层150、隧道阻挡结构140、固定磁性层结构130、种子层120和下电极层110。在本公开的一些实施例中，蚀刻工艺可以是例如包括离子束蚀刻(IBE)工艺或溅射工艺的干法蚀刻工艺。以这种方式形成的结构可以形成如下面结合图18至图22说明的存储器装置6。
图18至图22根据本公开的实施例在描述用于制造存储器装置的方法时用于参考的剖视图。
参照图18，在根据本公开的实施例的用于制造存储器装置6的方法中，首先在基底200上形成元件隔离层202，以将基底200划分为有源区域和场区域，并且在有源区域中的基底200上形成晶体管216。
具体地，在基底200上形成在第一方向上延伸的线形状沟槽204，并且在沟槽204中形成包括栅极绝缘层图案208、栅电极206以及硬掩模图案210的栅极。此外，可以将杂质注入到栅极两侧上的有源区域中，以分别形成源区212和漏区214。
接着，在以上方法中，在基底200上形成第一下层间绝缘层230a。将第一下层间绝缘层230的一部分蚀刻以形成用于暴露源区212的表面的开口部分，并且在开口内部形成第一导电层并使第一导电层图案化以形成与源区212接触的源极线232。此外，在第一下层间绝缘层230a和源极线232上形成第二下层间绝缘层230b。因此，形成包括第一下层间绝缘层230a和第二下层间绝缘层230b的下层间绝缘层230。
接着，通过下层间绝缘层230来形成用于暴露漏区214的开口部分，在开口部分内部形成第二导电层并使第二导电层图案化以形成与漏区214接触的接触插塞234。
接着，在下层间绝缘层230上形成第一层间绝缘层238，并且形成穿透第一层间绝缘层238以与接触插塞234接触的第一布线结构236。第一布线结构236可以包括阻挡层236a和金属图案236b。
接着，在第一布线结构236和第一层间绝缘层238上形成蚀刻停止层310、第二层间绝缘层312和下电极接触件314。此外，蚀刻第二层间绝缘层312和蚀刻停止层310的一部分以形成用于暴露第一布线结构236的上表面的第一接触孔。在第一接触孔内部形成第一阻挡层和第一导电层。此外，使第一导电层和第一阻挡层图案化使得暴露第二层间绝缘层312的上表面，从而形成包括阻挡图案314a和导电图案314b的下电极接触件314。
接着，参照图19，如参照图14描述的，在下电极接触件314和第二层间绝缘层312上形成下电极层110。此外，在下电极层110上形成种子层120、固定磁性层结构130、隧道阻挡结构140、自由磁性层150和氧化物层160。
这里，如参照图15描述的，可以通过使用如先前描述的晶圆加工设备1、晶圆加工设备2、晶圆加工设备3和晶圆加工设备4对形成在自由磁性层150上的金属层162进行氧化来形成氧化物层160。氧化可以在如先前描述的低温温度下发生。可选地，氧化的步骤可以包括如先前描述的在低温温度下的第一氧化，然后在非低温温度下的第二氧化。
接着，参照图20，如参照图17描述的，可以在氧化物层160形成上电极层170。
接着，参照图21，如参照图18描述的，使上电极层170图案化以形成上电极170a。上电极170a可以与下电极接触件314的上表面叠置。此后，通过将上电极170a用作蚀刻掩模来蚀刻氧化物层160、自由磁性层150、隧道阻挡结构140、固定磁性层结构130、种子层120和上电极170a的下部的下电极层110。因此，可以形成可变电阻器结构320。
接着，参照图22，在第二层间绝缘层312上形成填充可变电阻器结构320之间的间隙同时用于覆盖可变电阻器结构320的第三层间绝缘层322。
形成穿透第三层间绝缘层322以与可变电阻器结构320的上表面进行接触的位线324。位线324可以与上电极170a接触的同时，在与沟槽204沿其延伸的第一方向垂直的第二方向上延伸。此外，多条位线324可以形成为彼此平行。
位线324可以具有其中阻挡图案324a和金属图案324b堆叠的结构。阻挡图案324a可以包括钛、氮化钛、钽、氮化钽等。金属图案324b可以包括铜、钨、铝等。此后，可以进一步形成用于覆盖第三层间绝缘层322和位线324的上层间绝缘层。
通过执行这样的工艺，可以在基底200上形成包括晶体管216、下电极接触件314和可变电阻器结构320的磁阻存储器装置。
图23示出了图1的气体喷射器42的另一实施例。在本示例中，气体喷射器是具有围绕中心部分40c2的外围部分40c1的喷头型气体喷射器。将外围部分40c1和中心部分40c2结合到单独的气体导入部44b和44a，以使得喷射到晶圆W的气体是独立可控制的。例如，可以将外围部分40c1的气压控制为与中心部分40c2的气压不同。以这种方式，可以增强晶圆W的金属层的氧化的控制特性。
在具体实施方式的结尾，本领域技术人员将理解的是，可以在基本不脱离本公开的原理的情况下，对优选实施例进行许多变化和修改。因此，本公开所公开的优选实施例仅用于一般性和描述性的意义，而不是为了限制的目的。

Claims (21)

1.一种制造磁隧道结装置的方法，所述方法包括以下步骤：
在基底上方形成自由磁性层；
在自由磁性层上方形成金属层；以及
通过在250K或更低的温度下将金属层暴露于氧化气体来对金属层进行氧化。
2.根据权利要求1所述的方法，其中，氧化气体为第一氧化气体并且温度为第一温度，并且所述方法包括以下步骤：
在比第一温度高的第二温度下进一步将金属层暴露于第二氧化气体。
3.根据权利要求2所述的方法，其中，从位于金属层的表面上方10mm与30mm之间的距离处的喷头供应第一氧化气体和第二氧化气体中的至少一种。
4.根据权利要求2所述的方法，其中，从位于金属层的表面上方10mm与30mm之间的距离处的喷头供应第一氧化气体和第二氧化气体两者。
5.根据权利要求1所述的方法，其中，所述温度等于或小于230K。
6.根据权利要求1所述的方法，其中，所述温度等于或小于200K。
7.根据权利要求2所述的方法，其中，第二温度等于或大于270K。
8.根据权利要求2所述的方法，其中，在第一温度下将金属层暴露于第一氧化气体50秒至100秒。
9.根据权利要求2所述的方法，其中，在第二温度下将金属层暴露于第二氧化气体70秒至120秒。
10.根据权利要求2所述的方法，其中，第一氧化气体和第二氧化气体是相同的氧化气体。
11.根据权利要求10所述的方法，其中，随着基底的温度从第一温度转变到第二温度，将金属层持续地暴露于相同的氧化气体。
12.根据权利要求10所述的方法，其中，在第一温度下将金属层暴露于第一氧化气体的步骤与在第二温度下将金属层暴露于第二氧化气体的步骤在同一腔室中进行。
13.根据权利要求1所述的方法，所述方法还包括以下步骤：
将包含磁隧道结装置的晶圆放置在静电吸盘上，与静电吸盘热接触的冷却板位于静电吸盘下方；以及
使用冷却板冷却静电吸盘，以将晶圆冷却到所述温度。
14.根据权利要求2所述的方法，所述方法还包括以下步骤：
将包含磁隧道结装置的晶圆放置在静电吸盘上，与静电吸盘热接触的冷却板位于静电吸盘下方；
使用冷却板冷却静电吸盘，以将晶圆冷却到第一温度；以及
将晶圆的温度升高到第二温度。
15.根据权利要求14所述的方法，其中，将晶圆的温度升高到第二温度的步骤包括抬升晶圆使晶圆离开静电吸盘的支撑表面。
16.根据权利要求14所述的方法，其中，将晶圆的温度升高到第二温度的步骤包括使用灯来加热晶圆。
17.根据权利要求1所述的方法，所述方法还包括以下步骤：
在基底上方形成下电极；
在下电极上方形成固定磁性层；
在固定磁性层上方形成隧道阻挡层，
其中，在隧道阻挡层上方形成自由磁性层。
18.根据权利要求17所述的方法，其中，从沉积在下电极上的种子层形成固定磁性层。
19.根据权利要求17所述的方法，其中，固定磁性层形成为包括多个固定磁性子层的多层结构。
20.根据权利要求17所述的方法，所述方法还包括在对金属层进行氧化之后在金属层上方形成上电极。
21.根据权利要求1所述的方法，其中，金属层形成为包括钽、锆、钛、钒、钇、钪、钼、镁和钴中的至少一种。
CN201910404401.6A 2018-05-18 2019-05-16 制造磁隧道结装置的方法 Active CN110504356B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0057058 2018-05-18
KR1020180057058A KR102383108B1 (ko) 2018-05-18 2018-05-18 웨이퍼 처리 장치 및 메모리 소자의 제조 방법

Publications (2)

Publication Number Publication Date
CN110504356A true CN110504356A (zh) 2019-11-26
CN110504356B CN110504356B (zh) 2024-05-07

Family

ID=68533052

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910404401.6A Active CN110504356B (zh) 2018-05-18 2019-05-16 制造磁隧道结装置的方法

Country Status (3)

Country Link
US (1) US10847713B2 (zh)
KR (1) KR102383108B1 (zh)
CN (1) CN110504356B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11004899B2 (en) * 2019-04-26 2021-05-11 Everspin Technologies, Inc. Magnetoresistive devices and methods therefor
KR20210032112A (ko) 2019-09-16 2021-03-24 삼성전자주식회사 스퍼터링 장치 및 그를 이용한 자기 기억 소자의 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101101958A (zh) * 2006-07-07 2008-01-09 株式会社东芝 磁阻效应元件的制造方法和磁阻效应元件
CN101207074A (zh) * 2006-12-22 2008-06-25 南亚科技股份有限公司 具有金属元件的集成电路
CN101449361A (zh) * 2006-03-16 2009-06-03 泰格尔公司 消除磁性随机存取存储器器件结构中的电短路的干法蚀刻停止工艺
US20100304504A1 (en) * 2009-05-27 2010-12-02 Canon Anelva Corporation Process and apparatus for fabricating magnetic device
US8776542B2 (en) * 2009-12-25 2014-07-15 Canon Anelva Corporation Cooling system
US20180073131A1 (en) * 2016-09-09 2018-03-15 Joon-myoung LEE Substrate processing apparatus and method for manufacturing semiconductor device using the same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5255470Y2 (zh) 1972-11-10 1977-12-15
US4370640A (en) * 1980-09-10 1983-01-25 Bell Telephone Laboratories, Incorporated Metal-semiconductor thermal sensor
US6143081A (en) 1996-07-12 2000-11-07 Tokyo Electron Limited Film forming apparatus and method, and film modifying apparatus and method
JP3062116U (ja) 1999-03-12 1999-09-28 日本ミクロコーティング株式会社 ノ―ト型パ―ソナルコンピュ―タ
JP2002064090A (ja) 2000-08-21 2002-02-28 Sumitomo Precision Prod Co Ltd 成膜処理装置
JP4463583B2 (ja) 2004-02-13 2010-05-19 東京エレクトロン株式会社 成膜方法および成膜装置
JP2008041716A (ja) 2006-08-01 2008-02-21 Ulvac Japan Ltd 磁気抵抗素子、磁気抵抗素子の製造方法及び磁気抵抗素子の製造装置
JP5255470B2 (ja) 2008-05-15 2013-08-07 スタンレー電気株式会社 成膜装置および半導体素子の製造方法
JP2010235975A (ja) 2009-03-30 2010-10-21 Nihon Ceratec Co Ltd 酸化物膜
JP5181100B2 (ja) 2009-04-09 2013-04-10 東京エレクトロン株式会社 基板処理装置、基板処理方法及び記憶媒体
US8445979B2 (en) * 2009-09-11 2013-05-21 Samsung Electronics Co., Ltd. Magnetic memory devices including magnetic layers separated by tunnel barriers
JP5447632B2 (ja) 2012-11-29 2014-03-19 東京エレクトロン株式会社 基板処理装置
JP6016946B2 (ja) 2012-12-20 2016-10-26 キヤノンアネルバ株式会社 酸化処理装置、酸化方法、および電子デバイスの製造方法
US9837254B2 (en) 2014-08-12 2017-12-05 Lam Research Corporation Differentially pumped reactive gas injector
JP6585017B2 (ja) * 2016-08-19 2019-10-02 株式会社東芝 極低温冷凍機用蓄冷材、蓄冷型極低温冷凍機、及び蓄冷型極低温冷凍機を備えたシステム
KR102520472B1 (ko) * 2016-09-09 2023-04-12 삼성전자주식회사 기판 처리 장치 및 이를 이용한 반도체 장치의 제조 방법
KR102470367B1 (ko) 2017-11-24 2022-11-24 삼성전자주식회사 자기 저항 메모리 소자의 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101449361A (zh) * 2006-03-16 2009-06-03 泰格尔公司 消除磁性随机存取存储器器件结构中的电短路的干法蚀刻停止工艺
CN101101958A (zh) * 2006-07-07 2008-01-09 株式会社东芝 磁阻效应元件的制造方法和磁阻效应元件
CN101207074A (zh) * 2006-12-22 2008-06-25 南亚科技股份有限公司 具有金属元件的集成电路
US20100304504A1 (en) * 2009-05-27 2010-12-02 Canon Anelva Corporation Process and apparatus for fabricating magnetic device
US8776542B2 (en) * 2009-12-25 2014-07-15 Canon Anelva Corporation Cooling system
US20180073131A1 (en) * 2016-09-09 2018-03-15 Joon-myoung LEE Substrate processing apparatus and method for manufacturing semiconductor device using the same

Also Published As

Publication number Publication date
KR20190131969A (ko) 2019-11-27
US20190355900A1 (en) 2019-11-21
CN110504356B (zh) 2024-05-07
US10847713B2 (en) 2020-11-24
KR102383108B1 (ko) 2022-04-04

Similar Documents

Publication Publication Date Title
US10468237B2 (en) Substrate processing apparatus
US9761795B2 (en) Method and processing apparatus for fabricating a magnetic resistive random access memory device
US8604573B2 (en) Semiconductor memory device
US11293091B2 (en) Substrate processing apparatus
US9905441B2 (en) Oxidation process apparatus, oxidation method, and method for manufacturing electronic device
US10714678B2 (en) Magnetoresistive random access memory devices and methods of manufacturing the same
US11031549B2 (en) Magnetoresistive random access memory (MRAM) device
US20170263858A1 (en) Magnetic memory device and manufacturing method of magnetic memory device
CN110504356A (zh) 制造磁隧道结装置的方法
US9934966B2 (en) Method for processing a carrier and an electronic component
US20180205010A1 (en) Method of fabricating memory device
WO2013179574A1 (ja) 積層膜の製造方法及び真空処理装置
US11621393B2 (en) Top buffer layer for magnetic tunnel junction application
KR102520472B1 (ko) 기판 처리 장치 및 이를 이용한 반도체 장치의 제조 방법
US20200123649A1 (en) Oxidation processing module, substrate processing system, and oxidation processing method
US12010925B2 (en) Magnetic memory device and method for manufacturing the same
KR102514501B1 (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant