CN110492852A - 能提高运算放大器性能的差分输入结构 - Google Patents

能提高运算放大器性能的差分输入结构 Download PDF

Info

Publication number
CN110492852A
CN110492852A CN201910873176.0A CN201910873176A CN110492852A CN 110492852 A CN110492852 A CN 110492852A CN 201910873176 A CN201910873176 A CN 201910873176A CN 110492852 A CN110492852 A CN 110492852A
Authority
CN
China
Prior art keywords
semiconductor
oxide
metal
grid oxygen
auxiliary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910873176.0A
Other languages
English (en)
Other versions
CN110492852B (zh
Inventor
张明
马学龙
焦炜杰
杨金权
王新安
汪波
石方敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Run Stone Technology Co Ltd
Original Assignee
Jiangsu Run Stone Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Run Stone Technology Co Ltd filed Critical Jiangsu Run Stone Technology Co Ltd
Priority to CN201910873176.0A priority Critical patent/CN110492852B/zh
Publication of CN110492852A publication Critical patent/CN110492852A/zh
Application granted granted Critical
Publication of CN110492852B publication Critical patent/CN110492852B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种能提高运算放大器性能的差分输入结构，其包括主体部、辅助部以及电压传输管组，主体部内主体差分对管内的MOS管均采用薄栅氧MOS管，辅助部内的辅助差分对管内的MOS管均采用厚栅氧MOS管，辅助第一厚栅氧MOS管的栅极端接收输入信号VP+，辅助第二厚栅氧MOS管的栅极端接收输入信号VN‑，利用辅助第一厚栅氧MOS管、辅助第二厚栅氧MOS管避免输入信号VP+、输入信号VN‑之间的差值较大引起差分对管VGS较大导致MOS管的损坏，主体差分对管采用薄栅氧MOS管时，能确保运算放大器的性能，通过电压传输管组进行电压传输后，能确保使得主体第一薄栅氧MOS管的栅端电压与主体第二薄栅氧MOS管的栅端电压的差值保持稳定，安全可靠。

Description

能提高运算放大器性能的差分输入结构
技术领域
本发明涉及一种差分输入结构，尤其是一种能提高运算放大器性能的差分输入结构，属于运算放大器的技术领域。
背景技术
如图1所示，为现有运算放大器差分输入结构的示意图，其中，包括PMOS管MP1、PMOS管MP3、PMOS管MP4、NMOS管NM3以及NMOS管NM4，PMOS管MP1的源极端与电源VDD连接，PMOS管MP1的栅极端端接栅端电压Vbp，PMOS管MP1的漏极端与PMOS管MP3的源极端、PMOS管MP4的源极端连接，PMOS管MP3的漏极端与NMOS管MN3的漏极端连接，PMOS管MP4的漏极端与NMOS管MN4的漏极端、NMOS管MN4的栅极端以及NMOS管MN3的栅极端连接，NMOS管MN3的源极端以及NMOS管MN4的源极端接地，PMOS管MP3的栅极端接输入信号VN-，PMOS管MP4的栅极端接输入信号VP+。
上述差分输入结构中，PMOS管MP3和PMOS管MP4为薄栅氧差分对管，薄栅氧一般表示MOS管的氧化层厚度相对较薄，对于薄栅氧的MOS管其优点为阈值电压低，电压-电流特性好，噪声低，相对面积小，缺点为VGS耐压较低。厚栅氧一般表示MOS管氧化层厚度相对较厚，厚栅氧MOS管的优点为VGS耐压高，缺点为阈值电压偏大，电流电压特性较差，噪声大，相对面积大，厚栅氧的氧化层厚度一般是薄栅氧的氧化层厚度的五倍左右。
一般情况下，差分对管的导通与差分对管的VGS相关，正常情况下，输入信号VP+和输入信号VN-电压较为接近，但当特殊情况时，输入信号VP+和输入信号VN-之间电压偏大，这样导致的结果是PMOS管MP3和PMOS管MP4的VGS耐压足够大才能保证PMOS管MP3和PMOS管MP4不会由于输入信号VP+和输入信号VN-之间电压偏大而击穿，因此，PMOS管MP3和PMOS管MP4在这种情况下必须选择厚栅氧的MOS管，才能保证在输入信号VP+和输入信号VN-之间电压偏大的情况下不会被击穿，而当PMOS管MP3和PMOS管MP4选择为厚栅氧的MOS管时，由于厚栅氧的MOS管的特性没薄栅氧的好，这样导致形成运算放大器的特性差，噪声及面积过大。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种能提高运算放大器性能的差分输入结构，其在保证运算放大器特性的情况下，能避免由于输入信号VP+与输入信号VN-之间电压偏差较大的情况下导致差分输入对管被击穿的情况。
按照本发明提供的技术方案，所述能提高运算放大器性能的差分输入结构，包括主体部，所述主体部包括主体差分对管以及与所述主体差分对管适配连接的主体部电流镜，主体差分对管内的MOS管均为薄栅氧MOS管，主体差分对管包括主体第一薄栅氧MOS管以及与所述主体第一薄栅氧MOS管适配的主体第二薄栅氧MOS管；
还包括与主体部适配连接的辅助部，所述辅助部包括辅助差分对管以及与所述辅助差分对管适配连接的辅助部电流镜，辅助差分对管内的MOS管均为厚栅氧MOS管，辅助差分对管包括辅助第一厚栅氧MOS管以及与所述辅助第一厚栅氧MOS管适配的辅助第二厚栅氧MOS管，辅助第一厚栅氧MOS管、辅助第二厚栅氧MOS管的导电沟道类型与主体第一薄栅氧MOS管、主体第二薄栅氧MOS管的导电沟道类型相一致；
还包括用于连接辅助部与主体部的电压传输管组，所述电压传输管组包括电压传输第一MOS管以及电压传输第二MOS管，辅助第一厚栅氧MOS管的栅极端通过电压传输第一MOS管与主体第二薄栅氧MOS管的栅极端连接，辅助第二厚栅氧MOS管的栅极端通过电压传输第二MOS管与主体第一薄栅氧MOS管的栅极端连接，电压传输第一MOS管的栅极端、电压传输第二MOS管的栅极端与辅助第一厚栅氧MOS管的源极端、辅助第二厚栅氧MOS管的源极端相互连接；
辅助第一厚栅氧MOS管的栅极端接收输入信号VP+，辅助第二厚栅氧MOS管的栅极端接收输入信号VN-，电压传输第一MOS管的栅端电压、电压传输第二MOS管的栅端电压能跟随输入信号VP+或输入信号VN-，经过电压传输第一MOS管、电压传输第二MOS管进行电压传输后，能使得主体第一薄栅氧MOS管的栅端电压与主体第二薄栅氧MOS管的栅端电压的差值保持稳定。
所述电压传输第一MOS管的导电沟道类型与电压传输第二MOS管的导电沟道类型相一致，且电压传输第一MOS管的导电沟道类型与辅助第一厚栅氧MOS管的导电沟道类型、主体第一薄栅氧MOS管的导电沟道类型相反。
主体第一薄栅氧MOS管的导电沟道类型、主体第二薄栅氧MOS管的导电沟道类型均为P沟道时，
主体部还包括PMOS管MP1，主体部电流镜包括NMOS管MN3以及NMOS管MN4，PMOS管的漏极端与主体第一薄栅氧MOS管的源极端、主体第二薄栅氧MOS管的源极端连接，PMOS管MP1的源极端与电源VDD连接；主体第一薄栅氧MOS管的漏极端与NMOS管NM3的漏极端、NMOS管MN3的栅极端以及NMOS管MN4的栅极端连接，主体第二薄栅氧MOS管的漏极端与NMOS管MN4的漏极端连接，NMOS管MN3的源极端以及NMOS管MN4的源极端均接地；电压传输第一MOS管的栅端电压、电压传输第二MOS管的栅端电压跟随输入信号VP+与输入信号VN-中的较小值；
辅助部还包括PMOS管MP2、辅助部电流镜包括NMOS管MN5以及NMOS管MN6，PMOS管MP2的源基地与电源VDD连接，PMOS管MP2的栅极端与PMOS管MP1的栅极端连接，PMOS管MP2的漏极端与电压传输第一MOS管的栅极端、电压传输第二MOS管的栅极端、辅助第一厚栅氧MOS管的源极端以及辅助第二厚栅氧MOS管的源极端连接；辅助第一厚栅氧MOS管的漏极端与NMOS管MN5的漏极端连接，辅助厚栅氧第二MOS管的漏极端与NMOS管MN6的漏极端、NMOS管MN6的栅极端以及NMOS管MN5的栅极端连接，NMOS管MN5的源极端以及NMOS管MN6的源极端均接地。
PMOS管MP2的漏极端与电阻R1的一端、电压传输第一MOS管的栅极端以及电压传输第二MOS管的栅极端连接，电阻R1的另一端与辅助第一厚栅氧MOS管的源极端以及辅助第二厚栅氧MOS管的源极端连接。
主体第一薄栅氧MOS管的导电沟道类型、主体第二薄栅氧MOS管的导电沟道类型均为N沟道时，
主体部还包括NMOS管MN12，主体部电流镜包括PMOS管MP7以及PMOS管MP8，NMOS管MN12的源极端接地，NMOS管MN12的漏极端与主体第一薄栅氧MOS管的源极端以及主体第二薄栅氧MOS管的源极端连接，主体第一薄栅氧MOS管的漏极端与PMOS管MP7的漏极端、PMOS管MP7的栅极端以及PMOS管MP8的栅极端连接，PMOS管MP7的源极端以及PMOS管MP8的源极端与电源VDD连接；电压传输第一MOS管的栅端电压、电压传输第二MOS管的栅端电压跟随输入信号VP+、输入信号VN-中的较大值；
辅助部还包括NMOS管MN11，辅助部电流镜包括PMOS管MP11以及PMOS管MP12，NMOS管MN11的源极端接地，NMOS管MN11的栅极端与NMOS管MN12的栅极端连接，NMOS管MN11的漏极端与电压传输第一MOS管的栅极端、电压传输第二MOS管的栅极端、辅助第一厚栅氧MOS管的源极端以及辅助第二厚栅氧MOS管的源极端连接，辅助第一厚栅氧MOS管的漏极端与PMOS管MP11的漏极端连接，辅助第二厚栅氧MOS管的漏极端与PMOS管MP12的漏极端、PMOS管MP12的栅极端以及PMOS管MP11的栅极端连接，PMOS管MP11的源极端以及PMOS管MP12的源极端均与电源VDD连接。
NMOS管MN11的漏极端与电阻R2的一端、电压传输第一MOS管的栅极端以及电压传输第二MOS管的栅极端连接，电阻R2的另一端与辅助第一厚栅氧MOS管的源极端以及辅助第二厚栅氧MOS管的源极端连接。
本发明的优点：差分输入结构包括主体部、辅助部以及电压传输管组，主体部内主体差分对管内的MOS管均采用薄栅氧MOS管，辅助部内的辅助差分对管内的MOS管均采用厚栅氧MOS管，辅助第一厚栅氧MOS管的栅极端接收输入信号VP+，辅助第二厚栅氧MOS管的栅极端接收输入信号VN-，利用辅助第一厚栅氧MOS管、辅助第二厚栅氧MOS管避免输入信号VP+、输入信号VN-之间的差值较大引起差分对管VGS较大导致MOS管的损坏，主体差分对管采用薄栅氧MOS管时，能确保运算放大器的性能，通过电压传输管组进行电压传输后，能确保使得主体第一薄栅氧MOS管的栅端电压与主体第二薄栅氧MOS管的栅端电压的差值保持稳定，安全可靠。
附图说明
图1为现有运算放大器的差分输入结构的示意图。
图2为本发明差分输入结构的一种实施示意图。
图3为本发明差分输入结构的第二种实施示意图。
图4为本发明差分输入结构的第三种实施示意图。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
在保证运算放大器特性的情况下，为了能避免由于输入信号VP+与输入信号VN-之间电压偏差较大的情况下导致差分输入对管被击穿的情况，本发明包括主体部，所述主体部包括主体差分对管以及与所述主体差分对管适配连接的主体部电流镜，主体差分对管内的MOS管均为薄栅氧MOS管，主体差分对管包括主体第一薄栅氧MOS管以及与所述主体第一薄栅氧MOS管适配的主体第二薄栅氧MOS管；
还包括与主体部适配连接的辅助部，所述辅助部包括辅助差分对管以及与所述辅助差分对管适配连接的辅助部电流镜，辅助差分对管内的MOS管均为厚栅氧MOS管，辅助差分对管包括辅助第一厚栅氧MOS管以及与所述辅助第一厚栅氧MOS管适配的辅助第二厚栅氧MOS管，辅助第一厚栅氧MOS管、辅助第二厚栅氧MOS管的导电沟道类型与主体第一薄栅氧MOS管、主体第二薄栅氧MOS管的导电沟道类型相一致；
还包括用于连接辅助部与主体部的电压传输管组，所述电压传输管组包括电压传输第一MOS管以及电压传输第二MOS管，辅助第一厚栅氧MOS管的栅极端通过电压传输第一MOS管与主体第二薄栅氧MOS管的栅极端连接，辅助第二厚栅氧MOS管的栅极端通过电压传输第二MOS管与主体第一薄栅氧MOS管的栅极端连接，电压传输第一MOS管的栅极端、电压传输第二MOS管的栅极端与辅助第一厚栅氧MOS管的源极端、辅助第二厚栅氧MOS管的源极端相互连接；
辅助第一厚栅氧MOS管的栅极端接收输入信号VP+，辅助第二厚栅氧MOS管的栅极端接收输入信号VN-，电压传输第一MOS管的栅端电压、电压传输第二MOS管的栅端电压能跟随输入信号VP+或输入信号VN-，经过电压传输第一MOS管、电压传输第二MOS管进行电压传输后，能使得主体第一薄栅氧MOS管的栅端电压与主体第二薄栅氧MOS管的栅端电压的差值保持稳定。
具体地，主体部采用现有常用的差分输入结构，即主体部包括主体差分对管以及主体部电流镜，主体差分对管内的MOS管均采用薄栅氧MOS管，采用薄栅氧MOS管的主体差分对管能保证运算放大器具有较低的阈值电压，电压-电流特性好，噪声低，相对面积小。主体差分对管内的MOS管包括主体第一薄栅氧MOS管以及主体第二薄栅氧MOS管，即利用主体第一薄栅氧MOS管、主体第二薄栅氧MOS管能构成差分对管，主体第一薄栅氧MOS管、主体第二薄栅氧MOS管均为薄栅氧MOS管，主体部电流镜能作为主体差分对管的负载。
本发明实施例中，还包括与主体部适配的辅助部，辅助部与主体部适配连接形成运算放大器的差分输入结构，其中，运算放大器的主要参数和性能均是由主体部决定(由于整个运算放大器的输出信号由主体部分提供，辅助部分除了提供节点VA的电压外，没有其他额外输出，从而运算放大器的主要参数和性能均是由主体部分决定)，且对于辅助部内的器件的参数以及性能可不作过多要求。当主体部的具体结构形式与现有运算放大器的差分输入结构相一致时，即主体部的主体差分对管内的MOS管采用薄栅氧MOS管时，运算放大器的性能与现有运算放大器的性能相一致，从而确保运算放大器的性能。
具体实施时，辅助部包括辅助差分对管以及辅助电流镜，辅助电流镜能作为辅助差分对管的负载。辅助差分对管内的MOS管均为厚栅氧MOS管，辅助差分对管由辅助第一厚栅氧MOS管与辅助第二厚栅氧MOS管形成，辅助第一厚栅氧MOS管、辅助第二厚栅氧MOS管的导电沟道类型与主体第一薄栅氧MOS管的导电沟道类型以及主体第二薄栅氧MOS管的导电沟通类型相一致，即当主体第一薄栅氧MOS管、主体第二薄栅氧MOS管的导电沟道类型为P型时，辅助第一厚栅氧MOS管、辅助第二厚栅氧MOS管相应的导电沟道类型均为P型，当主体第一薄栅氧MOS管、主体第二薄栅氧MOS管的导电沟道类型为N型时，辅助第一厚栅氧MOS管、辅助第二厚栅氧MOS管相应的导电沟道类型均为N型。
通过电压传输管组能实现辅助部与主体部的连接，即通过电压传输管组能实现电压传输，电压传输管组由电压传输第一MOS管以及电压传输第二MOS管组成，其中，辅助第一厚栅氧MOS管的栅极端通过电压传输第一MOS管与主体第一薄栅氧MOS管的栅极端连接，辅助第二厚栅氧MOS管的栅极端通过电压传输第二MOS管与主体第二薄栅氧MOS管的栅极端连接。电压传输第一MOS管的栅极端、电压传输第二MOS管的栅极端与辅助第一厚栅氧MOS管的源极端、辅助第二厚栅氧MOS管的源极端相互连接，电压传输第一MOS管的栅极端与电压传输第二MOS管的栅极端相互连接后能形成VA节点。
本发明实施例中，通过辅助第一厚栅氧MOS管的栅极端接收输入信号VP+，通过辅助第二厚栅氧MOS管的栅极端接收输入信号VN-，当输入信号VP+、输入信号VN-能使得辅助差分对管导通时，电压传输第一MOS管的栅端电压、电压传输第二MOS管的栅端电压能跟随输入信号VP+或输入信号VN-，通过电压传输第一MOS管、电压传输第二MOS管进行电压传输后，能使得主体第一薄栅氧MOS管的栅端电压与主体第二薄栅氧MOS管的栅端电压的差值保持稳定。电压传输第一MOS管的栅端电压、电压传输第二MOS管的栅端电压跟随输入信号VP+、输入信号VN-的具体选择与输入信号VP+、输入信号VN-的具体大小以及电压传输第一MOS管的导电沟通类型、主体第一薄栅氧MOS管的导电沟道类型相关，下面通过具体的情况进行具体说明。
具体实施时，主体第一薄栅氧MOS管的栅端电压与主体第二薄栅氧MOS管的栅端电压保持稳定，具体是指主体第一薄栅氧MOS管的栅端电压与主体第二薄栅氧MOS管的栅端电压接近，即主体第一薄栅氧MOS管的栅端电压与主体第二薄栅氧MOS管的栅端电压在一个允许的范围内变化(具体允许变化的范围与运算放大器的特性参数，具体情况为本技术领域的技术人员所熟知，此处不再赘述)，从而避免输入信号VP+、输入信号VN-之间的电压偏大时导致主体第一薄栅氧MOS管、主体第二薄栅氧MOS管存在击穿的情况。
本发明实施例中，由于辅助第一厚栅氧MOS管、辅助第二厚栅氧MOS管为厚栅氧MOS管，构成的辅助差分对管的VGS具有较高耐压，且辅助差分对管的厚栅氧MOS管不会影响运算放大器的特性，从而在保证运算放大器特性的情况下，为了能避免由于输入信号VP+与输入信号VN-之间电压偏差较大的情况下导致差分输入对管被击穿的情况。
进一步地，所述电压传输第一MOS管的导电沟道类型与电压传输第二MOS管的导电沟道类型相一致，且电压传输第一MOS管的导电沟道类型与辅助第一厚栅氧MOS管的导电沟道类型、主体第一薄栅氧MOS管的导电沟道类型相反。
如图2所示，主体第一薄栅氧MOS管的导电沟道类型、主体第二薄栅氧MOS管的导电沟道类型均为P沟道时，
主体部还包括PMOS管MP1，主体部电流镜包括NMOS管MN3以及NMOS管MN4，PMOS管的漏极端与主体第一薄栅氧MOS管的源极端、主体第二薄栅氧MOS管的源极端连接，PMOS管MP1的源极端与电源VDD连接；主体第一薄栅氧MOS管的漏极端与NMOS管NM3的漏极端、NMOS管MN3的栅极端以及NMOS管MN4的栅极端连接，主体第二薄栅氧MOS管的漏极端与NMOS管MN4的漏极端连接，NMOS管MN3的源极端以及NMOS管MN4的源极端均接地；电压传输第一MOS管的栅端电压、电压传输第二MOS管的栅端电压跟随输入信号VP+与输入信号VN-中的较小值；
辅助部还包括PMOS管MP2、辅助部电流镜包括NMOS管MN5以及NMOS管MN6，PMOS管MP2的源基地与电源VDD连接，PMOS管MP2的栅极端与PMOS管MP1的栅极端连接，PMOS管MP2的漏极端与电压传输第一MOS管的栅极端、电压传输第二MOS管的栅极端、辅助第一厚栅氧MOS管的源极端以及辅助第二厚栅氧MOS管的源极端连接；辅助第一厚栅氧MOS管的漏极端与NMOS管MN5的漏极端连接，辅助厚栅氧第二MOS管的漏极端与NMOS管MN6的漏极端、NMOS管MN6的栅极端以及NMOS管MN5的栅极端连接，NMOS管MN5的源极端以及NMOS管MN6的源极端均接地。
本发明实施例中，主体第一薄栅氧MOS管即为图2中的PMOS管MP4，主体第二薄栅氧MOS管即为图2中的PMOS管MP3，辅助第一厚栅氧MOS管即为图2中的PMOS管MP5，辅助第二厚栅氧MOS管即为图2中的PMOS管MP6。电压传输第一MOS管即为图2中的NMOS管MN1、电压传输第二MOS管即为图2中的NMOS管MN2。电压Vbp即为PMOS管MP1的栅端电压、PMOS管MP2的栅端电压，通过PMOS管MP1能提供主体差分对管的偏置电流，通过PMOS管MP2能提供辅助差分对管的偏置电流。NMOS管MN1的漏电极与PMOS管MP5的栅极端连接，NMOS管MN1的源极端与PMOS管MP4的栅极端连接，NMOS管MN2的漏极端与PMOS管MP6的栅极端连接，NMOS管MN2的源极端与PMOS管MP3的栅极端连接。
具体工作时，PMOS管MP4的漏极端与NMOS管MN4的漏极端相互连接后能作为整个差分输入结构的输出，通过电压Vbp能使得PMOS管MP1、PMOS管MP2导通，输入信号VP+、输入信号VN-分别加载到PMOS管MP5的栅极端、PMOS管MP6的栅极端，通过输入信号VP+、输入信号VN-使得PMOS管MP5、PMOS管MP6导通，NMOS管MN1的栅端电压、NOMS管MN2的栅端电压跟随输入信号VP+、输入信号VN-中的较小值，根据NMOS管的传输特性，导致输入信号VP+、输入信号VN-通过NMOS管MN1、NMOS管MN2分别传输到PMOS管MP4的栅极端、PMOS管MP3的栅极端，从而能使得PMOS管MP3的栅端电压、PMOS管MP4的栅端电压接近，达到PMOS管MP3、PMOS管MP4在输入信号VP+、输入信号VN-偏差较大时也不需要较大的VGS耐压，避免输入信号VP+、输入信号VN-在偏差较大时导致薄栅氧的PMOS管MP3、PMOS管MP4被损坏的情况，确保构成主体差分对的PMOS管MP3、PMOS管MP4的安全。
如图3所示，PMOS管MP2的漏极端与电阻R1的一端、电压传输第一MOS管的栅极端以及电压传输第二MOS管的栅极端连接，电阻R1的另一端与辅助第一厚栅氧MOS管的源极端以及辅助第二厚栅氧MOS管的源极端连接。
本发明实施例中，通过电阻R1能提高节点VA的电压，当节点VA电压增大后，能使得输入信号VP+、输入信号VN-通过NMOS管MN1、NMOS管MN2传输的电压就更大点。
当输入信号VP+与输入信号VN-电压相近时，节点VA处的电压都大于输入信号VP+、输入信号VN-的电压，具体节点VA可以通过调节电阻R1的电压来设定。一般地，节点VA处的电压略大于输入信号VP+与NMOS管MN1阈值电压之和，或输入信号VN-与NMOS管MN2的阈值电压之和，具体情况与输入信号VP+、输入信号VN-的具体大小相关。根据NMOS的电压传输特性可以了解到：输入信号VP+、输入信号VN-信号可以完整的通过NMOS管MN1、NMOS管MN2，即输入信号VP+、输入信号VN-没有任何损耗加载到主体部的主体差分对管。
但当输入信号VP+大于输入信号VN-时，节点VA处的电压就约为输入信号VN-与NMOS管MN2的阈值电压之和，根据NMOS管的电压传输特性可以了解到：输入信号VN-可以完整的通过NMOS管MN2，即通过NMOS管MN2加载到PMOS管MP3栅极端的电压接近输入信号VN-。由于输入信号VP+电压大于节点VA的电压(输入信号VP+与输入信号VN-间的差值偏大，而节点VA的电压是由输入信号VP+、输入信号VN-中较小的电压决定的，所以输入信号VP+大于输入信号VN+中时，输入信号VP+的电压肯定比节点VA的电压要大)，根据NMOS管的电压传输特性，这样输入信号VP+通过NMOS管MN1就会被限制(限制为输入信号VN-或无限接近输入信号VN-，具体情况与NMOS管MN1、NMOS管MN2的特性参数相关，当NMOS管MN1、NMOS管MN2的特性参数相同时，则被限制为输入信号VN-，具体情况为本技术领域人员所熟知，此处不再赘述。)，通过NMOS管MN1加载到PMOS管MP4栅极端的电压就接近输入信号VN-。
当输入信号VN-大于输入信号VP+时，输入信号VP+、输入信号VN-传输到主体部的主体差分对管的过程与上述相一致，此处不再赘述。
如图4所示，主体第一薄栅氧MOS管的导电沟道类型、主体第二薄栅氧MOS管的导电沟道类型均为N沟道时，
主体部还包括NMOS管MN12，主体部电流镜包括PMOS管MP7以及PMOS管MP8，NMOS管MN12的源极端接地，NMOS管MN12的漏极端与主体第一薄栅氧MOS管的源极端以及主体第二薄栅氧MOS管的源极端连接，主体第一薄栅氧MOS管的漏极端与PMOS管MP7的漏极端、PMOS管MP7的栅极端以及PMOS管MP8的栅极端连接，PMOS管MP7的源极端以及PMOS管MP8的源极端与电源VDD连接；电压传输第一MOS管的栅端电压、电压传输第二MOS管的栅端电压跟随输入信号VP+、输入信号VN-中的较大值；
辅助部还包括NMOS管MN11，辅助部电流镜包括PMOS管MP11以及PMOS管MP12，NMOS管MN11的源极端接地，NMOS管MN11的栅极端与NMOS管MN12的栅极端连接，NMOS管MN11的漏极端与电压传输第一MOS管的栅极端、电压传输第二MOS管的栅极端、辅助第一厚栅氧MOS管的源极端以及辅助第二厚栅氧MOS管的源极端连接，辅助第一厚栅氧MOS管的漏极端与PMOS管MP11的漏极端连接，辅助第二厚栅氧MOS管的漏极端与PMOS管MP12的漏极端、PMOS管MP12的栅极端以及PMOS管MP11的栅极端连接，PMOS管MP11的源极端以及PMOS管MP12的源极端均与电源VDD连接。
本实施例中，主体第一薄栅氧MOS管即为图4中的NMOS管MN8，主体第二薄栅氧MOS管即为图4中的NMOS管MN7，辅助第一厚栅氧MOS管即为图4中的NMOS管MN9，辅助第二厚栅氧MOS管即为图4中的NMOS管MN10，电压传输第一MOS管即为图4中的PMOS管MP9，电压传输第二MOS管即为图4中的PMOS管MP10，Vbn为NMOS管MN11、NMOS管MN12的栅端电压。具体实施时时，NMOS管MN11的漏极端与电阻R2的一端、电压传输第一MOS管的栅极端以及电压传输第二MOS管的栅极端连接，电阻R2的另一端与辅助第一厚栅氧MOS管的源极端以及辅助第二厚栅氧MOS管的源极端连接。
本发明实施例中，当主体第一薄栅氧MOS管的导电沟道类型、主体第二薄栅氧MOS管的导电沟道类型均为N沟道，节点VA的电压跟随输入信号VP+、输入信号VN-中的较大值。所形成的差分输入结构的工作过程与上述主体第一薄栅氧MOS管的导电沟道类型为P沟道的说明类似，具体可以参考上述说明，此处不再赘述。

Claims (6)

1.一种能提高运算放大器性能的差分输入结构，包括主体部，所述主体部包括主体差分对管以及与所述主体差分对管适配连接的主体部电流镜，主体差分对管内的MOS管均为薄栅氧MOS管，主体差分对管包括主体第一薄栅氧MOS管以及与所述主体第一薄栅氧MOS管适配的主体第二薄栅氧MOS管；其特征是：
还包括与主体部适配连接的辅助部，所述辅助部包括辅助差分对管以及与所述辅助差分对管适配连接的辅助部电流镜，辅助差分对管内的MOS管均为厚栅氧MOS管，辅助差分对管包括辅助第一厚栅氧MOS管以及与所述辅助第一厚栅氧MOS管适配的辅助第二厚栅氧MOS管，辅助第一厚栅氧MOS管、辅助第二厚栅氧MOS管的导电沟道类型与主体第一薄栅氧MOS管、主体第二薄栅氧MOS管的导电沟道类型相一致；
还包括用于连接辅助部与主体部的电压传输管组，所述电压传输管组包括电压传输第一MOS管以及电压传输第二MOS管，辅助第一厚栅氧MOS管的栅极端通过电压传输第一MOS管与主体第二薄栅氧MOS管的栅极端连接，辅助第二厚栅氧MOS管的栅极端通过电压传输第二MOS管与主体第一薄栅氧MOS管的栅极端连接，电压传输第一MOS管的栅极端、电压传输第二MOS管的栅极端与辅助第一厚栅氧MOS管的源极端、辅助第二厚栅氧MOS管的源极端相互连接；
辅助第一厚栅氧MOS管的栅极端接收输入信号VP+，辅助第二厚栅氧MOS管的栅极端接收输入信号VN-，电压传输第一MOS管的栅端电压、电压传输第二MOS管的栅端电压能跟随输入信号VP+或输入信号VN-，经过电压传输第一MOS管、电压传输第二MOS管进行电压传输后，能使得主体第一薄栅氧MOS管的栅端电压与主体第二薄栅氧MOS管的栅端电压的差值保持稳定。
2.根据权利要求1所述的能提高运算放大器性能的差分输入结构，其特征是：所述电压传输第一MOS管的导电沟道类型与电压传输第二MOS管的导电沟道类型相一致，且电压传输第一MOS管的导电沟道类型与辅助第一厚栅氧MOS管的导电沟道类型、主体第一薄栅氧MOS管的导电沟道类型相反。
3.根据权利要求2所述的能提高运算放大器性能的差分输入结构，其特征是：主体第一薄栅氧MOS管的导电沟道类型、主体第二薄栅氧MOS管的导电沟道类型均为P沟道时，
主体部还包括PMOS管MP1，主体部电流镜包括NMOS管MN3以及NMOS管MN4，PMOS管的漏极端与主体第一薄栅氧MOS管的源极端、主体第二薄栅氧MOS管的源极端连接，PMOS管MP1的源极端与电源VDD连接；主体第一薄栅氧MOS管的漏极端与NMOS管NM3的漏极端、NMOS管MN3的栅极端以及NMOS管MN4的栅极端连接，主体第二薄栅氧MOS管的漏极端与NMOS管MN4的漏极端连接，NMOS管MN3的源极端以及NMOS管MN4的源极端均接地；电压传输第一MOS管的栅端电压、电压传输第二MOS管的栅端电压跟随输入信号VP+与输入信号VN-中的较小值；
辅助部还包括PMOS管MP2、辅助部电流镜包括NMOS管MN5以及NMOS管MN6，PMOS管MP2的源基地与电源VDD连接，PMOS管MP2的栅极端与PMOS管MP1的栅极端连接，PMOS管MP2的漏极端与电压传输第一MOS管的栅极端、电压传输第二MOS管的栅极端、辅助第一厚栅氧MOS管的源极端以及辅助第二厚栅氧MOS管的源极端连接；辅助第一厚栅氧MOS管的漏极端与NMOS管MN5的漏极端连接，辅助厚栅氧第二MOS管的漏极端与NMOS管MN6的漏极端、NMOS管MN6的栅极端以及NMOS管MN5的栅极端连接，NMOS管MN5的源极端以及NMOS管MN6的源极端均接地。
4.根据权利要求3所述的能提高运算放大器性能的差分输入结构，其特征是：PMOS管MP2的漏极端与电阻R1的一端、电压传输第一MOS管的栅极端以及电压传输第二MOS管的栅极端连接，电阻R1的另一端与辅助第一厚栅氧MOS管的源极端以及辅助第二厚栅氧MOS管的源极端连接。
5.根据权利要求2所述的能提高运算放大器性能的差分输入结构，其特征是：主体第一薄栅氧MOS管的导电沟道类型、主体第二薄栅氧MOS管的导电沟道类型均为N沟道时，
主体部还包括NMOS管MN12，主体部电流镜包括PMOS管MP7以及PMOS管MP8，NMOS管MN12的源极端接地，NMOS管MN12的漏极端与主体第一薄栅氧MOS管的源极端以及主体第二薄栅氧MOS管的源极端连接，主体第一薄栅氧MOS管的漏极端与PMOS管MP7的漏极端、PMOS管MP7的栅极端以及PMOS管MP8的栅极端连接，PMOS管MP7的源极端以及PMOS管MP8的源极端与电源VDD连接；电压传输第一MOS管的栅端电压、电压传输第二MOS管的栅端电压跟随输入信号VP+、输入信号VN-中的较大值；
辅助部还包括NMOS管MN11，辅助部电流镜包括PMOS管MP11以及PMOS管MP12，NMOS管MN11的源极端接地，NMOS管MN11的栅极端与NMOS管MN12的栅极端连接，NMOS管MN11的漏极端与电压传输第一MOS管的栅极端、电压传输第二MOS管的栅极端、辅助第一厚栅氧MOS管的源极端以及辅助第二厚栅氧MOS管的源极端连接，辅助第一厚栅氧MOS管的漏极端与PMOS管MP11的漏极端连接，辅助第二厚栅氧MOS管的漏极端与PMOS管MP12的漏极端、PMOS管MP12的栅极端以及PMOS管MP11的栅极端连接，PMOS管MP11的源极端以及PMOS管MP12的源极端均与电源VDD连接。
6.根据权利要求5所述的能提高运算放大器性能的差分输入结构，其特征是：NMOS管MN11的漏极端与电阻R2的一端、电压传输第一MOS管的栅极端以及电压传输第二MOS管的栅极端连接，电阻R2的另一端与辅助第一厚栅氧MOS管的源极端以及辅助第二厚栅氧MOS管的源极端连接。
CN201910873176.0A 2019-09-17 2019-09-17 能提高运算放大器性能的差分输入结构 Active CN110492852B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910873176.0A CN110492852B (zh) 2019-09-17 2019-09-17 能提高运算放大器性能的差分输入结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910873176.0A CN110492852B (zh) 2019-09-17 2019-09-17 能提高运算放大器性能的差分输入结构

Publications (2)

Publication Number Publication Date
CN110492852A true CN110492852A (zh) 2019-11-22
CN110492852B CN110492852B (zh) 2024-05-17

Family

ID=68558176

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910873176.0A Active CN110492852B (zh) 2019-09-17 2019-09-17 能提高运算放大器性能的差分输入结构

Country Status (1)

Country Link
CN (1) CN110492852B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111290472A (zh) * 2020-02-25 2020-06-16 江苏润石科技有限公司 能快速响应的低压差线性稳压器

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1188075A (ja) * 1997-09-03 1999-03-30 Nec Corp Ｃｍｏｓオペアンプ
US20040017258A1 (en) * 2002-07-24 2004-01-29 Yamaha Corporation Operational amplifier
CN1671040A (zh) * 2004-03-16 2005-09-21 沃福森微电子股份有限公司 低噪声运算放大器
JP2012156611A (ja) * 2011-01-24 2012-08-16 Renesas Electronics Corp 演算増幅回路
US20120320482A1 (en) * 2011-06-15 2012-12-20 Semiconductor Components Industries, Llc Semiconductor integrated circuit
CN103956981A (zh) * 2014-04-04 2014-07-30 嘉兴禾润电子科技有限公司 一种消除直流失调电压的运算放大器电路
CN104579206A (zh) * 2014-07-30 2015-04-29 上海华虹宏力半导体制造有限公司 差分放大电路及运算放大器
CN106374859A (zh) * 2016-10-27 2017-02-01 广西师范大学 一种低压低功耗跨导放大器
CN210157150U (zh) * 2019-09-17 2020-03-17 江苏润石科技有限公司 能提高运算放大器性能的差分输入结构

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1188075A (ja) * 1997-09-03 1999-03-30 Nec Corp Ｃｍｏｓオペアンプ
US20040017258A1 (en) * 2002-07-24 2004-01-29 Yamaha Corporation Operational amplifier
CN1671040A (zh) * 2004-03-16 2005-09-21 沃福森微电子股份有限公司 低噪声运算放大器
JP2012156611A (ja) * 2011-01-24 2012-08-16 Renesas Electronics Corp 演算増幅回路
US20120320482A1 (en) * 2011-06-15 2012-12-20 Semiconductor Components Industries, Llc Semiconductor integrated circuit
CN103956981A (zh) * 2014-04-04 2014-07-30 嘉兴禾润电子科技有限公司 一种消除直流失调电压的运算放大器电路
CN104579206A (zh) * 2014-07-30 2015-04-29 上海华虹宏力半导体制造有限公司 差分放大电路及运算放大器
CN106374859A (zh) * 2016-10-27 2017-02-01 广西师范大学 一种低压低功耗跨导放大器
CN210157150U (zh) * 2019-09-17 2020-03-17 江苏润石科技有限公司 能提高运算放大器性能的差分输入结构

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
MING-DOU KER等: "Impact of MOSFET Gate-Oxide Reliability on CMOS Operational Amplifier in a 130-nm Low-Voltage Process", IEEE TRANSACTIONS ON DEVICE AND MATERIALS RELIABILITY, vol. 8, no. 2, 10 June 2008 (2008-06-10), pages 394, XP011347919, DOI: 10.1109/TDMR.2008.922016 *
王秀玲;王龙伟;吴武臣;: "采样保持电路中全差分运算放大器的设计与仿真", 微计算机信息, no. 23, 15 August 2010 (2010-08-15) *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111290472A (zh) * 2020-02-25 2020-06-16 江苏润石科技有限公司 能快速响应的低压差线性稳压器
CN111290472B (zh) * 2020-02-25 2024-05-17 江苏润石科技有限公司 能快速响应的低压差线性稳压器

Also Published As

Publication number Publication date
CN110492852B (zh) 2024-05-17

Similar Documents

Publication Publication Date Title
CN106656081B (zh) 一种消除运算放大器失调电压的电路
CN103873032A (zh) 轨对轨输入迟滞比较器
CN108540124A (zh) 一种电平转换电路
CN104660248A (zh) 上拉电阻电路
CN103684379A (zh) 低电源电压的开关架构
CN104283546A (zh) 一种低压差分信号驱动器
CN110275567B (zh) 一种电流减法电路及其应用
CN107085138B (zh) 一种高分辨率负电平检测电路
CN209823645U (zh) 基于dmos管的电平转移电路及芯片
CN110492852A (zh) 能提高运算放大器性能的差分输入结构
CN108123708B (zh) 一种用于io电路的上拉电路
CN104716948B (zh) 高速串行数据发送端tmds信号驱动器电路
CN205596084U (zh) 应用于rs-485接收端的迟滞比较器
CN210157150U (zh) 能提高运算放大器性能的差分输入结构
CN101588164B (zh) 一种恒定跨导偏置电路
CN105099380A (zh) 全差分放大器
CN104914286A (zh) 电压检测电路
CN102355261B (zh) 一种适用于高速模数转换器的电压缓冲器
CN115085678A (zh) 一种减小系统失调的放大器
CN107453723A (zh) 放大器
CN114070207A (zh) 一种高压运算放大器的输入级
CN102064777B (zh) 放大电路
CN107094006B (zh) 一种轨对轨比较器电路
CN111404541A (zh) 一种低复杂度的近阈值异或单元
CN108540123B (zh) 电平转换电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant