CN110491828A - 在接触孔或沟槽上方形成阻障层的方法及接触孔结构 - Google Patents
在接触孔或沟槽上方形成阻障层的方法及接触孔结构 Download PDFInfo
- Publication number
- CN110491828A CN110491828A CN201811080470.8A CN201811080470A CN110491828A CN 110491828 A CN110491828 A CN 110491828A CN 201811080470 A CN201811080470 A CN 201811080470A CN 110491828 A CN110491828 A CN 110491828A
- Authority
- CN
- China
- Prior art keywords
- contact hole
- deposition step
- inclined power
- deposition
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 104
- 238000000034 method Methods 0.000 title claims abstract description 37
- 230000008021 deposition Effects 0.000 claims abstract description 105
- 239000000463 material Substances 0.000 claims abstract description 38
- 239000002002 slurry Substances 0.000 claims abstract description 12
- 238000000151 deposition Methods 0.000 claims description 103
- 239000010410 layer Substances 0.000 claims description 94
- 239000012790 adhesive layer Substances 0.000 claims description 19
- 239000010936 titanium Substances 0.000 claims description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 3
- 229910017052 cobalt Inorganic materials 0.000 claims description 3
- 239000010941 cobalt Substances 0.000 claims description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 3
- 229910003437 indium oxide Inorganic materials 0.000 claims description 3
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052707 ruthenium Inorganic materials 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 3
- -1 tungsten nitride Chemical class 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 description 17
- 239000000758 substrate Substances 0.000 description 15
- 238000005240 physical vapour deposition Methods 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000004062 sedimentation Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 230000004064 dysfunction Effects 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-M hydroxide Chemical compound [OH-] XLYOFNOQVPJJNP-UHFFFAOYSA-M 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1068—Formation and after-treatment of conductors
- H01L2221/1073—Barrier, adhesion or liner layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种在接触孔或沟槽上方形成阻障层的方法及接触孔结构，在接触孔或沟槽上方形成阻障层的方法包括在腔室内产生高密度电浆，以及利用高密度电浆将阻障材料沉积在接触孔或沟槽上方。阻障材料的沉积至少包括依序的第一沉积步骤、第二沉积步骤及第三沉积步骤。第一沉积步骤、第二沉积步骤及第三沉积步骤是分别在第一偏功率、第二偏功率及第三偏功率下执行。第三偏功率大于第二偏功率，而第二偏功率大于第一偏功率。本发明还提供以此方法形成的接触孔结构。本发明的方法能够形成具有较高阶梯覆盖的阻障层。
Description
技术领域
本发明是关于在接触孔(via)上方形成阻障层的方法，以及所形成的接触孔结构(via structure)。
背景技术
在制造半导体装置时，通过金属化工艺来在基板上建构各个部件之间的互连结构和接触。具有接触孔(via)或沟槽(trench)的铜互连结构(copperinterconnect)具有低电阻和高速传输的优点，并被广泛用于半导体的制造中。
然而，铜金属容易发生电迁移(electromigration)现象，因此容易使半导体装置发生故障。有鉴于此，沉积在接触孔或沟槽中的阻障层必须能够完全覆盖其下方的铜金属，以防止铜金属的电迁移现象。
对于具有高深宽比的接触孔或沟槽而言，阻障层的阶梯覆盖不佳问题是相当常见的。阻障层的阶梯覆盖不佳问题会造成半导体装置的后续工艺上的不便和缺点。因此，目前需要一种能够改进阻障层的阶梯覆盖的方法。
发明内容
本发明的目的在于提供一种能够在接触孔或沟槽上方形成具有较高阶梯覆盖阻障层的方法。
本发明提供一种在接触孔或沟槽上方形成阻障层的方法。此方法包括以下操作：在腔室内产生高密度电浆；利用高密度电浆将阻障材料沉积于接触孔或沟槽上方。阻障材料的沉积至少包括依序的第一沉积步骤、第二沉积步骤及第三沉积步骤。第一沉积步骤、第二沉积步骤及第三沉积步骤是分别在第一偏功率、第二偏功率及第三偏功率下执行。第三偏功率大于第二偏功率，而第二偏功率大于第一偏功率。
在本发明的一些实施方式中，阻障材料包括氮化钛、氮化钨、氮化钽、氧化铟、钴、钌及钽。
在本发明的一些实施方式中，第一偏功率为100W至550W。
在本发明的一些实施方式中，第二偏功率为550W至800W。
在本发明的一些实施方式中，第三偏功率为800W至1200W。
在本发明的一些实施方式中，在阻障材料的沉积之前，此方法进一步包括在接触孔或沟槽上沉积附着层。
在本发明的一些实施方式中，附着层包括钛(Ti)。
在本发明的一些实施方式中，阻障材料是沉积于接触孔或沟槽的底表面上方或侧壁上方。
在本发明的一些实施方式中，阻障层是沉积至在接触孔或沟槽的底表面上方，并具有至的厚度。
在本发明的一些实施方式中，阻障层是沉积至在接触孔或沟槽的侧壁上方，并具有至的厚度。
在本发明的一些实施方式中，阻障材料的沉积进一步包括第四沉积步骤。第四沉积步骤位于第三沉积步骤之后，并在第四偏功率下执行。
本发明还提供一种接触孔结构。此接触孔结构包括介电层、附着层以及阻障层。介电层包括接触孔，此接触孔具有侧壁及底表面。附着层设置于接触孔的侧壁及底表面上。阻障层设置于附着层上方，且系通过将阻障材料沉积于接触孔上方而形成。阻障材料的沉积至少包括依序的第一沉积步骤、第二沉积步骤及第三沉积步骤。第一沉积步骤、第二沉积步骤及第三沉积步骤分别在第一偏功率、第二偏功率及第三偏功率下执行。第三偏功率大于第二偏功率，而第二偏功率大于第一偏功率。
在本发明的一些实施方式中，阻障层是沉积于接触孔的侧壁及底表面上。接触孔的侧壁上的阻障层厚度为至而接触孔的底表面上的阻障层厚度为至
与现有技术相比，本发明的方法具有能够在接触孔或沟槽上方形成具有较高阶梯覆盖阻障层的有益效果。
应理解的是，前面的一般叙述和接下来的详细说明仅为示例，并且旨在提供对本发明的进一步解释。
附图说明
为了使本发明的叙述更加详尽与完备，可参照附图及以下所述各种实施方式。
图1是根据本发明的一些实施方式的制造半导体装置的方法的流程图。
图2A至图2C是根据本发明的一些实施方式的半导体装置在不同制造阶段中的示意性横截面图。
虽然对本发明进行各种修改和替代是容易的，但是在此仍以一些实施例和附图来详细说明一些具体的实施方式。然而应该理解的是，在此所叙述的一些具体实施方式并非用于将本发明限制在所公开的特定形式。相反地，本发明涵盖所有属于本发明的精神和范围内的所有修改形式、等效形式及替代形式，如本发明权利要求内所界定者。
具体实施方式
以下公开内容提供了用于实施所提供标的的不同特征的许多不同实施例或实例。下文描述部件和布置的特定实例以简化本发明。此等实例当然仅为实例，并且并非意欲限制。例如，在下面的描述中在第二特征上方或之上形成第一特征可以包括其中第一和第二特征形成为直接接触的实施例，并且亦可包括其中可以在第一和第二特征之间形成额外特征，以使得第一和第二特征可能不直接接触的实施例。此外，本发明可以在各个实例中重复附图标记和/或字母。此重复是为了简单和清楚的目的，并且本身并不表示所论事的各个实施例和/或配置之间的关系。
本发明提供一种在接触孔或沟槽上方形成阻障层的方法。图1是根据本发明的一些实施方式的制造半导体装置的方法100的流程图。方法100包括操作110、操作120及操作130。请同时参照操作110及图2A。操作110包括提供半导体基板200。图2A中绘示出半导体基板200的示意性横截面图。半导体基板200包括基材210及第一介电层220。第一介电层220是形成于基材210上。基材210可以由任何合适的基材制成，例如硅、硅锗(SiGe)或其类似物。第一介电层220由低介电(low-k)材料所制成，例如二氧化硅、碳化硅氢氧化物(siliconcarbide hydroxide,SiCOH)或其类似物。
形成多个导电区域230于第一介电层220中。在一些实施方式中，导电区域230可以是金属化互连结构的一部分。在一些实施方式中，导电区域230是由金属制成，例如铜、铝、钨、其合金或其组合。
将第二介电层240设置于第一介电层220的一部分的上方。蚀刻停止层250位于第一介电层220的一部分及第二介电层240之间。在一些实施方式中，形成第二介电层240的材料与第一介电层220相同。在一些实施方式中，蚀刻停止层250的材料为氮化硅。
形成接触孔260于第二介电层240及蚀刻停止层250中，且接触孔260位于其中一个导电区域230上。接触孔260是由侧壁260a及底表面260b所界定。接触孔260可具有高深宽比(high aspect ratio)。举例而言，侧壁260a的高度与底表面260b的宽度的比为约2:1至约4:1。将半导体基板200设置在腔室290中，以供后续进行加工。在一些实施方式中，接触孔260可以是沟槽。
如图2B所示，在一些实施方式中，半导体基板200可进一步包括附着层270。附着层270保形地覆盖接触孔260的侧壁260a及底表面260b。在一些实施例中，附着层270包括钛(Ti)，或由钛(Ti)所组成。
请参照操作120。在操作120中，在腔室290内产生高密度电浆。在一些实施方式中，是通过溅镀工艺来产生高密度电浆。具体而言，通过溅镀工艺来将一个或多个层保形地沉积在接触孔260的侧壁260a及底表面260b上。在一些实施方式中，高密度电浆可以是DC/RF耦合电浆。举例而言，用于产生高密度电浆的DC功率(DC power)可约为19,000W至约57,000W，优选为约30,000W至约45,000W，例如35,000W、38,000W或42,000W。在一些实施方式中，对处理腔室施加偏功率(bias power)(即AC功率(AC power))，以将被轰击的粒子引导到基板。在一些实施例中，AC功率可以是约100W至约3000W，优选为约200W至约2000W，例如500W、750W或1000W。
请同时参照操作130及图2C。在操作130中，使用高密度电浆将阻障材料沉积于接触孔260上方，以形成阻障层280。应注意的是，可以在执行操作120后执行操作130，或同时执行操作120及操作130。在形成阻障层280之前，形成附着层270于接触孔260的侧壁260a及底表面260b上，如前所述。换言之，阻障层280是保形地形成在附着层270上。
可以通过物理气相沉积(physical vapor deposition,PVD)或溅镀工艺来形成阻障层280。在一些实施方式中，物理气相沉积包括产生用于溅镀工艺的高密度电浆。阻障层280可保形地沉积于接触孔260的侧壁260a及底表面260b上，或保形地设置于附着层270上。应注意的是，附着层270并不是必要存在的。
在阻障材料进行沉积以形成阻障层280时，至少包括依序的第一沉积步骤、第二沉积步骤及第三沉积步骤。第一沉积步骤、第二沉积步骤及第三沉积步骤各自均是在DC功率及偏功率(AC功率)下执行。
在一些实施方式中，用于第一沉积步骤、第二沉积步骤及第三沉积步骤的DC功率为约19,000W至约57,000W，优选为约30,000W至约45,000W，例如35,000W、38,000W或42,000W。在一实施例中，在第一沉积步骤、第二沉积步骤及第三沉积步骤中，DC功率的数值均设为相同。
具体而言，第一沉积步骤、第二沉积步骤及第三沉积步骤是分别在第一偏功率、第二偏功率及第三偏功率下执行。应注意的是，第三偏功率大于第二偏功率，而第二偏功率大于第一偏功率。
在本发明的一些实施方式中，沉积阻障层280时所使用的第一偏功率为100W至550W，例如200W、300W、400W或500W。在本发明的一些实施方式中，沉积阻障层280时所使用的第二偏功率为550W至800W，例如600W、650W、700W或750W。在本发明的一些实施方式中，沉积阻障层280时所使用的第三偏功率为800W至1200W，例如为850W、900W、1000W或1100W。
通过结合第一沉积步骤、第二沉积步骤及第三沉积步骤的方式，阻障层280的阶梯覆盖能够获得改善。具体而言，在100W至550W的第一偏功率下沉积阻障层280，能够提高阻障层280在侧壁260a上的沉积速率，使得阻障层280在侧壁260a上具有合适的厚度，同时也能减少沉积时间。
此外，通过在550W至800W的第二偏功率及800W至1200W的第三偏功率下沉积阻障层280，能够提高阻障层280在底表面260b上的沉积速率，使得阻障层280在底表面260b上具有较大的厚度，且提高对于底部角落附近的覆盖率(coverage)。换言之，通过第一沉积步骤、第二沉积步骤及第三沉积步骤的组合，提高了阻障层280在侧壁260a及底表面260b的厚度的均匀性，从而改善了阶梯覆盖。由于沉积速率的提高，沉积时间也可因此缩短。
另一方面，通过施加550W至800W的第二偏功率及800W至1200W的第三偏功率，可进一步防止阻障材料在第二介电层240的顶表面上不必要地过度沉积(亦即架空现象(overhead))。
在本发明的一些实施方式中，用于形成阻障层280的阻障材料包括氮化钛、氮化钨、氮化钽、氧化铟、钴、钌及钽。在一些实施方式中，阻障材料为氮化钛(TiN)。
在本发明的一些实施方式中，阻障层280被沉积至接触孔260的侧壁260a及底表面260b上方，并具有至的厚度。若阻障层280的厚度小于则设置在接触孔260下的导电区域230的材料可能会迁移到接触孔260中，从而造成半导体基板功能不良。若阻障层280的厚度大于则阻障层280的电阻可变得较高，因此影响半导体基板的电性质。
或者地，本发明的方法可包括阻障材料的多个沉积步骤。换句话说，在沉积阻障层280时，可使用多于三个的沉积步骤。如前所述，在100W至550W的偏功率下沉积阻障层280时，能够提高阻障层280在侧壁260a上的沉积速率。与此同时，在550W至800W或800W至1200W的偏功率下沉积阻障层280时，能够提高阻障层280在底表面260b上以及底部角落附近的的沉积速率。因此，可以根据实际需要选择沉积步骤的次数以及偏功率的数值。
举例而言，在沉积阻障材料以形成阻障层280时，进一步包括第四沉积步骤。第四沉积步骤可安排于第一沉积步骤及第二沉积步骤之间。第四沉积步骤是在第四偏功率下执行。第四偏功率可为100W至550W。
在另一实施例中，在沉积阻障材料以形成阻障层280时，进一步包括第五沉积步骤。第五沉积步骤可安排于第二沉积步骤及第三沉积步骤之间。第五沉积步骤是在第五偏功率下执行。第五偏功率可为550W至800W。
在另一实施例中，在第三沉积步骤之后，在沉积阻障材料以形成阻障层280时，进一步包括第六沉积步骤。第六沉积步骤是在第六偏功率下执行。第六偏功率可为800W至1200W。
本发明进一步提供具有接触孔结构212的半导体基板300，如图2C所示。接触孔结构212包括第二介电层240、附着层270以及阻障层280。第二介电层240包括接触孔260。接触孔260具有侧壁260a及底表面260b。附着层270设置于接触孔260的侧壁260a及底表面260b上。阻障层280设置于附着层270上，并是通过将阻障材料沉积至接触孔260上方而形成。阻障材料的沉积至少包括依序的第一沉积步骤、第二沉积步骤及第三沉积步骤。第一沉积步骤、第二沉积步骤及第三沉积步骤分别是在第一偏功率、第二偏功率及第三偏功率下执行。第三偏功率大于第二偏功率，而第二偏功率大于第一偏功率。
在本发明的一些实施方式中，用于沉积阻障层280的第一偏功率为100W至550W，例如200W、300W、400W或500W。在本发明的一些实施方式中，用于沉积阻障层280的第二偏功率为550W至800W，例如600W、650W、700W或750W。在本发明的一些实施方式中，用于沉积阻障层280的第三偏功率为800W至1200W，例如850W、900W或950W。
第一沉积步骤、第二沉积步骤及第三沉积步骤的组合可以改善阻障层280的阶梯覆盖。具体而言，在100W至550W的第一偏功率下沉积阻障层280可以提高阻障层280在侧壁260a上的沉积速率，因此阻障层280在侧壁260a上可具有合适的厚度。此外，沉积时间也能够缩短。
与此同时，在550W至800W的第二偏功率及800W至1200W的第三偏功率下沉积阻障层280可以提高阻障层280在底表面260b上的沉积速率，因此阻障层280在底表面260b上具有较厚的厚度，并提高了底部角落附近的覆盖程度(coverage)。换言之，通过结合第一沉积步骤、第二沉积步骤及第三沉积步骤，改善了阻障层280在侧壁260a上及底表面260b上的厚度的均匀性，从而改善了阶梯覆盖。由于沉积速率的提高，沉积时间能因而缩短。
此外，所施加的550W至800W的第二偏功率以及800W至1200W的第三偏功率可进一步避免阻障材料在第二介电层240的顶表面上不必要地过度沉积现象(亦即架空现象(overhead))。
在本发明的一些实施方式中，阻障层280是沉积在接触孔260的侧壁260a上及底表面260b上。阻障层280在侧壁260a上的厚度为至而在底表面260b上的厚度为至若阻障层280的厚度小于则设置于接触孔260下的导电区域230的材料可能迁移到接触孔260中，从而使得具有接触孔结构212的半导体基板300出现功能不良。若阻障层280的厚度大于阻障层280将具有更高的电阻，从而影响半导体基板300的电性质。
虽然本发明已经参考其某些实施方式进行了相当详细的描述，但其他实施方式也是可能的。因此权利要求的精神和范围不应限于本文所叙述的实施方式。
所属领域的技术人员应了解，他们可在不背离本发明的范畴及精神下，对本发明的工艺及结构轻易地进行修改或变化。因此本发明涵盖本发明的修改或变化，并也属于本发明的权利要求的范畴内。
Claims (13)
1.一种在接触孔或沟槽上方形成阻障层的方法，其特征在于，包含以下操作：
在腔室内产生高密度电浆；以及
利用所述高密度电浆将阻障材料沉积于所述接触孔或所述沟槽上方，其中所述阻障材料的所述沉积至少包含依序的第一沉积步骤、第二沉积步骤以及第三沉积步骤，所述第一沉积步骤、所述第二沉积步骤及所述第三沉积步骤是分别在第一偏功率、第二偏功率及第三偏功率下执行，所述第三偏功率大于所述第二偏功率，而所述第二偏功率大于所述第一偏功率。
2.如权利要求1所述的方法，其特征在于，所述阻障材料包含氮化钛、氮化钨、氮化钽、氧化铟、钴、钌及钽。
3.如权利要求1所述的方法，其特征在于，所述第一偏功率为100W至550W。
4.如权利要求1所述的方法，其特征在于，所述第二偏功率为550W至800W。
5.如权利要求1所述的方法，其特征在于，所述第三偏功率为800W至1200W。
6.如权利要求1所述的方法，在所述阻障材料的所述沉积之前，所述方法进一步包含在所述接触孔或所述沟槽上沉积附着层。
7.如权利要求6所述的方法，其特征在于，所述附着层包含钛。
8.如权利要求1所述的方法，其特征在于，所述阻障材料是沉积于所述接触孔或所述沟槽的底表面上及侧壁上。
9.如权利要求8所述的方法，其特征在于，所述阻障层沉积至所述接触孔或所述沟槽的所述底表面上的厚度为至
10.如权利要求8所述的方法，其特征在于，所述阻障层沉积至所述接触孔或所述沟槽的所述侧壁上的厚度为至
11.如权利要求1所述的方法，其特征在于，所述阻障材料的所述沉积进一步包含第四沉积步骤，所述第四沉积步骤位于所述第三沉积步骤之后，并在第四偏功率下执行。
12.一种接触孔结构，其特征在于，包含：
介电层，包含接触孔，所述接触孔具有侧壁及底表面；
附着层，设置于所述接触孔的所述侧壁及所述底表面上；以及
阻障层，设置于所述附着层上方，其中通过沉积阻障材料于所述接触孔上方而形成所述阻障层，所述阻障材料的所述沉积至少包含依序的第一沉积步骤、第二沉积步骤及第三沉积步骤，所述第一沉积步骤、第二沉积步骤及第三沉积步骤分别在第一偏功率、第二偏功率及第三偏功率下执行，所述第三偏功率大于所述第二偏功率，而所述第二偏功率大于所述第一偏功率。
13.如权利要求12所述的接触孔结构，其特征在于，所述阻障层是沉积于所述接触孔的所述侧壁及所述底表面上，所述阻障层在所述侧壁上具有至的厚度，以及在所述底表面上具有至的厚度。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/978,193 US10381307B1 (en) | 2018-05-14 | 2018-05-14 | Method of forming barrier layer over via, and via structure formed thereof |
| US15/978,193 | 2018-05-14 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110491828A true CN110491828A (zh) | 2019-11-22 |
Family
ID=67543678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811080470.8A Pending CN110491828A (zh) | 2018-05-14 | 2018-09-17 | 在接触孔或沟槽上方形成阻障层的方法及接触孔结构 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10381307B1 (zh) |
| CN (1) | CN110491828A (zh) |
| TW (1) | TWI675117B (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1591856A (zh) * | 2003-09-04 | 2005-03-09 | 台湾积体电路制造股份有限公司 | 内联机结构及其制造方法 |
| US20050233582A1 (en) * | 2004-03-31 | 2005-10-20 | Michael Friedemann | Method of forming a conductive barrier layer within critical openings by a final deposition step after a re-sputter deposition |
| CN1755914A (zh) * | 2004-09-30 | 2006-04-05 | 台湾积体电路制造股份有限公司 | 阻障层及其制造方法 |
| CN101136316A (zh) * | 2006-08-31 | 2008-03-05 | 东部高科股份有限公司 | 制造半导体器件的设备和使用其制造半导体器件的方法 |
| CN102623434A (zh) * | 2011-01-31 | 2012-08-01 | 北京泰龙电子技术有限公司 | 一种扩散阻挡层及其制备方法 |
| CN102623389A (zh) * | 2011-01-31 | 2012-08-01 | 北京泰龙电子技术有限公司 | 一种金属氮化物阻挡层的制备方法 |
| CN103972216A (zh) * | 2014-05-13 | 2014-08-06 | 四川大学 | 一种可控自形成MnSixOy/Cu3Ge双层扩散阻挡层制备工艺 |
| CN104752330A (zh) * | 2013-12-31 | 2015-07-01 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 硅通孔深孔填充工艺 |
| US20150333012A1 (en) * | 2014-05-16 | 2015-11-19 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of forming a copper layer using physical vapor deposition |
| CN106486416A (zh) * | 2015-09-02 | 2017-03-08 | 中芯国际集成电路制造(北京)有限公司 | 金属互联结构的形成方法 |
| US20170117181A1 (en) * | 2015-10-21 | 2017-04-27 | International Business Machines Corporation | Low resistance contact structures including a copper fill for trench structures |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1034566A1 (en) * | 1997-11-26 | 2000-09-13 | Applied Materials, Inc. | Damage-free sculptured coating deposition |
| US7105434B2 (en) * | 1999-10-02 | 2006-09-12 | Uri Cohen | Advanced seed layery for metallic interconnects |
| JP2004193585A (ja) * | 2002-11-29 | 2004-07-08 | Fujitsu Ltd | 半導体装置の製造方法と半導体装置 |
| US20040140196A1 (en) * | 2003-01-17 | 2004-07-22 | Applied Materials, Inc. | Shaping features in sputter deposition |
| DE10308968B4 (de) * | 2003-02-28 | 2006-09-14 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung einer leitenden Barrierenschicht mit verbesserter Bedeckung innerhalb kritischer Öffnungen |
| US7223692B2 (en) | 2004-04-30 | 2007-05-29 | Taiwan Semiconductor Manufacturing Co., Ltd | Multi-level semiconductor device with capping layer for improved adhesion |
| KR100639458B1 (ko) | 2004-12-30 | 2006-10-26 | 동부일렉트로닉스 주식회사 | ＴａＳＩＮ막을 사용한 확산 방지막 형성 방법 및 이를이용한 금속 배선 형성 방법 |
| US20090050471A1 (en) * | 2007-08-24 | 2009-02-26 | Spansion Llc | Process of forming an electronic device including depositing layers within openings |
| US9287197B2 (en) * | 2013-03-15 | 2016-03-15 | Globalfoundries Singapore Pte. Ltd. | Through silicon vias |
| US20150311161A1 (en) * | 2014-04-28 | 2015-10-29 | International Business Machines Corporation | Selective plating without photoresist |
| US10763338B2 (en) * | 2017-08-30 | 2020-09-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Silicide implants |
-
2018
- 2018-05-14 US US15/978,193 patent/US10381307B1/en active Active
- 2018-07-17 TW TW107124688A patent/TWI675117B/zh active
- 2018-09-17 CN CN201811080470.8A patent/CN110491828A/zh active Pending
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1591856A (zh) * | 2003-09-04 | 2005-03-09 | 台湾积体电路制造股份有限公司 | 内联机结构及其制造方法 |
| US20050233582A1 (en) * | 2004-03-31 | 2005-10-20 | Michael Friedemann | Method of forming a conductive barrier layer within critical openings by a final deposition step after a re-sputter deposition |
| CN1755914A (zh) * | 2004-09-30 | 2006-04-05 | 台湾积体电路制造股份有限公司 | 阻障层及其制造方法 |
| CN101136316A (zh) * | 2006-08-31 | 2008-03-05 | 东部高科股份有限公司 | 制造半导体器件的设备和使用其制造半导体器件的方法 |
| CN102623434A (zh) * | 2011-01-31 | 2012-08-01 | 北京泰龙电子技术有限公司 | 一种扩散阻挡层及其制备方法 |
| CN102623389A (zh) * | 2011-01-31 | 2012-08-01 | 北京泰龙电子技术有限公司 | 一种金属氮化物阻挡层的制备方法 |
| CN104752330A (zh) * | 2013-12-31 | 2015-07-01 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 硅通孔深孔填充工艺 |
| CN103972216A (zh) * | 2014-05-13 | 2014-08-06 | 四川大学 | 一种可控自形成MnSixOy/Cu3Ge双层扩散阻挡层制备工艺 |
| US20150333012A1 (en) * | 2014-05-16 | 2015-11-19 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of forming a copper layer using physical vapor deposition |
| CN106486416A (zh) * | 2015-09-02 | 2017-03-08 | 中芯国际集成电路制造(北京)有限公司 | 金属互联结构的形成方法 |
| US20170117181A1 (en) * | 2015-10-21 | 2017-04-27 | International Business Machines Corporation | Low resistance contact structures including a copper fill for trench structures |
Also Published As
| Publication number | Publication date |
|---|---|
| US10381307B1 (en) | 2019-08-13 |
| TW201947052A (zh) | 2019-12-16 |
| TWI675117B (zh) | 2019-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1134049C (zh) | 增强无机介质与铜的粘附性的等离子体处理 | |
| CN106486416B (zh) | 金属互联结构的形成方法 | |
| US20040211661A1 (en) | Method for plasma deposition of a substrate barrier layer | |
| US5918150A (en) | Method for a chemical vapor deposition of copper on an ion prepared conductive surface | |
| KR100790452B1 (ko) | 다마신 공정을 이용한 반도체 소자의 다층 금속배선형성방법 | |
| US7767572B2 (en) | Methods of forming a barrier layer in an interconnect structure | |
| CN110491828A (zh) | 在接触孔或沟槽上方形成阻障层的方法及接触孔结构 | |
| KR20140059750A (ko) | 접지 표면 설계를 통한 플라즈마 프로세스 에칭-대-증착 비율 조절 | |
| JP2000208622A (ja) | 半導体装置及びその製造方法 | |
| CN103474390B (zh) | 一种铝金属线的制作方法 | |
| CN102437100A (zh) | 一种使用双大马士革工艺同时形成铜接触孔和第一层金属的方法 | |
| JP2024508912A (ja) | サブトラクティブ金属及びサブトラクティブ金属半導体 | |
| US7067917B2 (en) | Gradient barrier layer for copper back-end-of-line technology | |
| Mardani et al. | Electrical properties of Ag/Ta and Ag/TaN thin-films | |
| KR20020003016A (ko) | 다층 금속박막의 제조 방법 | |
| KR19980060592A (ko) | 반도체소자의 금속 배선 형성 방법 | |
| CN1271237C (zh) | 多阶段离子化金属电浆制程 | |
| CN106939411B (zh) | 氮化钛的形成方法 | |
| US20030017696A1 (en) | Method for improving capability of metal filling in deep trench | |
| US20090261477A1 (en) | Semiconductor device and method of manufacturing the same | |
| TWI249812B (en) | A method of diffusion barrier layer formation for protecting a dielectric layer | |
| JPH09171976A (ja) | 高アスペクト比フィーチャの側面と底部に膜厚制御可能な被膜を付着する方法および装置 | |
| CN101894740A (zh) | 一种抗反射膜的沉积方法 | |
| CN110797301B (zh) | 一种键合孔的形成方法 | |
| KR102192311B1 (ko) | 구리 인터커넥터, 이의 제조방법 및 이를 포함하는 반도체 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20191122 |