CN1104820A - 检波器 - Google Patents

检波器 Download PDF

Info

Publication number
CN1104820A
CN1104820A CN94108397A CN94108397A CN1104820A CN 1104820 A CN1104820 A CN 1104820A CN 94108397 A CN94108397 A CN 94108397A CN 94108397 A CN94108397 A CN 94108397A CN 1104820 A CN1104820 A CN 1104820A
Authority
CN
China
Prior art keywords
phase
frequency
signal
detector
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN94108397A
Other languages
English (en)
Other versions
CN1084995C (zh
Inventor
M·R·格兰格-琼斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microsemi Semiconductor AB
Intel Corp
Original Assignee
Plessey Semiconductors Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Plessey Semiconductors Ltd filed Critical Plessey Semiconductors Ltd
Publication of CN1104820A publication Critical patent/CN1104820A/zh
Application granted granted Critical
Publication of CN1084995C publication Critical patent/CN1084995C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/10Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/14Demodulator circuits; Receiver circuits
    • H04L27/144Demodulator circuits; Receiver circuits with demodulation using spectral properties of the received signal, e.g. by using frequency selective- or frequency sensitive elements
    • H04L27/152Demodulator circuits; Receiver circuits with demodulation using spectral properties of the received signal, e.g. by using frequency selective- or frequency sensitive elements using controlled oscillators, e.g. PLL arrangements
    • H04L27/1525Demodulator circuits; Receiver circuits with demodulation using spectral properties of the received signal, e.g. by using frequency selective- or frequency sensitive elements using controlled oscillators, e.g. PLL arrangements using quadrature demodulation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/02Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal
    • H03D3/24Modifications of demodulators to reject or remove amplitude variations by means of locked-in oscillator circuits
    • H03D3/241Modifications of demodulators to reject or remove amplitude variations by means of locked-in oscillator circuits the oscillator being part of a phase locked loop
    • H03D3/245Modifications of demodulators to reject or remove amplitude variations by means of locked-in oscillator circuits the oscillator being part of a phase locked loop using at least twophase detectors in the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D13/00Circuits for comparing the phase or frequency of two mutually-independent oscillations
    • H03D13/003Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0001Circuit elements of demodulators
    • H03D2200/0031PLL circuits with quadrature locking, e.g. a Costas loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

直接转换二进制FSK无线电接收机具有包括一个“异或”相位检波器的AFC环路,对I3和Q3信号起反应。I和Q滤波器是不相同的,但具有不同的频率-相位特性,当本振调谐正确时,这种特性使它们的相移相同,而当本振失调时,这种特性使它们的相移有差异。相位检波器检测相位的变动并将控制信号供给本振,这样就使本振频率回到正确值上来。

Description

本发明涉及检波器。更确切地但并非唯一地说,本发明涉及直接转换的“正交检波器”,用于解调FSK(频移键控)调制的射频信号,并用于采用这些检波器的无线电接收机。
通常的“零中频频移键控接收机”,示于图1,在节点1处把一个入叫的射频信号加在两个信道上,一个同相信道I,一个正交相位的信道Q。两个信道在本质上都是相同的,并含有相应的混频器2、3,信道滤波器4、5,以及限幅放大器6、7。本地振荡器8直接接到同相混频器2,同时,经90°相移电路9接到正交相位混频器3。限幅放大器6、7把信号中的幅度信息除掉,并产生只含有相位信息的数字输出信号。这些信号加到检波器10。检波器10的输出通过限幅放大器11,在其输出处12产生一个检波后的基带信号。如果需要,放大器11可以加进一个后检波滤波器,未示出。信道滤波器4和5用来排除混频器输出里的非所需寄生信号,而且I和Q信道都是完美地相同的,以便防止任何附加的相移。两个信号加到检波器10的输入处,因此,它们彼此间趋前或滞后90°。
这些现有技术的电路已经证明是适用的,但需要使用高稳定度的本地振荡器(下称“本振”),锁定于所接收信号的载频。实际上,这意味着采用高质量而且比较昂贵的晶体振荡器。这种晶体振荡器能够代表一部接收机费用的主要部分,在用于寻呼系统时,更是如此。
回避采用高稳定度晶体要求的一个方法是使用一个AFC(自动频率控制)环路,它将其本身锁定在所接收信号的载频上。在直接转换的接收机里,缺少中频信号时,就难于采用AFC环路来控制频率。本发明就是由于力图提供改进型接收机而形成的。
根据本发明,频率检波器包括一个第一节点,安排来接收第一信号,它是输入信号的函数;一个第二节点,安排来接收第二信号,它是输入信号的函数;第三和第四节点,相移装置,安排来将第一和第二节点分别耦合至第三、第四节点,并在第一与第三节点间提供第一相移,在第二与第四节点之间提供第二相移,这样的相移装置能使第一和第二相移之间的差值,按频率的函数而变动,而且相位检波器装置耦合到第三和第四节点,并安排来产生一个输出信号,此输出信号是所述差值的函数,因此,所述的输出信号是输入信号频率的函数。
现在用一个非限制的例子,仅参考附图来叙述本发明,其中:
图1示出现有技术的无线电接收机;
图2示出本发明的第一实施例;
图3至图10是说明图2工作的曲线图;
图11示出适用于图2实施例的滤波器例子;
图12是说明图10滤波器微分相位响应的曲线图;
图13示出本发明的第二种实施例;
图14示出本发明的第三种实施例;
图15示出本发明的第四种实施例;
图16示出本发明的第五种实施例;
图2中根据本发明的检波器用来提供“零中频频移键控”的无线电接收机,具有自动频率控制。正如图1一样,接收机有I和Q两信道。混频器2、3,限幅放大器6、7和相移电路9,检波器10和放大器11,本质上与图1中相应编号的项目相同。检波器104含有一个“异或”门。滤波器103将104输出里的交流成分除掉,并将“异或”门输出信号的直流成分加到VCO(压控振荡器)102上,VCO102构成接收机的本振。图2的滤波器100和101,不象图1的滤波器4和5那样,彼此是不相同的,但是经过特殊的设计,使它们具有相互不同的频率-相位特性。其特性是:当振荡器102在节点1处为了接收入叫的FSK信号,处于正确的频率时,致使它们在各自的输出110、111处的信号正好正交。如本振频率过高,则110与111的差值将大于90°,作为逻辑“1”,而小于-90°则为逻辑“0”;同时,如频率太低,则110与111的差值将小于90°,为逻辑“1”,而大于-90°则为逻辑“0”。这种随频率变动发生的相位差变化被用来控制本振的频率。由检波器104检出的相位差,其平均直流输出电压作为相位差的函数而变化。当相位差趋向于零,平均直流成分降低,而相位差接近于180°时,直流成分增加。这种变化说明于图6中。在本实施例中,检波器104设有推挽式输出级,它在已知意义上,提供增压或降压脉冲,分别趋向于逐渐增高或降低直流电压,施加到VCO102中电压对应的元件上,如增压脉冲统治降压脉冲,电压就增高,如降压脉冲居主宰地位,电压就降低。数值+A隐指100%增压脉冲,-A隐指100%降压脉冲,而“零”隐指增压脉冲所供给的能量等于降压脉冲所消除掉的能量。当I3与Q3大体上是正交时就得到这种情况。当VCO正确地调谐到载频时,I3与Q3成为正交,对于二进制数据的两种可能值,I3超前Q3是对于一种逻辑状态,而滞后则是对于另外的一种。于是,不论接收到的数据值如何,检波器104的直流输出将为零。
如本振频率过高,因100、101的作用,在输出110、111处的信号将不再正交,但如上所指出的,将偏离正交一个数量,它是本振的实际频率与其正确值之间差值的函数。对正交的这个偏离将把增压和降压之间的平衡打破,因此,促使“异或”检波器104的直流输出成分发生变化,有这样的趋向,就是使本振102的输出回到它的正确值。
通常的“零中频频移键控”接收机如图1所说明,其特性在于:如入叫的射频信号瞬间频率为Fsig,大于本振频率FLO,则I信道超前Q信道90°;如Fsig小于FLO,则I信道滞后Q信道90°。图3以图解说明此特性。一种解调入叫信号的方法就是确定哪个信道超前90°。
图2的AFC电路功能,是以产生一个VCO的控制信号来完成的,而控制信号则是由对两个滤波器100和101的相位对频率的响应进行慎重地失配而获得的。如果输入100和101的信号分别为I1和Q1,100和101的输出处的信号分别为I2和Q2,则跨越100和101的相移分别给出为(ΦI1I2)和(ΦQ1Q2)。差值δΦIQ=(ΦI1I2)-(ΦQ1Q2)。对于FIF<FδF,δΦIQ为正值,而对于FIF>FδF,则δΦIQ为负值(或者在两种情况下,如果环路中有第二次反转,反过来也如此),对于FIF=FδF则为零值,在这里,对于频率δF,滤波器100和101产生相同的相移。滤波器100、101各自的精确的特性并不特别重要,但为了易于说明,我们假定它为线性响应,如图4所示的相位δΦIQ对频率FIF的曲线。
我们现在将图3和图4结合起来,给出图5,它示出入叫的FSK射频信号的相位差(ΦI3Q3)相对于Fsig的瞬间频率的曲线。
限幅放大器的输出信号I3和Q3,提供“异或”相位检波器104的输入。“异或”电路的直流输出电压成分相对于相位差(ΦI3Q3)的曲线示于图6。将此图与图5的相位差(ΦI3Q3)相对于频率的特性曲线结合起来,给出“异或”相位检波器的直流输出电压相对于入叫的FSK射频信号的Fsig的瞬时频率的曲线,示于图7。
入叫的二进制FSK信号,按照所传送的数据,在两个瞬时频率之间跳跃:Fc+δF相当于逻辑“1”或Fc-δF相当于逻辑“0”。在理想的接收条件下,Fc等于FLO。如载频Fc与本振频率FLO不相同(Fc=FLO+Ferr),我们有一个偏置频率Ferr。这个结果,对于逻辑“1”,瞬时频率是(FLO+Ferr+δF),而对于逻辑“0”,是(FLO+Ferr-δF)。我们从图7可观察到:“异或”门的输出对于逻辑“1”和逻辑“0”的瞬时频率,对于给定的Ferr,以相同方向加在一起。所以,对于Ferr=0,“异或”门输出总是零值;对于0<Ferr<δF时为负值;而对于0>Ferr>δF时,则为正值。因此,“异或”相位检波器的输出,在滤除交流成分后,能够在反馈环路的范围之内,用来牵引到VCO的频率FLO,并且减少Ferr
为简化起见,本发明已用瞬时频率,Fsig,这一术语进行叙述,如,或是Fc+δF(即逻辑1)或是Fc-δF(即逻辑0)。相位检波器104的输出,在瞬态情况下,与一个由随机数据流所调制的入叫信号一起,对于每一个瞬时频率,能够近似地作为相位检波器输出的时间平均值。这个近似值对于宽带FSK来说是精确的,而且仍然保持在很低的调制系数。
“异或”相位检波器的输出的直流成分的各个平均开环特性对于010101、000000和111111数据流相对于Ferr所绘制的曲线图分别示于图8、图9和图10。在图8、9、10中,零Ferr相当于载频Fc。图8中Fsig往复于Fc+δF与Fc-δF之间。图9中,Fsig=Fc-δF。图10中,Fsig=Fc+δF。在所有情况下都能看到“异或”电路的输出,在滤波后,提供一个负反馈信号,用来纠正很小的Ferr(<|δF|),并试图将VCO频率保持在Fc。也能看到图8所示的010101状态的特性是图9和10所示的特性的平均值。
在Ferr的模数大于δF的情况下,AFC系统的俘获范围与编码相关。对于某些Ferr和编码的组合(例如图9Ferr=1.5δF,编码=000000)有可能在环路中得到一个反转,致使反馈是增加Ferr而不是减少它。在寻呼编码系统中,在传送数据之前,有一个010101前言的周期。我们在图8中观察到,对于这样一种编码,对所有的Ferr,我们总是得到负反馈,因此,假如我们在这个前言的周期里实现俘获,我们已经展扩了俘获范围。在δF<Ferr<-δF的范围里,反馈总是负值,因此,一旦Ferr处于这个范围之内,AFC系统应该实现俘获。
图11示出滤波器电路的一例,适合于包括在I和Q信道滤波器100、101之中,以便提供所需的微分相位特性。图11的滤波器微分相位特性示于图12。需要指出的是,当图11的滤波器本身能够提供合适的关于频率控制反馈的性能,它们可能会对数据检波电路10提供不适当的抑制。因此,图11的滤波器最好与普通匹配的滤波器串联地耦合,未分别地示出。匹配的滤波器包括在图2的滤波器100、101内。
本发明第二种实施例示于图13,滤波器4和5与图1相应的滤波器是相同的。加到“异或”检波器104的各信号之间的相位不平衡是由有关的相移电路130、131所造成的,而130、131是连接在限幅放大器6、7的输出和检波器104的输入之间的。这种配置具有使6和7的输出在所有时间里都维持在正交状态的优点,保证检波器10总是有正交信号被提供。在其他方面的工作与图2的相同。
一种改进情况,130和131中的一个或另外一个可以省掉,必要的频率-相位特性由单一电路130、131所提供。
另一种改进情况(未示出),另外的限幅放大器配置在滤波器130、131和检波器104之间,以保证正确电平的逻辑信号提供给104。
图14示出第三种实施例,是图13的改进型。加到混频器2、3上的本振信号,如偏离正确的正交,则能用本实施例来纠正。仅仅示出有关电路,电路的其余部分如图13所示,或图13引进参照前几节中未加说明的改进部分。本实施例不同于图13之处在于它配置了另外的“异或”门144和一个减法器140,后者在104和144的输出之间得出差值。
假设相移电路9(未示出),未产生精确的90°相移。则I和Q信道将不是精确偏置90°。如果振荡器102正巧工作在正确频率处,在电路9中相移误差所引起的相位误差,促使104输出一个寄生误差。门144发生一个校正信号,它等于门104输出中由相移电路9本身所产生的相位误差信号成分。校正信号并不与由电路130、131所产生的相移发生反应,因此,它不受本振频率中任何误差所影响。通过将104和144的输出相减,相移电路9所产生的误差被抵销掉,而且这样加到103上的信号仅仅代表频率中的误差。
图15是图14的改进型。本发明的这一种实施例与图14的不同之处仅仅在于装配了延迟电路150、151,它们把加给144输入处的信号延迟。延迟电路150、151是匹配的,提供实质上相同的延迟。在相移电路9或本振频率没有任何误差时,延迟电路是这样的,可使104和144的脉冲的输出实质上是精确地同相并且抵销掉。这就能减少AFC环路中所必需的滤波量。在其他方面的工作与图14的相同。
图16的实施例是图13进一步的改进。加法器160将I3和Q3信号相加,并将结果加到滤波器130。减法器161确定I3和Q3间的差值,并将结果加到滤波器131。正如以前所叙述的各实施例,滤波器130和131具有不同的频率-相位特性。130和131的输出,通过有关的限幅放大器164、165,加到“异或”检波器104。检波器104的输出,则加到滤波器103,未示出,在其他方面的电路如图13所示。正如图14和15,图16实施例有这样的性能,即:由相移电路9(未示出)所产生的相移实际值,对检波器104的输出没有作用。对图16的检查表明,不考虑I3和Q3之间的相位差,则当130和131产生相同的相移时,加到检波器104输入处的信号总是正交的。输入给104的信号,仅仅在本振频率偏离其正确频率时才偏离正交,因此,致使130的相移不同于131的相移。
虽然本发明已在直接转换二进制FSK接收机的范围中叙述过,它也同样适用于那些有成对信号的接收机,这些信号是按任何预先确定的已知相角所偏置的。
上述各实施例只是通过例子给出的,而且若干改进可能在本发明范围之内。
例如,在特定滤波器100、101中部分或全部电路元件可以数字式执行。再者,虽然在图2中已经给滤波器作出说明,诸如100和101,有不同的相位特性,它们能用实质上相同的滤波器来代替,诸如4、5,与具有相互不同的相位特性的全通电路相串联。相同的意见应用于图14至16的滤波器130和131。再者,虽对采用“异或”相位检波器已作出说明,但也可能应用其他任何合适的相位检波器。

Claims (18)

1、一个频率检波器用于产生输出信号,它输入信号的频率的函数,包括:
第一节点安排来接收第一信号,它是输入信号的函数,
第二节点安排来接收第二信号,它是输入信号的函数,
第三和第四点,
相移装置被安排来将第一和第二节点分别耦合到第三和第四节点,并在第一和第三节点间提供第一相移和在第二和第四节点间提供第二相移,
相移装置是这样的,第一和第二相移之间的差值作为频率的函数而变化,以及
相位检波器装置耦合于第三和第四节点,并安排来产生一个作为所述差值的函数的输出信号,因此,所述输出信号是输入信号的函数。
2、如权利要求1所述的频率检波器,其特征在于第一和第二信号具有一个彼此间预定的相位关系。
3、如权利要求2所述的频率检波器,其特征在于第一和第二信号有不同的相位。
4、如权利要求3所述的频率检波器,其特征在于第一和第二信号实质上是正交的。
5、如权利要求1所述的频率检波器,其特征在于相移装置包括一个配置在第一和第三节点之间的第一相移电路。
6、如权利要求5所述的频率检波器,其特征在于相移装置包括一个配置在第二和第四节点之间的第二相移电路。
7、如权利要求1所述的频率检波器,其特征在于相移装置包括滤波装置,
8、如权利要求7所述的频率检波器,其特征在于滤波装置包括一个低通滤波器。
9、如权利要求1所述的频率检波器,其特征在于相移装置包括时间延迟装置。
10、如权利要求1所述的频率检波器,其特征在于相位检波器包括一个“异或”相位检波器。
11、如权利要求1所述的频率检波器,其特征在于另外包括一个另外的相位检波器装置,有第一和第二输入,分别耦合到第一和第二节点;差分装置有第一和第二输入分别耦合到相位检波装置和另一个相位检波装置的输出处,借此,差分装置的输出信号是输入信号频率的函数。
12、如权利要求11所述的频率检波器,其特征在于另外还包括第一和第二延迟装置,分别耦合于各自的第一和第二节点和另一个相位检波器的各自的第一节和第二输入处。
13、如权利要求1所述的频率检波器,其特征在于包括产生第一和第二中频信号的装置,每个中频信号是输入信号的函数,第二中频信号是第一中频信号移相后的形态;加法装置安排来将第一和第二中频信号相加,其和值包括所述的第一信号;差分装置安排来确定第一和第二中频信号之间的差值,其差值包括所述的第二信号。
14、一个AFC系统包括一个如在任何前述的权利要求之一中所述的频率发生器和一个检波器,其特征在于频率发生器的输出耦合到检波器,而检波器的输出用于控制频率发生器的输出频率。
15、一个无线电接收机包括一个如权利要求14所述的AFC系统,其特征在于频率发生器包括无线电接收机的一个本地振荡器。
16、如权利要求15所述并安排来接收一个FSK调制的输入信号的无线电接收机,其特征在于在一个符合于FSK调制信号的脉冲偏移频率处,第一和第二相移间的差值被处理为实质上的零。
17、如权利要求16所述的无线电接收机,其特征在于相位检波器装置安排来提供一个这样的输出,即:当本振频率符合于FSK调制的信号的载频时,使本振频率没有改变。
18、如权利要求15所述的无线电接收机,其特征在于无线电接收机包括一个直接转换正交接收机。
CN94108397A 1993-07-16 1994-07-16 检波器 Expired - Lifetime CN1084995C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB9314841.9 1993-07-16
GB9314841A GB2280324B (en) 1993-07-16 1993-07-16 Detectors

Publications (2)

Publication Number Publication Date
CN1104820A true CN1104820A (zh) 1995-07-05
CN1084995C CN1084995C (zh) 2002-05-15

Family

ID=10738997

Family Applications (1)

Application Number Title Priority Date Filing Date
CN94108397A Expired - Lifetime CN1084995C (zh) 1993-07-16 1994-07-16 检波器

Country Status (6)

Country Link
US (1) US5612976A (zh)
EP (1) EP0634855B1 (zh)
JP (1) JPH07154435A (zh)
CN (1) CN1084995C (zh)
DE (1) DE69430555T2 (zh)
GB (1) GB2280324B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102045284A (zh) * 2010-01-21 2011-05-04 清华大学 Fsk解调装置
CN106656113A (zh) * 2016-11-24 2017-05-10 北京无线电测量研究所 一种cmos差分调制脉冲检波电路及方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3553286B2 (ja) * 1995-09-21 2004-08-11 セイコーインスツルメンツ株式会社 Fsk復調回路
JP2910695B2 (ja) * 1996-08-30 1999-06-23 日本電気株式会社 コスタスループ搬送波再生回路
GB2330261B (en) * 1997-10-09 2001-06-20 Plessey Semiconductors Ltd FSK Demodulator
US6304620B1 (en) * 1998-03-20 2001-10-16 Philips Electronics North America Corproation Sign-cross product automatic frequency control loop
JP3568102B2 (ja) * 1998-07-24 2004-09-22 松下電器産業株式会社 直接変換受信機
US6738429B1 (en) 1999-06-01 2004-05-18 Harris Corporation Decision-directed carrier frequency detector and method for QAM
CA2281236C (en) 1999-09-01 2010-02-09 Tajinder Manku Direct conversion rf schemes using a virtually generated local oscillator
WO2009090801A1 (ja) 2008-01-15 2009-07-23 Nagasaki University, National University Corporation 周波数検出装置、周波数検出方法、電気回路制御装置、電気回路制御方法、遅延回路および遅延回路システム
JP2011188428A (ja) * 2010-03-11 2011-09-22 Asahi Kasei Electronics Co Ltd 送受信回路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4336616A (en) * 1978-12-15 1982-06-22 Nasa Discriminator aided phase lock acquisition for suppressed carrier signals
GB2101821B (en) * 1981-07-16 1984-11-14 Standard Telephones Cables Ltd Radio receiver for frequency shift keyed signals
GB2180419A (en) * 1985-09-16 1987-03-25 Philips Electronic Associated Direct conversion receiver
US5042052A (en) * 1990-02-16 1991-08-20 Harris Corporation Carrier acquisition scheme for QAM and QPSK data
US5249204A (en) * 1991-08-12 1993-09-28 Motorola, Inc. Circuit and method for phase error correction in a digital receiver
FR2680923B1 (fr) * 1991-08-30 1996-11-22 Patrick Vandamme Dispositif de demodulation coherente a circuit numerique de recuperation d'onde porteuse.
FR2689712B1 (fr) * 1992-04-03 1994-08-19 Alcatel Telspace Dispositif de démodulation de signaux numériques modulés selon une technique à constellations de modulation alternées.

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102045284A (zh) * 2010-01-21 2011-05-04 清华大学 Fsk解调装置
CN102045284B (zh) * 2010-01-21 2013-06-05 清华大学 Fsk解调装置
CN106656113A (zh) * 2016-11-24 2017-05-10 北京无线电测量研究所 一种cmos差分调制脉冲检波电路及方法

Also Published As

Publication number Publication date
EP0634855A1 (en) 1995-01-18
DE69430555T2 (de) 2002-08-29
GB2280324A (en) 1995-01-25
GB9314841D0 (en) 1993-09-01
EP0634855B1 (en) 2002-05-08
GB2280324B (en) 1998-07-22
DE69430555D1 (de) 2002-06-13
CN1084995C (zh) 2002-05-15
JPH07154435A (ja) 1995-06-16
US5612976A (en) 1997-03-18

Similar Documents

Publication Publication Date Title
US5584068A (en) Direct conversion receiver
US5293408A (en) FSK data receiving system
CN1084995C (zh) 检波器
CA2073347C (en) Apparatus and method for generating quadrature signals
US5539355A (en) Frequency-shift-keying detector using digital circuits
EP1492291A1 (en) System and method of converting signals with phase-shift-keying (psk) modulation into signals with amplitude-shift-keying (ask) modulation
US5635876A (en) Phase difference and amplitude correction circuit
US5896053A (en) Single ended to differential converter and 50% duty cycle signal generator and method
US4791378A (en) Phase-locked loops
US4694204A (en) Transistor circuit for signal multiplier
EP0336206A2 (en) A circuit arrangement for compensating for the thermal drift of a phase detector
US4870382A (en) High frequency lock detecting circuit
US4313219A (en) Receiver for high frequency electromagnetic oscillations having a frequency readjustment
CA1306516C (en) Demodulator for psk-modulated signals
EP0072848B1 (en) Biphase detector
EP0637882B1 (en) Automatic frequency control arrangement
US4656431A (en) Digital frequency discriminator
US6137852A (en) Phase detector circuit and method of phase detecting
CA1216903A (en) High speed phase locked loop
GB2234650A (en) Fm demodulating circuit with improved noise elimination
JP2950189B2 (ja) 90゜移相器
US3777181A (en) Phase discatector
US6563887B1 (en) Direct conversion receiver for frequency-shift keying modulated signals
JP2894702B2 (ja) 位相同期回路
US7084714B2 (en) Quadrature modulator and demodulator

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: INTEL CORP

Free format text: FORMER OWNER: ZARLINK SEMICONDUCTOR INC.

Effective date: 20070427

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: ZARLINK SEMICONDUCTOR INC.

Free format text: FORMER NAME OR ADDRESS: MITEL SEMICONDUCTOR LTD.

CP03 Change of name, title or address

Address after: Britain's Tejun

Patentee after: Zarlink Semiconductor AB

Address before: England

Patentee before: Mitel Semiconductor Ltd.

TR01 Transfer of patent right

Effective date of registration: 20070427

Address after: California, USA

Patentee after: INTEL Corp.

Address before: Britain's Tejun

Patentee before: Zarlink Semiconductor AB

C17 Cessation of patent right
CX01 Expiry of patent term

Expiration termination date: 20140716

Granted publication date: 20020515