CN110474629B - 具有相位补偿功能的耦合器电路 - Google Patents

具有相位补偿功能的耦合器电路 Download PDF

Info

Publication number
CN110474629B
CN110474629B CN201811579719.XA CN201811579719A CN110474629B CN 110474629 B CN110474629 B CN 110474629B CN 201811579719 A CN201811579719 A CN 201811579719A CN 110474629 B CN110474629 B CN 110474629B
Authority
CN
China
Prior art keywords
coupling
port
circuit
coupler
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811579719.XA
Other languages
English (en)
Other versions
CN110474629A (zh
Inventor
林锺模
柳贤真
罗裕森
刘显焕
赵亨浚
金裕桓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN110474629A publication Critical patent/CN110474629A/zh
Application granted granted Critical
Publication of CN110474629B publication Critical patent/CN110474629B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/12—Coupling devices having more than two ports
    • H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/12—Coupling devices having more than two ports
    • H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
    • H01P5/18—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017545—Coupling arrangements; Impedance matching circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/204—A hybrid coupler being used at the output of an amplifier circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/255—Amplifier input adaptation especially for transmission line coupling purposes, e.g. impedance adaptation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/18—Networks for phase shifting

Abstract

本发明提供一种具有相位补偿功能的耦合器电路。所述耦合器电路包括：信号线，设置在第一端子与第二端子之间；耦合线，设置在耦合端口与隔离端口之间，使得所述耦合线耦合到所述信号线并被配置为从所述信号线提取耦合信号；以及耦合调节电路，连接到所述耦合端口和所述隔离端口，并被配置为减少根据通过所述信号线的信号的频带的改变的耦合量的改变。

Description

具有相位补偿功能的耦合器电路
本申请要求于2018年5月11日提交到韩国知识产权局的第10-2018-0054404号韩国专利申请的优先权和权益，所述韩国专利申请的全部公开内容出于所有目的通过引用包含于此。
技术领域
下面的描述涉及一种具有相位补偿功能的耦合器电路。
背景技术
通常，射频(RF)前端模块(FEM)可包括功率放大器(PA)和用于控制PA的功率检测器。
通常，在RF FEM中设置隔离器型功率检测器和定向耦合器型功率检测器。定向耦合器型功率检测器由于其总成本和易于实现而被广泛使用。
使用包括RF FEM的移动通信装置的变化环境可导致移动通信装置的天线的阻抗的变化，因此，由于由天线产生的反射波可导致在PA的输出功率检测中发生错误。在对由天线产生的反射波的影响最小化时，需要高方向性耦合器性能来准确地检测PA的输出电平。
作为现有的耦合器的示例，FEM中使用的耦合器可检测从PA输出的输出信号的幅度以控制PA。
此时，当天线的阻抗从50欧姆变化时，产生反射波，并且反射波可不利地影响耦合器的输出。例如，由于耦合器的输出电压Vc可包括PA的输出电压Vp和由通过反射波的电压Vr耦合的分量二者，因此，检测的功率放大器的输出电平包括由于反射波而引起的误差分量，该误差分量随后降低准确度。
同时，与通过功率放大器的输出电压Vp的耦合电压Vc_p的耦合水平相比，由通过反射波的电压Vr的耦合电压Vc_r的隔离水平越小，能够更准确地检测功率放大器的输出功率，耦合水平与隔离水平之间的差被称为“方向性”。
此外，随着通信模块的尺寸变小，已经进行了更多尝试以将耦合器设置为集成电路(IC)，但是这些尝试已经遇到下面解释的问题。
例如，耦合线耦合器具有如下特性：耦合值随着频率增加而增加，其中，由于信号线与耦合线之间的寄生电容而频率增加。因此，使用具有与特定波长对应的电长度的电路，以使得许多耦合器结构能够在特定频率范围内实现恒定的耦合值。然而，可认识到，设置为IC的耦合器导致电路的尺寸减小到小于波长的问题，并且难以提供根据频率具有恒定的耦合值的耦合器。
此外，当耦合器以用于将硅芯片安装在印刷电路板(PCB)上的模块的形式实现时，可存在由于集成结构的阻抗不匹配、耦合器电路周围材料的介电常数的不平衡、耦合器电路的不对称性等而导致方向性性能劣化的问题。
此外，当在使用多个频带的系统中采用时，现有的耦合器的问题在于耦合量随着频带的改变而改变。此外，可存在如下问题：耦合量由于反射波的耦合效应而变化，从而降低通过耦合检测的耦合的准确度，因此，使耦合器的方向性特性劣化。
发明内容
提供本发明内容以按照简化形式介绍下面在具体实施方式中进一步描述的选择的构思。本发明内容不意在确定所要求保护的主题的关键特征或必要特征，也不意在用于帮助确定所要求保护的主题的范围。
在一个总体方面，一种具有相位补偿功能的耦合器电路，包括：信号线，设置在第一端子与第二端子之间；耦合线，设置在耦合端口与隔离端口之间，使得所述耦合线耦合到所述信号线并被配置为从所述信号线提取耦合信号；以及耦合调节电路，连接到所述耦合端口和所述隔离端口，并被配置为减少根据通过所述信号线的信号的频带的改变的耦合量的改变。
所述耦合调节电路可被配置为：减小所述耦合端口与所述隔离端口之间的相位差。
所述耦合调节电路可包括：第一阻抗电路，连接在所述耦合端口与所述隔离端口之间；第二阻抗电路，连接在所述耦合端口与地之间；以及第三阻抗电路，连接在所述隔离端口与所述地之间。
所述第一阻抗电路可包括：电阻器和电容器，串联连接在所述耦合端口与所述隔离端口之间。
所述第二阻抗电路可包括：电容器，连接在所述耦合端口与所述地之间。
所述第三阻抗电路可包括：电阻器，连接在所述隔离端口与所述地之间。
在另一总体方面，一种具有相位补偿功能的耦合器电路，包括：信号线，设置在第一端子与第二端子之间；第一耦合线，设置在第一耦合端口与第一隔离端口之间，使得所述第一耦合线耦合到所述信号线，并被配置为从所述信号线提取第一耦合信号；第一耦合调节电路，连接到所述第一耦合端口和所述第一隔离端口，并被配置为减少根据通过所述信号线的信号的频带的改变的耦合量的改变；第二耦合线，设置在第二耦合端口与第二隔离端口之间，使得所述第二耦合线耦合到所述信号线，并被配置为从所述信号线提取第二耦合信号；以及第二耦合调节电路，连接到所述第二耦合端口和所述第二隔离端口，并被配置为减少根据通过所述信号线的信号的频带的改变的耦合量的改变。
所述第一耦合调节电路可被配置为：减小所述第一耦合端口与所述第一隔离端口之间的相位差，并且所述第二耦合调节电路可被配置为：减小所述第二耦合端口与所述第二隔离端口之间的相位差。
所述第一耦合调节电路可包括：第一阻抗电路，连接在所述第一耦合端口与所述第一隔离端口之间；第二阻抗电路，连接在所述第一耦合端口与地之间；以及第三阻抗电路，连接在所述第一隔离端口与所述地之间。
所述第二耦合调节电路可包括：第四阻抗电路，连接在所述第二耦合端口与所述第二隔离端口之间；第五阻抗电路，连接在所述第二耦合端口与所述地之间；以及第六阻抗电路，连接在所述第二隔离端口与所述地之间。
所述第一阻抗电路可包括：第一电阻器和第一电容器，串联连接在所述第一耦合端口与所述第一隔离端口之间，并且所述第四阻抗电路可包括：第二电阻器和第二电容器，串联连接在所述第二耦合端口与所述第二隔离端口之间。
所述第二阻抗电路可包括：第一电容器，连接在所述第一耦合端口与所述地之间，并且第五阻抗电路可包括：第二电容器，连接在所述第二耦合端口与所述地之间。
所述第三阻抗电路可包括：第一电阻器，连接在所述第一隔离端口与所述地之间，并且所述第六阻抗电路可包括：第二电阻器，连接在所述第二隔离端口与所述地之间。
所述耦合器电路还可包括：第一开关电路，所述第一开关电路包括连接到所述第一耦合端口的第一节点、连接到所述第二耦合端口的第二节点以及连接到第一公共耦合端口的公共节点，其中，所述第一开关电路被配置为：将所述第一节点和所述第二节点中的一个选择性地连接到所述公共节点。
在另一总体方面，一种单芯片功率放大器，包括：功率放大单元；耦合器电路，连接到所述功率放大单元，并包括：信号线，设置在第一端子与第二端子之间；耦合线，设置在耦合端口与隔离端口之间，使得所述耦合线耦合到所述信号线并被配置为从所述信号线提取耦合信号；以及耦合调节电路，连接到所述耦合端口和所述隔离端口，并被配置为减少根据通过所述信号线的信号的频带的改变的耦合量的改变。
所述单芯片功率放大器还可包括：输入端子，连接到所述功率放大单元的输入端；以及输出端子，连接到所述第二端子，其中，所述第一端子连接到所述功率放大单元的输出端。
通过以下具体实施方式、附图和权利要求，其他特征和方面将显而易见。
附图说明
图1是根据实施例的耦合器电路的示图。
图2是根据实施例的耦合器电路的示图。
图3示出图2中的耦合器电路的等效电路图。
图4是根据实施例的耦合器电路的示图。
图5是根据实施例的耦合器电路的示图。
图6是根据实施例的耦合调节电路的示图。
图7是根据实施例的耦合调节电路的示图。
图8是根据实施例的耦合调节电路的示图。
图9A是根据实施例的耦合器电路的耦合端口和隔离端口的相位图。
图9B是示出根据实施例的耦合器电路的方向性、耦合和隔离的水平的曲线图。
图10A是根据实施例的根据耦合器电路的电容值的耦合端口和隔离端口的相位图。
图10B是示出根据实施例的根据耦合器电路的电容值的方向性、耦合和隔离的水平的曲线图。
图11A是根据实施例的根据耦合器电路的电阻值的耦合器电路的耦合端口和隔离端口的相位图。
图11B是示出根据实施例的根据耦合器电路的电阻值的耦合器电路的方向性、耦合和隔离的水平的曲线图。
图12是根据实施例的耦合器电路的第一应用的示图。
图13是根据实施例的耦合器电路的第二应用的示图。
图14是根据实施例的耦合器电路的第三应用的示图。
图15是根据实施例的耦合器电路的第四应用的示图。
图16是根据实施例的耦合器电路的第五应用的示图。
在整个附图和具体实施方式中，相同的参考标号表示相同的元件。附图可不按照比例绘制，并且为了清楚、说明和方便起见，附图中的元件的相对尺寸、比例和描绘可被夸大。
具体实施方式
提供以下具体实施方式以帮助读者获得对这里所描述的方法、设备和/或系统的全面理解。然而，在理解本申请的公开内容后，在此所描述的方法、设备和/或系统的各种改变、修改及等同物将是显而易见的。例如，在此所描述的操作顺序仅是示例，其并不局限于这里所阐述的顺序，而是除了必须以特定顺序发生的操作之外，在理解本申请的公开内容后可做出将是显而易见的改变。此外，为了提高清楚性和简洁性，可省略对于本领域已知的特征的描述。
在此所描述的特征可以以不同的形式实现，并且将不被解释为被在此所描述的示例所限制。更确切的说，已经提供在此所描述的示例仅仅为示出在理解本申请的公开内容后将是显而易见的实现这里所描述的方法、设备和/或系统的很多可行的方式中的一些方式。
在整个说明书中，当诸如层、区域或基板的元件被描述为“在”另一元件“上”、“连接到”另一元件或“耦合到”另一元件时，该元件可直接“在”另一元件“上”、“连接到”另一元件或“耦合到”另一元件，或者可存在介于两者之间的一个或更多个其他元件。相反，当元件被描述为“直接在”另一元件“上”、“直接连接到”另一元件或“直接耦合到”另一元件时，可能不存在介于两者之间的其他元件。
在此，针对示例或实施例使用术语“可”(例如，关于示例或实施例可包括或实现什么)表示存在包括或实现这样的特征的至少一个示例或实施例，但所有示例和实施例不限于此。
如在此所使用的，术语“和/或”包括相关所列项中的任意一个和任意两个或更多个的任意组合。
尽管可在此使用诸如“第一”、“第二”和“第三”的术语来描述各种构件、组件、区域、层或部分，但是这些构件、组件、区域、层或部分不受这些术语的限制。更确切地说，这些术语仅用于将一个构件、组件、区域、层或部分与另一构件、组件、区域、层或部分区分开。因而，在不脱离示例的教导的情况下，在此所描述的示例中所称的第一构件、第一组件、第一区域、第一层或第一部分还可被称为第二构件、第二组件、第二区域、第二层或第二部分。
在此使用的术语仅用于描述各种示例且不用于限制本公开。除非上下文另外清楚地指出，否则单数形式也意图包括复数形式。术语“包含”、“包括”和“具有”指定存在所陈述的特征、数字、操作、构件、元件和/或它们的组合，但是不排除存在或添加一个或更多个其他特征、数字、操作、构件、元件和/或它们的组合。
在此所描述的示例的特征可以以在理解本申请的公开内容后将是显而易见的各种方式进行组合。此外，尽管在此所描述的示例具有各种配置，但是在理解本申请的公开内容后将是显而易见的其他配置是可行的。
本公开的一方面可提供一种能够在使用多个频带时减少由于频带的变化引起的耦合量的改变的耦合器电路。
图1是根据实施例的耦合器电路10的示图。
参照图1，耦合器电路10可包括信号线SL、耦合线CPL-L和耦合调节电路50。
信号线SL可设置在第一端子T1与第二端子T2之间。作为示例，信号线SL可连接到功率放大器的输出，或连接到天线开关与天线之间的信号线，或连接到功率放大器与天线开关之间的信号线，但不限于这样的连接。因此，信号线SL可应用于必须信号检测的信号线。
耦合线CPL-L可设置在耦合端口P1与隔离端口P2之间，并且与信号线SL相邻，使得耦合线CPL-L耦合到信号线SL并被配置为从信号线SL提取耦合信号S1。
作为示例，耦合端口P1可连接到控制电路2，隔离端口P2可通过端接电路TC接地。在这个示例中，耦合信号S1可通过耦合端口P1发送到控制电路2。作为示例，端接电路TC可包括至少一个电阻器。
耦合调节电路50可连接到耦合端口P1和隔离端口P2，以减少根据通过信号线SL的信号的频带的改变的耦合量的改变。
因此，即使具有频带的改变，也可保持恒定的耦合量。
此外，耦合调节电路50可减小耦合端口P1与隔离端口P2之间的相位差。作为示例，耦合端口P1与隔离端口P2之间的相位差变得越小，由反射波引起的耦合量可减少得越多，结果，方向性可被增强。
通常由于耦合线和信号线周围的介电材料的不均匀性引起耦合器中的方向性的降低。耦合端口P1与隔离端口P2之间的相位差减小到0(零)的事实与使耦合部分的电长度为0(零)具有相同的效果，这在耦合线和信号线的相位是彼此相反的奇模下以及在耦合线和信号线的相位是相同的偶模下二者都是有效的，并且具有与偶模和奇模的传播速度是无穷大的相同的效果。这使耦合线和信号线周围的不均匀电介质的影响最小化，从而消除了方向性降低的原因。
耦合调节电路50可包括第一阻抗电路51、第二阻抗电路52和第三阻抗电路53。
第一阻抗电路51可连接在耦合端口P1与隔离端口P2之间。例如，第一阻抗电路51可包括串联连接在耦合端口P1与隔离端口P2之间的第一电阻器R1和第一电容器C1。作为示例，如图1中所示，第一阻抗电路51可包括第一电阻器R1和第一电容器C1，其中，第一电阻器R1具有连接到耦合端口P1的一端，第一电容器C1具有连接到第一电阻器R1的另一端的一端和连接到隔离端口P2的另一端，但不限于此。因此，第一电阻器R1和第一电容器C1可以以相反的顺序连接。
第一阻抗电路51可有助于调节耦合端口P1与隔离端口P2之间的相位差，这将在下面参照图9A、图9B、图10A、图10B、图11A和图11B进行描述。
第二阻抗电路52可连接在耦合端口P1与地之间。作为示例，第二阻抗电路52可包括连接在耦合端口P1与地之间的第二电容器C2。第二阻抗电路52可有助于调节耦合端口P1与隔离端口P2之间的相位差，并有助于保持恒定的耦合量，这将在下面参照图9A、图9B、图10A、图10B、图11A和图11B进行描述。
第三阻抗电路53可连接在隔离端口P2与地之间。作为示例，第三阻抗电路53可包括连接在隔离端口P2与地之间的第二电阻器R2。第三阻抗电路53可有助于调节耦合端口P1与隔离端口P2之间的相位差，这将在下面参照图9A、图9B、图10A、图10B、图11A和图11B进行描述。
例如，当通过第一端子T1输入信号并通过第二端子T2输出信号时，耦合器电路10可作为正向耦合器电路操作。可选地，当通过第二端子T2输入信号并通过第一端子T1输出信号时，耦合器电路10可作为反向耦合器电路操作。
在一个示例中，耦合器电路10可被实现为IC(例如，诸如包括端接电路TC的IC)。作为另一示例，在可从IC的外部连接端接电路TC的情况下，可实现不包括端接电路TC的IC。
图2是根据实施例的耦合器电路20的示图。
参照图2，耦合器电路20可包括第一耦合器电路21和第二耦合器电路22。第一耦合器电路21可包括信号线SL、第一耦合线CPL-L1和第一耦合调节电路100，第二耦合器电路22可包括信号线SL、第二耦合线CPL-L2和第二耦合调节电路200。
信号线SL可设置在第一端子T1与第二端子T2之间。作为示例，信号线SL可连接到功率放大器的输出，或连接到天线开关与天线之间的信号线，或连接到功率放大器与天线开关之间的信号线，但不限于这样的连接。因此，信号线SL可应用于信号检测是必需的信号线。
第一耦合线CPL-L1可设置在第一耦合端口P11与第一隔离端口P12之间并与信号线SL相邻，使得第一耦合线CPL-L1首先耦合到信号线SL并被配置为从信号线SL提取第一耦合信号S1。作为示例，第一耦合端口P11可连接到控制电路，第一隔离端口P12可通过端接电路TC1接地。在这个示例中，第一耦合信号S1可通过第一耦合端口P11发送到控制电路。作为示例，端接电路TC1可包括至少一个电阻器。
第一耦合调节电路100可连接到第一耦合端口P11和第一隔离端口P12，以减少根据通过信号线SL的信号的频带的改变的耦合量的改变。因此，即使具有频带的改变，也可保持恒定的耦合量。此外，第一耦合调节电路100可减小第一耦合端口P11与第一隔离端口P12之间的相位差。作为示例，耦合端口P11与隔离端口P12之间的相位差变得越小，由反射波引起的耦合量可减少得越多。
第二耦合线CPL-L2可设置在第二耦合端口P21与第二隔离端口P22之间并与信号线SL相邻，使得第二耦合线CPL-L2其次耦合到信号线SL并被配置从信号线SL提取第二耦合信号S2。作为示例，第二耦合端口P21可连接到控制电路2，第二隔离端口P22可通过端接电路TC2接地。在这个示例中，第二耦合信号S2可通过第二耦合端口P21发送到控制电路2。作为示例，端接电路TC2可包括至少一个电阻器。
第二耦合调节电路200可连接到第二耦合端口P21和第二隔离端口P22，以减少根据通过信号线SL的信号的频带的改变的耦合量的改变。因此，即使具有频带的改变，也可保持恒定的耦合量。此外，第二耦合调节电路200可减小第二耦合端口P21与第二隔离端口P22之间的相位差。作为示例，第二耦合端口P21与第二隔离端口P22之间的相位差变得越小，由反射波引起的耦合量可减少得越多。
第一耦合调节电路100可包括第一阻抗电路110、第二阻抗电路120和第三阻抗电路130。
第一阻抗电路110可连接在第一耦合端口P11与第一隔离端口P12之间。例如，第一阻抗电路110可包括串联连接在第一耦合端口P11与第一隔离端口P12之间的第一电阻器R11和第一电容器C11。作为示例，第一阻抗电路110可包括第一电阻器R11和第一电容器C11，其中，第一电阻器R11具有连接到耦合端口P11的一端，第一电容器C11具有连接到第一电阻器R11的另一端的一端和连接到第一隔离端口P12的另一端，但不限于此。因此，第一电阻器R11和第一电容器C11可以以相反的顺序连接。第一阻抗电路110可有助于调节第一耦合端口P11与第一隔离端口P12之间的相位差。关于上述内容可参照图9A、图9B、图10A、图10B、图11A和图11B。
第二阻抗电路120可连接在第一耦合端口P11与地之间。作为示例，第二阻抗电路120可包括连接在第一耦合端口P11与地之间的第二电容器C12。第二阻抗电路120可有助于调节第一耦合端口P11与第一隔离端口P12之间的相位差，并有助于保持恒定的耦合量。关于上述内容可参照图9A、图9B、图10A、图10B、图11A和图11B。
第三阻抗电路130可连接在第一隔离端口P12与地之间。作为示例，第三阻抗电路130可包括连接在第一隔离端口P12与地之间的第二电阻器R12。第三阻抗电路130可有助于调节第一耦合端口P11与第一隔离端口P12之间的相位差，关于上述内容可参照图9A、图9B、图10A、图10B、图11A和图11B。
第二耦合调节电路200可包括第四阻抗电路210、第五阻抗电路220和第六阻抗电路230。
第四阻抗电路210可连接在第二耦合端口P21与第二隔离端口P22之间。例如，第四阻抗电路210可包括串联连接在第二耦合端口P21与第二隔离端口P22之间的第三电阻器R21和第三电容器C21。作为示例，第四阻抗电路210包括第三电阻器R21和第三电容器C21，其中，第三电阻器R21具有连接到第二耦合端口P21的一端，第三电容器C21具有连接到第三电阻器R21的另一端的一端和连接到第二隔离端口P22的另一端，但不限于这样的配置。因此，第三电阻器R21和第三电容器C21可以以相反的顺序连接。第四阻抗电路210可有助于调节第二耦合端口P21与第二隔离端口P22之间的相位差。关于上述内容可参照图9A、图9B、图10A、图10B、图11A和图11B。
第五阻抗电路220可连接在第二耦合端口P21和地之间。作为示例，第五阻抗电路220可包括连接在第二耦合端口P21与地之间的第四电容器C22。第五阻抗电路220可有助于调节第二耦合端口P21与第二隔离端口P22之间的相位差，并有助于保持恒定的耦合量。关于上述内容可参照图9A、图9B、图10A、图10B、图11A和图11B。
第六阻抗电路230可连接在第二隔离端口P22与地之间。作为示例，第六阻抗电路130可包括连接在第二隔离端口P22与地之间的第四电阻器R22。
第六阻抗电路230可有助于调节第二耦合端口P21与第二隔离端口P22之间的相位差，关于上述内容可参照图9A、图9B、图10A、图10B、图11A和图11B。
图3示出图2中的耦合器电路20的等效电路图。
如图3中所示，耦合器电路20可包括第一耦合调节电路100和第二耦合调节电路200。
参照图3，第一耦合调节电路100和第二耦合调节电路200的耦合等效电路可被表示为多相电路。作为示例，多相电路可包括电阻器和电容器重复使用的闭合电路结构。
图4是根据实施例的耦合器电路20A的示图。
参照图4，除了图2中所示的耦合器电路20的组件之外，耦合器电路20A还可包括第一开关电路310。
第一开关电路310可包括连接到第一耦合端口P11的第一节点n1、连接到第二耦合端口P21的第二节点n2以及连接到第一公共耦合端口Pcom1的公共节点ncom，第一节点n1和第二节点n2中的一个可选择性地连接到公共节点ncom。
可使用第一开关电路310选择第一耦合线CPL-L1和第二耦合线CPL-L2中的一个并将选择的耦合线连接到控制电路2。
图5是根据实施例的耦合器电路20B的示图。
参照图5，耦合器电路20B可包括信号线SL、第一耦合线CPL-L1、第二耦合线CPL-L2、第二开关电路320、第一耦合调节电路100和第二耦合调节电路200。
信号线SL可设置在第一端子T1与第二端子T2之间。
第一耦合线CPL-L1可设置在第一耦合端口P11与第一隔离端口P12之间，使得第一耦合线CPL-L1首先耦合到信号线SL并被配置为从信号线SL提取耦合信号S1。
第二耦合线CPL-L2可设置在第二耦合端口P21与第二隔离端口P22之间，使得第二耦合线CPL-L2其次耦合到信号线SL并被配置为从信号线SL提取第二耦合信号S2。
第二开关电路320可包括连接到第一耦合端口P11的第一节点n1、连接到第二耦合端口P21的第二节点n2以及连接到第二公共耦合端口Pcom2的公共节点ncom，第一节点n1和第二节点n2中的一个可选择性地连接到公共节点ncom。
第一耦合调节电路100可连接到第二公共耦合端口Pcom2和第一隔离端口P12，以减少根据通过信号线SL的信号的频带的改变的耦合量的改变。
第二耦合调节电路200可连接到第二公共耦合端口Pcom2和第二隔离端口P22，以减少根据通过信号线SL的信号的频带的改变的耦合量的改变。
因此，可使用第二开关电路320选择第一耦合线CPL-L1和第二耦合线CPL-L2中的一个并将选择的耦合线连接到控制电路2。
可对上面描述的耦合调节电路50、第一耦合调节电路100和第二耦合调节电路200进行各种修改。下面将参照图6、图7和图8描述耦合调节电路50的修改的示例，这些修改的示例可适用于第一耦合调节电路100和第二耦合调节电路200。
图6是根据实施例的耦合调节电路50A的示图。
参照图6，耦合调节电路50A可包括第一阻抗电路51A、第二阻抗电路52A和第三阻抗电路53A。
第一阻抗电路51A可包括第一MOSFET M1和第二MOSFET M2，其中，作为第一电阻器R1的第一MOSFET M1处于导通状态以具有导通电阻Ron，作为第一电容器C1的第二MOSFETM2处于截止状态以具有截止电容Coff。
第二阻抗电路52A可包括第三MOSFET M3，其中，作为第二电容器C2的第三MOSFETM3处于截止状态以具有截止电容Coff。
此外，第三阻抗电路53A可包括第四MOSFET M4，其中，作为第二电阻器R2的第四MOSFET M4处于导通状态以具有导通电阻Ron。
图7是根据实施例的耦合调节电路50B的示图。
参照图1和图7，除了图1中所示的耦合调节电路50的组件之外，图7中所示的耦合调节电路50B可包括第一开关SW1和第二开关SW2。
第一开关SW1可连接在第一阻抗电路51和第二阻抗电路52的连接节点与耦合端口P1之间。第二开关SW2可连接在第一阻抗电路51和第三阻抗电路53的连接节点与隔离端口P2之间。
因此，由于可使用开关控制信号来控制第一开关SW1和第二开关SW2，因此，可选择是否使用耦合调节电路50B。
图8是根据实施例的耦合调节电路50C的示图。
参照图1和图8，耦合调节电路50C可包括第一阻抗电路51C、第二阻抗电路52和第三阻抗电路53C。
第一阻抗电路51C可包括代替图1中的第一电阻器R1的第一电感器L1。
第三阻抗电路53C可包括代替图1中的第二电阻器R2的第二电感器L2。
图9A是根据实施例的耦合器电路(例如，耦合器电路10、耦合器电路20、耦合器电路20A或耦合器电路20B)的耦合端口和隔离端口的相位图，图9B是示出耦合器电路的方向性、耦合和隔离的水平的曲线图。
在图9A中，G1是隔离端口P2的相位图，G21是当未应用耦合调节电路(例如，耦合调节电路50、耦合调节电路50A、耦合调节电路50B或耦合调节电路50C)时耦合端口P1的相位图，G22是当应用耦合调节电路时耦合端口P1的相位图。
参照G1、G21和G22，可看出，当未应用耦合调节电路时，使耦合端口P1与隔离端口P2之间不具有相位差的频率约为7.25GHz，7.25GHz是明显高于带内频率中的一个频率(即，3.5GHz)的带外频率，当应用耦合调节电路时，使耦合端口P1与隔离端口P2之间不具有相位差的频率被改变为与带内频率中的一个频率(即，3.5GHz)几乎相同的频率。
根据上面，可看出，通过使用耦合调节电路，可调节使耦合端口P1与隔离端口P2不具有相位差的频率。
在图9B中，G41和G42是示出根据是否应用耦合调节电路(例如，耦合调节电路50、耦合调节电路50A、耦合调节电路50B或耦合调节电路50C)的方向性的水平的曲线图，G51和G52是示出根据是否应用耦合调节电路的耦合水平的曲线图，G61和G62是示出根据是否应用耦合调节电路的隔离水平的曲线图。
G41和G42的比较指示当应用耦合调节电路时，在约3.5GHz的使用频率附近，方向性的水平提高，G51和G52的比较指示当应用耦合调节电路时，即使具有改变的频带，耦合水平也保持相对恒定，G61和G62的比较指示当应用耦合调节电路时，隔离水平在带内频率中的一个频率(即，大约3.5GHz)的附近减小。
上面的描述适用于图10A和图10B以及图11A和图11B，下面对这些附图的冗余描述可被省略。
图10A是根据耦合器电路(例如，耦合器电路10、耦合器电路20、耦合器电路20A或耦合器电路20B)的电容值的耦合端口P1和隔离端口P2的相位图。图10B是示出根据耦合器电路的电容值的方向性、耦合和隔离的水平的曲线图。
在图10A中，包括在G22中的G22a、G22b和G22c中的每个是当第一电容器C1和第二电容器C2的电容值分别为4.5pF、3pF和1.5pF时的耦合端口P1的相位图。
参照G22a、G22b和G22c，可看出，当第一电容器C1和第二电容器C2中的每个的电容值改变时，使耦合端口P1与隔离端口P2之间不具有相位差的频率改变。
根据上面，可看出，通过改变第一电容器C1和第二电容器C2的电容值，调节使耦合端口P1与隔离端口P2之间不具有相位差的频率。
在图10B中，包括在G42中的G42a、G42b和G42c中的每个是示出当图1中的第一电容器C1和第二电容器C2中的每个的电容值分别为4.5pF、3pF和1.5pF时方向性水平的曲线图。参照G42a、G42b和G42c，可看出，当第一电容器C1和第二电容器C2中的每个的电容值改变时，方向性水平变化。
包括在G52中的G52a、G52b和G52c中的每个是示出当图1中的第一电容器C1和第二电容器C2中的每个的电容值分别为4.5pF，3pF和1.5pF时的耦合水平的曲线图。参照G52a、G52b和G52c，可看出，当第一电容器C1和第二电容器C2中的每个的电容值改变时，即使具有改变的频带，耦合水平也保持相对恒定。
此外，包括在G62中的G62a、G62b和G62c中的每个是示出当图1中的第一电容器C1和第二电容器C2中的每个的电容值分别为4.5pF、3pF和1.5pF时隔离水平的曲线图。参照G62a、G62b和G62c，可看出，当第一电容器C1和第二电容器C2中的每个的电容值改变时，隔离水平变化。
图11A是根据耦合器电路(例如，耦合器电路10、耦合器电路20、耦合器电路20A或耦合器电路20B)的电阻值的耦合端口P1和隔离端口P2的相位图，图11B是示出根据耦合器电路的电阻值的耦合器电路的方向性、耦合和隔离的水平的曲线图。
在图11A中，包括在G22中的G22a、G22b、G22c和G22d中的每个是当图1中的第一电阻器R1和第二电阻器R2中的每个的电阻值分别为800Ω、600Ω、400Ω和200Ω时耦合端口P1的相位图。
参照G22a、G22b、G22c和G22d，可看出，当第一电阻器R1和第二电阻器R2中的每个的电阻值改变时，使耦合端口P1与隔离端口P2之间不具有相位差的频率改变。
根据上面，可看出，通过改变第一电阻器R1和第二电阻器R2中的每个的电阻值，可调节使耦合端口P1与隔离端口P2之间不具有相位差的频率。
在图11B中，包括在G42中的G42a、G42b，G42c和G42d中的每个是示出当图1中的第一电阻器R1和第二电阻器R2中的每个的电阻值分别为800Ω、600Ω、400Ω和200Ω时方向性水平的曲线图。参照G42a、G42b、G42c和G42d，可看出，当第一电阻器R1和第二电阻器R2中的每个的电阻值改变时，方向性水平改变。
G52是示出当图1中的第一电阻器R1和第二电阻器R2中的每个的电阻值分别为800Ω、600Ω、400Ω和200Ω时耦合水平的曲线图。参照G52，可看出，当第一电阻器R1和第二电阻器R2中的每个的电阻值改变时，即使具有改变的频带，耦合水平也保持相对恒定。
此外，包括在G62中的G62a、G62b、G62c和G62d中的每个是示出当图1中的第一电阻器R1和第二电阻器R2中的每个的电阻值分别为800Ω、600Ω、400Ω和200Ω时隔离水平的曲线图。参照G62a、G62b、G62c和G62d，可看出，当第一电阻器R1和第二电阻器R2中的每个的电阻值改变时，隔离水平变化。
图12是根据实施例的耦合器电路(例如，耦合器电路10、耦合器电路20、耦合器电路20A或耦合器电路20B)的第一应用的示图。
参照图12，图1至图5中所示的耦合器电路10、耦合器电路20、耦合器电路20A和耦合器电路20B中的一个可被实现为集成电路(IC)并被应用于功率放大器PA的输出。也就是说，耦合器电路的第一输入端子T1可连接到功率放大器PA的输出。虽然图12示出耦合器电路的耦合调节电路50，但是本公开不限于这个示例。
图13是根据实施例的耦合器电路(例如，耦合器电路10、耦合器电路20、耦合器电路20A或耦合器电路20B)的第二应用的示图。
参照图13，图1至图5中所示的耦合器电路10、耦合器电路20、耦合器电路20A和耦合器电路20B中的一个可与功率放大器PA一起应用以实现为单芯片PA。在单芯片PA中，信号线SL的第一端子T1可连接到PA的输出。单芯片PA可包括连接到PA的输入的输入端子，以及连接到信号线SL的第二端子T2的输出端子。虽然图13示出耦合器电路的耦合调节电路50，但是本公开不限于这个示例。
图14是根据实施例的耦合器电路(例如，耦合器电路10、耦合器电路20、耦合器电路20A或耦合器电路20B)的第三应用的示图。
参照图14，图1至图5中所示的耦合器电路10、耦合器电路20、耦合器电路20A和耦合器电路20B中的一个可被实现为耦合器集成电路(IC)，并在可在耦合器IC与开关IC(包括端子TRX1、TRX2、TRX3、TRX4、TRX5和SWout)之间添加匹配电路的情况下应用于开关IC的输出。
尽管图14示出耦合器电路的耦合调节电路50，但是本公开不限于这个示例。
图15是根据实施例的耦合器电路(例如，耦合器电路10、耦合器电路20、耦合器电路20A或耦合器电路20B)的第四应用的示图。
参照图15，图1至图5中所示的耦合器电路10、耦合器电路20、耦合器电路20A和耦合器电路20B中的一个可与开关电路一起应用以实现为单芯片开关。
图16是根据实施例的耦合器电路(例如，耦合器电路10、耦合器电路20、耦合器电路20A或耦合器电路20B)的第五应用的示图。
参照图16，图1至图5中所示的耦合器电路10、耦合器电路20、耦合器电路20A和耦合器电路20B中的一个可与开关电路一起应用以被实现为单芯片开关，在图16中，匹配电路可包括在开关IC与耦合器电路之间。
根据实施例，控制电路2可在处理器(例如，中央处理单元(CPU))、图形处理单元(GPU)、微处理器、专用集成电路(ASIC)、现场可编程门阵列(例如，FPGA等))、存储器(例如，易失性存储器(例如，RAM))、非易失性存储器(例如，ROM、闪存等)、输入装置(例如，键盘、鼠标、笔、语音输入装置、触摸输入装置、红外相机、视频输入装置等)、输出装置(例如，显示器、扬声器、打印机等)与通信访问装置(例如，调制解调器、网络接口卡(NIC)、集成网络接口、射频发送器/接收器、红外端口、USB连接装置等)(例如，通过外围组件互连(PCI)、USB、固件(IEEE 1394)、光学总线架构、网络等)互连的计算环境中实现。
计算环境可被实现为包括如下的分布式计算环境：个人计算机、服务器计算机、手持或膝上型装置，移动装置(移动电话、PDA、媒体播放器等)、多处理器系统、消费电子装置、小型计算机、大型计算机、上述任何系统或装置等，但不限于此。
如上所述，根据在此公开的实施例，在诸如功率放大装置或使用多个频带的天线开关装置的应用中，可减少根据频带的改变的耦合的改变，并减少通过反射波的耦合量。结果，方向性和隔离特性可以得到改善。
通过硬件组件来实现执行在本申请中描述的操作的1、图2、图4和图5中的控制器2，其中，硬件组件被配置为执行在本申请中描述的由硬件组件执行的操作。可用于执行在本申请描述的操作的硬件组件的示例在适当的情况下包括：控制器、传感器、生成器、驱动器、存储器、比较器、算术逻辑单元、加法器、减法器、乘法器、除法器、积分器以及被配置为执行在本申请中描述的操作的任何其他电子组件。在其他示例中，由计算硬件(例如，由一个或多个处理器或计算机)来实现执行在本申请中描述的操作的一个或多个硬件组件。处理器或计算机可由一个或多个处理元件(诸如，逻辑门阵列、控制器和算术逻辑单元、数字信号处理器、微型计算机、可编程逻辑控制器、现场可编程门阵列、可编程逻辑阵列、微处理器或者被配置为以限定的方式响应并执行指令以实现期望的结果的任何其他装置或装置的组合)来实现。在一个示例中，处理器或计算机包括或连接到存储由处理器或计算机执行的指令或软件的一个或更多个存储器。由处理器或计算机实现的硬件组件可执行指令或软件(诸如，操作系统(OS)以及在OS上运行的一个或更多个软件应用)，以执行本申请中描述的操作。硬件组件还可响应于指令或软件的执行来访问、操控、处理、创建和存储数据。为了简明起见，单数术语“处理器”或“计算机”可用于在本申请中描述的示例的描述中，但是在其他示例中，多个处理器或计算机可被使用，或者处理器或计算机可包括多个处理元件或多种类型的处理元件或者两者。例如，单个硬件组件或者两个或更多个硬件组件可由单个处理器或者两个或更多个处理器或者处理器和控制器来实现。一个或更多个硬件组件可由一个或更多个处理器或者处理器和控制器来实现，一个或更多个其他硬件组件可由一个或更多个其他处理器或者另一处理器和另一控制器来实现。一个或更多个处理器或者处理器和控制器可实现单个硬件组件或者两个或更多个硬件组件。硬件组件可具有任意一个或更多个不同的处理配置，其示例包括：单个处理器、独立处理器、并行处理器、单指令单数据(SISD)多处理、单指令多数据(SIMD)多处理、多指令单数据(MISD)多处理和多指令多数据(MIMD)多处理。
用于控制计算硬件(例如，一个或更多个处理器或计算机)实现硬件组件并且执行如上所述的方法的指令或软件可被编写为计算机程序、代码段、指令或它们的任意组合，以单独地或共同地指示或配置一个或更多个处理器或计算机作为用于执行由硬件组件执行的操作和如上所述的方法的机器或专用计算机进行操作。在一个示例中，指令或软件包括由一个或更多个处理器或计算机直接执行的机器代码(诸如，由编译器生成的机器代码)。在另一示例中，指令或软件包括由一个或更多个处理器或计算机使用解释器执行的高级代码。可基于附图中所示的框图和流程图以及说明书中的相应描述使用任意编程语言来编写指令或软件，其中，附图中所示的框图和流程图以及说明书中的相应描述公开了用于执行由硬件组件执行的操作和如上所述的方法的算法。
用于控制计算硬件(例如，一个或更多个处理器或计算机)实现硬件组件并执行如上所述的方法的指令或软件以及任何相关联的数据、数据文件和数据结构可被记录、存储或固定在一个或更多个非暂时性计算机可读存储介质中或上。非暂时性计算机可读存储介质的示例包括：只读存储器(ROM)、随机存取存储器(RAM)、闪存、CD-ROM、CD-R、CD+R、CD-RW、CD+RW、DVD-ROM、DVD-R、DVD+R、DVD-RW、DVD+RW、DVD-RAM、BD-ROM、BD-R、BD-R LTH、BD-RE、磁带、软盘、磁光数据存储装置、光学数据存储装置、硬盘、固态盘以及任何其他装置，其中，该任何其他装置被配置为：以非暂时性方式存储指令或软件以及任何相关联的数据、数据文件和数据结构，并向一个或更多个处理器或计算机提供指令或软件以及任何相关联的数据、数据文件和数据结构，使得一个或更多个处理器或计算机可执行指令。在一个示例中，指令或软件以及任何相关联的数据、数据文件和数据结构分布于联网的计算机系统上，使得指令和软件以及任何相相关联的数据、数据文件和数据结构由一个或更多个处理器或计算机以分布式的方式存储、访问和执行。
虽然本公开包括特定的示例，但是在不脱离权利要求和它们的等同物的精神和范围的情况下，可在这些示例中进行形式上和细节上的各种改变，这在理解本申请的公开内容之后将是显而易见的。在此描述的示例仅被认为是描述性意义，而不是为了限制的目的。每个示例中的特征或方面的描述将被认为可适用于其他示例中的类似特征或方面。如果描述的技术以不同的次序被执行，和/或如果描述的系统、架构、装置或电路中的组件以不同的方式被组合和/或由其他组件或它们的等同物替换或补充，则可获得合适的结果。因此，本公开的范围不是由具体实施方式限定，而是由权利要求和它们的等同物限定，并且权利要求和它们的等同物的范围内的所有变化将被解释为包括在本公开中。

Claims (10)

1.一种耦合器电路，所述耦合器电路具有相位补偿功能并且包括：
信号线，设置在第一端子与第二端子之间；
第一耦合线，设置在第一耦合端口与第一隔离端口之间，使得所述第一耦合线耦合到所述信号线，并被配置为从所述信号线提取第一耦合信号；
第一耦合调节电路，连接到所述第一耦合端口和所述第一隔离端口，并被配置为减少根据通过所述信号线的信号的频带的改变的耦合量的改变；
第二耦合线，设置在第二耦合端口与第二隔离端口之间，使得所述第二耦合线耦合到所述信号线，并被配置为从所述信号线提取第二耦合信号；以及
第二耦合调节电路，连接到所述第二耦合端口和所述第二隔离端口，并被配置为减少根据通过所述信号线的信号的频带的改变的耦合量的改变。
2.根据权利要求1所述的耦合器电路，其中，所述第一耦合调节电路被配置为：减小所述第一耦合端口与所述第一隔离端口之间的相位差，并且所述第二耦合调节电路被配置为：减小所述第二耦合端口与所述第二隔离端口之间的相位差。
3.根据权利要求2所述的耦合器电路，其中，所述第一耦合调节电路包括：
第一阻抗电路，连接在所述第一耦合端口与所述第一隔离端口之间；
第二阻抗电路，连接在所述第一耦合端口与地之间；以及
第三阻抗电路，连接在所述第一隔离端口与所述地之间。
4.根据权利要求3所述的耦合器电路，其中，所述第二耦合调节电路包括：
第四阻抗电路，连接在所述第二耦合端口与所述第二隔离端口之间；
第五阻抗电路，连接在所述第二耦合端口与所述地之间；以及
第六阻抗电路，连接在所述第二隔离端口与所述地之间。
5.根据权利要求4所述的耦合器电路，其中，所述第一阻抗电路包括：第一电阻器和第一电容器，串联连接在所述第一耦合端口与所述第一隔离端口之间，并且所述第四阻抗电路包括：第二电阻器和第二电容器，串联连接在所述第二耦合端口与所述第二隔离端口之间。
6.根据权利要求4所述的耦合器电路，其中，所述第二阻抗电路包括：第一电容器，连接在所述第一耦合端口与所述地之间，并且第五阻抗电路包括：第二电容器，连接在所述第二耦合端口与所述地之间。
7.根据权利要求4所述的耦合器电路，其中，所述第三阻抗电路包括：第一电阻器，连接在所述第一隔离端口与所述地之间，并且所述第六阻抗电路包括：第二电阻器，连接在所述第二隔离端口与所述地之间。
8.根据权利要求1所述的耦合器电路，其中，所述耦合器电路还包括：第一开关电路，所述第一开关电路包括连接到所述第一耦合端口的第一节点、连接到所述第二耦合端口的第二节点以及连接到第一公共耦合端口的公共节点，其中，所述第一开关电路被配置为：将所述第一节点和所述第二节点中的一个选择性地连接到所述公共节点。
9.一种单芯片功率放大器，包括：
功率放大单元；
根据权利要求1至8中的任一项所述的耦合器电路，所述耦合器电路连接到所述功率放大单元。
10.根据权利要求9所述的单芯片功率放大器，所述单芯片功率放大器还包括：
输入端子，连接到所述功率放大单元的输入端；以及
输出端子，连接到所述第二端子，
其中，所述第一端子连接到所述功率放大单元的输出端。
CN201811579719.XA 2018-05-11 2018-12-24 具有相位补偿功能的耦合器电路 Active CN110474629B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0054404 2018-05-11
KR1020180054404A KR102142520B1 (ko) 2018-05-11 2018-05-11 위상보상 기능을 갖는 커플러 회로

Publications (2)

Publication Number Publication Date
CN110474629A CN110474629A (zh) 2019-11-19
CN110474629B true CN110474629B (zh) 2023-06-27

Family

ID=68464261

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811579719.XA Active CN110474629B (zh) 2018-05-11 2018-12-24 具有相位补偿功能的耦合器电路

Country Status (3)

Country Link
US (1) US10778175B2 (zh)
KR (1) KR102142520B1 (zh)
CN (1) CN110474629B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI666875B (zh) * 2018-12-25 2019-07-21 瑞昱半導體股份有限公司 連接電路及其連接方法
US11165397B2 (en) * 2019-01-30 2021-11-02 Skyworks Solutions, Inc. Apparatus and methods for true power detection

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070014075A (ko) * 2005-07-26 2007-01-31 엔이씨 일렉트로닉스 가부시키가이샤 임피던스 조정 회로와 방법
JP2010161466A (ja) * 2009-01-06 2010-07-22 Mitsubishi Electric Corp 方向性結合器
KR20120051580A (ko) * 2010-11-12 2012-05-22 미쓰비시덴키 가부시키가이샤 방향성 결합기
CN104679706A (zh) * 2013-12-02 2015-06-03 德州仪器德国股份有限公司 自适应总线端接设备及方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2316511A1 (en) 1999-08-31 2001-02-28 Lucent Technologies, Inc. High directivity coupler
US7821352B1 (en) * 2007-06-22 2010-10-26 Smiths Interconnect Microwave Components, Inc. Ultra-wideband, directional coupler and method of implementation
JP5381528B2 (ja) * 2009-09-09 2014-01-08 三菱電機株式会社 方向性結合器
JP5532983B2 (ja) * 2010-02-04 2014-06-25 三菱電機株式会社 検出回路とそれを用いた半導体装置
JP5482901B2 (ja) * 2010-08-03 2014-05-07 株式会社村田製作所 方向性結合器
CN104137329B (zh) * 2012-03-02 2017-06-20 株式会社村田制作所 定向耦合器
CN107710502B (zh) * 2015-07-14 2020-08-28 株式会社村田制作所 定向耦合器
US10249930B2 (en) * 2016-04-29 2019-04-02 Skyworks Solutions, Inc. Tunable electromagnetic coupler and modules and devices using same
US10181631B2 (en) * 2017-05-12 2019-01-15 Psemi Corporation Compact low loss signal coupler

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070014075A (ko) * 2005-07-26 2007-01-31 엔이씨 일렉트로닉스 가부시키가이샤 임피던스 조정 회로와 방법
JP2010161466A (ja) * 2009-01-06 2010-07-22 Mitsubishi Electric Corp 方向性結合器
KR20120051580A (ko) * 2010-11-12 2012-05-22 미쓰비시덴키 가부시키가이샤 방향성 결합기
CN104679706A (zh) * 2013-12-02 2015-06-03 德州仪器德国股份有限公司 自适应总线端接设备及方法

Also Published As

Publication number Publication date
KR102142520B1 (ko) 2020-08-07
US20190348961A1 (en) 2019-11-14
US10778175B2 (en) 2020-09-15
KR20190129566A (ko) 2019-11-20
CN110474629A (zh) 2019-11-19

Similar Documents

Publication Publication Date Title
CN110474629B (zh) 具有相位补偿功能的耦合器电路
AU2021290024B2 (en) Multi-resonant coupling architectures for ZZ interaction reduction
US9813264B2 (en) Millimeter wave phase shifters using tunable transmission lines
US8789003B1 (en) Millimeter wave phase shifters using tunable transmission lines
US9627882B2 (en) Serial capacitance tuner
KR101637861B1 (ko) 미앤더드 슬로우 웨이브 테이퍼 정합 네트워크
US20220237337A1 (en) Chip module structure and method and system for chip module design using chip-package co-optimization
KR102139769B1 (ko) 위상보상 기능을 갖는 방향성 커플러 회로 및 파워 증폭 장치
US20130308408A1 (en) Input buffer
CN101478299B (zh) 自校准滤波器和滤波方法
US9317649B2 (en) System and method of determining high speed resonance due to coupling from broadside layers
US10860505B1 (en) System and method for enhancing receiver equalization
US10263572B2 (en) Radio frequency apparatus and method with dual variable impedance components
KR20140058742A (ko) 마이크로파 집적회로를 위한 광대역 합 ＆ 차 회로
KR102267928B1 (ko) 스마트 자기 rf 매칭을 위한 ate 로드 보드 상의 통합 rf mems
US9824728B2 (en) Method for performing memory interface calibration in an electronic device, and associated apparatus and associated memory controller
CN115483919A (zh) 电容器电路和振荡器
CN113632373A (zh) 跨阻抗放大器电容隔离级
KR102231753B1 (ko) 방향성 신호 검출 장치 및 방법
US10523191B2 (en) Method and system for high frequency signal selection
US20200204160A1 (en) Dual-band in-phase and quadrature-phase (i/q) signal generating apparatus and polyphase phase-shifting apparatus using the same
CN118055553A (zh) 用于在无反射惩罚的情况下的rfi缓解的新型差分信号偏斜补偿技术
CN114070356A (zh) 用于减少差分到差分远端串扰的系统和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant