KR20190129566A

KR20190129566A - 위상보상 기능을 갖는 커플러 회로

Info

Publication number: KR20190129566A
Application number: KR1020180054404A
Authority: KR
Inventors: 임종모; 유현진; 나유삼; 유현환; 조형준; 김유환
Original assignee: 삼성전기주식회사
Priority date: 2018-05-11
Filing date: 2018-05-11
Publication date: 2019-11-20
Also published as: CN110474629B; KR102142520B1; US10778175B2; CN110474629A; US20190348961A1

Abstract

본 발명의 일 실시 예에 따른 커플러 회로는, 제1 단자와 제2 단자 사이에 배치된 신호 라인; 커플링 포트 및 아이솔레이션 포트 사이에, 상기 신호 라인과 커플링을 하도록 배치되어, 상기 신호 라인으로부터 커플링 신호를 추출하는 커플링 라인; 및 상기 커플링 포트 및 아이솔레이션 포트에 접속되어, 상기 신호 라인을 통하는 신호의 주파수 밴드 변화에 따른 커플링 량 변화를 감소시키는 커플링 조절 회로; 를 포함한다.

Description

위상보상 기능을 갖는 커플러 회로{COUPLER CIRCUIT WITH PHASE COMPENSATION FUNCTION}

본 발명은 위상보상 기능을 갖는 커플러 회로에 관한 것이다.

일반적으로, RF 프론트 엔드 모듈(Front End Module: FEM)은 파워 증폭기(Power Amplifier: PA)와, 상기 파워 증폭기를 제어하기 위해 파워 검출기(Power detector)를 포함할 수 있다.

통상 파워 검출기(Power detector)는 아이솔레이터 타입(Isolator type)과 방향성 커플러 타입(Directional Coupler type)이 있는데, 상기 방향성 커플러 타입은 전체적 비용과 구현의 용이성 때문에 많이 사용되고 있다.

실제 모바일 통신기기의 사용 환경에서 다양한 환경에 의해 안테나(Antenna)의 임피던스(impedance)가 변경될 수 있는데, 이에 따라 안테나(Antenna)에서 발생하는 반사파에 의해 파워 증폭기(PA)의 출력 파워 검출에 오차가 발생할 수 있다. 안테나(Antenna)에서 발생하는 반사파에 영향을 최소화 하면서 파워 증폭기(PA)의 출력 레벨(level)을 정확이 검출(detecting)하기 위해 높은 디렉티비티(Directivity)의 커플러(Coupler) 성능이 요구된다.

기존의 커플러에 대한 일 예로, 프론트 엔드 모듈(FEM)에 적용되는 커플러는, 파워 증폭기(PA)를 제어하기 위해, 파워 증폭기(PA)에서 출력되는 출력 신호에 대한 크기를 검출할 수 있다.

이 때, 안테나(Antenna)의 임피던스(impedance)가 50옴(ohm)에서 변화하게 되면 반사파가 생기게 되는데, 반사파 또한 커플러의 출력에 악영향을 미칠 수 있다. 예를 들어, 커플러의 출력 전압(Vc)은, 파워 증폭기(PA)의 출력 전압(Vp)과 반사파에 의한 전압(Vr)에 의해 커플링되는 성분을 모두 포함할 수 있으므로, 검출한 파워 증폭기의 출력레벨은 반사파에 의한 오차 성분을 포함하고 있으므로 그 정확성이 떨어지게 된다.

한편, 파워 증폭기의 출력전압(Vp)에 의한 커플링 전압(Vc_p)의 커플링 레벨대비, 반사파에 의한 전압(Vr)에 의한 커플링 전압(Vc_r)의 아이솔레이션 레벨이 작을수록 정확한 파워 증폭기의 출력파워 검출이 가능하며, 커플링 레벨과 아이솔레이션 레벨의 차이를 디렉티비티(Directivity)라 한다.

또한, 통신모듈이 소형화에 따라 커플러를 IC화 하려는 시도가 많아지면서 하기와 같은 문제점이 발생한다.

예를 들어, 커플드 라인(Coupled line) 커플러(Coupler)에서는, 신호 라인과 커플드 라인 사이의 기생 커패시턴스(capacitance)에 의해 주파수가 높아질수록 커플링값이 높아지는 특성이 있다. 이에 따라 많은 커플러 구조가 특정 주파수 구간에서 일정한 커플링 값을 구형하기 위해 특정 파장에 대응되는 전기적인 길이를 갖는 회로가 사용되는데, IC화 함에 따라 회로의 크기가 파장보다 작아지면서 주파수에 따라 일정한 커플링(Coupling) 값을 가지는 커플러 구현이 어렵다는 문제점이 있다.

또한, 인쇄회로기판(PCB)상에 실리콘 칩(silicon chip)을 실장하는 모듈의 형태에서는, 집적구조에 따른 임피던스(impedance) 부정합, 커플러 회로 주변의 물질의 유전율 불균형, 커플러 회로의 비대칭성 등에 의해 디렉티비티(Directivity) 성능이 열화되는 문제점이 있다.

게다가, 기존의 커플러는, 복수의 주파수 밴드를 사용하는 시스템의 경우, 주파수 밴드를 변경하면 커플링 량도 변경되는 문제점이 있다. 또한, 반사파에 의한 커플링 영향으로 커플링 량이 달라져서 커플링에 의한 검출 정확도가 떨어지지는 문제점이 있고, 이에 따라 커플러의 디렉티비티(Directivity) 특성이 저하되는 문제점이 있다.

(선행기술문헌)

(특허문헌 1) JP 2001-111313

본 발명의 일 실시 예는, 복수의 주파수 밴드를 이용하는 경우, 주파수 밴드 변경에 따른 커플링 량의 변화를 감소시킬 수 있는 커플러 회로를 제공한다.

본 발명의 일 실시 예에 의해, 제1 단자와 제2 단자 사이에 배치된 신호 라인; 커플링 포트 및 아이솔레이션 포트 사이에, 상기 신호 라인과 커플링을 하도록 배치되어, 상기 신호 라인으로부터 커플링 신호를 추출하는 커플링 라인; 및 상기 커플링 포트 및 아이솔레이션 포트에 접속되어, 상기 신호 라인을 통하는 신호의 주파수 밴드 변화에 따른 커플링 량 변화를 감소시키는 커플링 조절 회로; 를 포함하는 위상보상 기능을 갖는 커플러 회로가 제안된다.

상기 커플링 조절 회로는, 상기 커플링 포트 및 아이솔레이션 포트 사이의 위상차를 감소시키도록 이루어질 수 있다.

상기 커플링 조절 회로는, 상기 커플링 포트 및 아이솔레이션 포트 사이에 접속된 제1 임피던스 회로; 상기 커플링 포트와 접지 사이에 접속된 제2 임피던스 회로; 및 상기 아이솔레이션 포트와 접지 사이에 접속된 제3 임피던스 회로; 를 포함할 수 있다.

상기 제1 임피던스 회로는, 상기 커플링 포트와 상기 아이솔레이션 포트 사이에 직렬로 접속된 제1 저항 및 제1 커패시터; 를 포함할 수 있다.

상기 제2 임피던스 회로는, 상기 커플링 포트와 접지 사이에 접속된 제2 커패시터;를 포함할 수 있다.

상기 제3 임피던스 회로는, 상기 아이솔레이션 포트와 접지 사이에 접속된 제2 저항; 을 포함할 수 있다.

또한, 본 발명의 다른 일 실시 예에 의해, 제1 단자와 제2 단자 사이에 배치된 신호 라인; 제1 커플링 포트 및 제1 아이솔레이션 포트 사이에, 상기 신호 라인과 제1 커플링을 하도록 배치되어, 상기 신호 라인으로부터 제1 커플링 신호를 추출하는 제1 커플링 라인; 상기 제1 커플링 포트 및 제1 아이솔레이션 포트에 접속되어, 상기 신호 라인을 통하는 신호의 주파수 밴드 변화에 따른 커플링 량 변화를 감소시키는 제1 커플링 조절 회로; 제2 커플링 포트 및 제2 아이솔레이션 포트 사이에, 상기 신호 라인과 제2 커플링을 하도록 배치되어, 상기 신호 라인으로부터 제2 커플링 신호를 추출하는 제2 커플링 라인; 및 상기 제2 커플링 포트 및 제2 아이솔레이션 포트에 접속되어, 상기 신호 라인을 통하는 신호의 주파수 밴드 변화에 따른 커플링 량 변화를 감소시키는 제2 커플링 조절 회로; 를 포함하는 위상보상 기능을 갖는 커플러 회로가 제안된다.

상기 제1 커플링 조절 회로는, 상기 제1 커플링 포트 및 제1 아이솔레이션 포트 사이의 위상차를 감소시키고, 상기 제2 커플링 조절 회로는, 상기 제2 커플링 포트 및 제2 아이솔레이션 포트 사이의 위상차를 감소시키도록 이루어질 수 있다.

상기 제1 커플링 조절 회로는, 상기 제1 커플링 포트 및 제1 아이솔레이션 포트 사이에 접속된 제1 임피던스 회로; 상기 제1 커플링 포트와 접지 사이에 접속된 제2 임피던스 회로; 및 상기 제1 아이솔레이션 포트단자와 접지 사이에 접속된 제3 임피던스 회로; 를 포함할 수 있다.

상기 제2 커플링 조절 회로는, 상기 제2 커플링 포트 및 제2 아이솔레이션 포트 사이에 접속된 제4 임피던스 회로; 상기 제2 커플링 포트와 접지 사이에 접속된 제5 임피던스 회로; 및 상기 제2 아이솔레이션 포트단자와 접지 사이에 접속된 제6 임피던스 회로; 를 포함할 수 있다.

상기 제1 임피던스 회로는, 상기 제1 커플링 포트와 상기 제1 아이솔레이션 포트에 사이에 직렬로 접속된 제1 저항 및 제1 커패시터; 를 포함하고, 상기 제4 임피던스 회로는, 상기 제2 커플링 포트와 상기 제2 아이솔레이션 포트 사이에 직렬로 접속된 제3 저항 및 제3 커패시터; 를 포함할 수 있다.

상기 제2 임피던스 회로는, 상기 제1 커플링 포트와 접지 사이에 접속된 제2 커패시터; 를 포함하고, 상기 제5 임피던스 회로는, 상기 제2 커플링 포트와 접지 사이에 접속된 제4 커패시터; 를 포함할 수 있다.

상기 제3 임피던스 회로는, 상기 제1 아이솔레이션 포트와 접지 사이에 접속된 제2 저항; 를 포함하고, 상기 제6 임피던스 회로는, 상기 제2 아이솔레이션 포트와 접지 사이에 접속된 제4 저항; 를 포함할 수 있다.

상기 커플러 회로는, 상기 제1 커플링 포트에 접속된 제1 노드와, 상기 제1 커플링 포트에 접속된 제2 노드와, 제1 공통 커플링 포트에 접속된 공통노드를 포함하고, 상기 제1 노드 및 제2 노드중 하나를 선택적으로 상기 공통노드에 연결하는 제1 스위치 회로; 를 더 포함할 수 있다.

또한, 본 발명의 다른 일 실시 예에 의해, 제1 단자와 제2 단자 사이에 배치된 신호 라인; 제1 커플링 포트 및 제1 아이솔레이션 포트 사이에, 상기 신호 라인과 제1 커플링을 하도록 배치되어, 상기 신호 라인으로부터 제1 커플링 신호를 추출하는 제1 커플링 라인; 제2 커플링 포트 및 제2 아이솔레이션 포트 사이에, 상기 신호 라인과 제2 커플링을 하도록 배치되어, 상기 신호 라인으로부터 제2 커플링 신호를 추출하는 제2 커플링 라인; 상기 제1 커플링 포트에 접속된 제1 노드와, 상기 제1 커플링 포트에 접속된 제2 노드와, 제2 공통 커플링 포트에 접속된 공통노드를 포함하고, 상기 제1 노드 및 제2 노드중 하나를 선택적으로 상기 공통노드에 연결하는 제2 스위치 회로; 상기 제2 공통 커플링 포트 및 제1 아이솔레이션 포트에 접속되어, 상기 신호 라인을 통하는 신호의 주파수 밴드 변화에 따른 커플링 량 변화를 감소시키는 제1 커플링 조절 회로; 및 상기 제2 공통 커플링 포트 및 제2 아이솔레이션 포트에 접속되어, 상기 신호 라인을 통하는 신호의 주파수 밴드 변화에 따른 커플링 량 변화를 감소시키는 제2 커플링 조절 회로; 를 포함하는 위상보상 기능을 갖는 커플러 회로가 제안된다.

본 발명의 일 실시 예에 의하면, 복수의 주파수 밴드를 이용하는 파워 증폭 장치 또는 안테나 스위치 장치에 적용되어, 주파수 밴드의 변경에 따른 커플링의 변화를 감소시킬 수 있고, 반사파에 의한 커플링 량을 줄일 수 있으며, 이에 따라 디렉티비티(Directivity) 및 아이솔레이션 특성을 개선할 수 있다.

도 1은 본 발명의 일 실시 예에 따른 커플러 회로의 일 예시도이다.
도 2는 본 발명의 일 실시 예에 따른 커플러 회로의 다른 일 예시도이다.
도 3은 도 2의 커플러 회로의 등가 회로도이다.
도 4는 본 발명의 일 실시 예에 따른 커플러 회로의 또 다른 일 예시도이다.
도 5는 본 발명의 일 실시 예에 따른 커플러 회로의 또 다른 일 예시도이다.
도 6은 본 발명의 일 실시 예에 따른 커플링 조절 회로의 일 예시도이다.
도 7은 본 발명의 일 실시 예에 따른 커플링 조절 회로의 다른 일 예시도이다.
도 8은 본 발명의 일 실시 예에 따른 커플링 조절 회로의 또 다른 일 예시도이다.
도 9의 (a)은 커플러 회로의 커플링 포트 및 아이솔레이션 포트의 위상 그래프이고, 도 9의 (b)는 커플러 회로의 디렉티비티, 커플링 및 아이솔레이션의 레벨을 보이는 그래프이다.
도 10의 (a)는 커플러 회로의 커패시턴스 값에 따른 커플링 포트 및 아이솔레이션 포트의 위상 그래프이고, 도 10의 (b)는 커플러 회로의 커패시턴스 값에 따른 디렉티비티, 커플링 및 아이솔레이션의 레벨을 보이는 그래프이다.
도 11의 (a)는 커플러 회로의 저항 값에 따른 커플링 포트 및 아이솔레이션 포트의 위상 그래프이고, 도 10의 (b)는 커플러 회로의 저항 값에 따른 디렉티비티, 커플링 및 아이솔레이션의 레벨을 보이는 그래프이다.
도 12는 본 발명의 일 실시 예에 따른 커플러 회로의 제1 적용 예시도이다.
도 13은 본 발명의 일 실시 예에 따른 커플러 회로의 제2 적용 예시도이다.
도 14는 본 발명의 일 실시 예에 따른 커플러 회로의 제3 적용 예시도이다.
도 15는 본 발명의 일 실시 예에 따른 커플러 회로의 제4 적용 예시도이다.
도 16은 본 발명의 일 실시 예에 따른 커플러 회로의 제5 적용 예시도이다.

이하에서는, 본 발명은 설명되는 실시 예에 한정되지 않으며, 본 발명의 정신 및 범위를 벗어나지 않으면서 다양하게 변경될 수 있음이 이해되어야 한다.

또한, 본 발명의 각 실시 예에 있어서, 하나의 예로써 설명되는 구조, 형상 및 수치는 본 발명의 기술적 사항의 이해를 돕기 위한 예에 불과하므로, 이에 한정되는 것이 아니라 본 발명의 정신 및 범위를 벗어나지 않으면서 다양하게 변경될 수 있음이 이해되어야 한다. 본 발명의 실시 예들은 서로 조합되어 여러 가지 새로운 실시 예가 이루어질 수 있다.

그리고, 본 발명에 참조된 도면에서 본 발명의 전반적인 내용에 비추어 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 부호를 사용할 것이다.

이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위해서, 본 발명의 실시 예를 첨부한 도면을 참조하여 상세히 설명한다.

도 1은 본 발명의 일 실시 예에 따른 커플러 회로의 일 예시도이다.

도 1을 참조하면, 본 발명의 일 실시 예에 따른 커플러 회로(10)는, 신호 라인(SL), 커플링 라인(CPL_L) 및 커플링 조절 회로(50)를 포함할 수 있다.

상기 신호 라인(SL)은, 제1 단자(T1)와 제2 단자(T2) 사이에 배치될 수 있다. 일 예로, 상기 신호 라인(SL)은, 파워 증폭기의 출력에 접속될 수 있거나, 안테나 스위치와 안테나 사이의 신호 라인에 접속될 수 있거나, 파워 증폭기와 안테나 스위치 사이의 신호 라인에 접속될 수 있다. 이러한 예시에 한정되지 않으며, 신호검출이 필요한 신호라인에 적용될 수 있다.

상기 커플링 라인(CPL_L)은, 커플링 포트(P1) 및 아이솔레이션 포트(P2) 사이에, 상기 신호 라인(SL)과 커플링을 신호 라인(SL)에 인접 하도록 배치되어, 상기 신호 라인(SL)으로부터 커플링 신호(S1)를 추출할 수 있다. 일 예로, 상기 커플링 포트(P1)는 제어 회로와 연결될 수 있고, 상기 아이솔레이션 포트(P2)는 터미네이션 회로(TC1)를 통해 접지될 수 있다. 이 경우, 상기 커플링 신호(S1)는 상기 커플링 포트(P1)를 통해 상기 제어 회로에 전달될 수 있다. 일 예로, 상기 터미네이션 회로(TC)는 적어도 저항을 포함할 수 있다.

상기 커플링 조절 회로(50)는, 상기 커플링 포트(P1) 및 아이솔레이션 포트(P2)에 접속되어, 상기 신호 라인(SL)을 통하는 신호의 주파수 밴드 변화에 따른 커플링 량 변화를 감소시킬 수 있고, 이에 따라, 주파수 밴드 변화에도 균일한 커플링 량을 유지할 수 있다.

또한, 상기 커플링 조절 회로(50)는, 상기 커플링 포트(P1) 및 아이솔레이션 포트(P2) 사이의 위상차를 감소시킬 수 있다. 일 예로, 상기 커플링 포트(P1)와 아이솔레이션 포트(P2) 사이의 위상차가 작을수록 반사파에 의한 커플링 량이 저감될 수 있고, 이에 따라 리렉티비티를 개선할 수 있다.

통상, 커플러에서의 디렉티비티 저감은 커플링 라인과 신호라인 주위의 유전체의 불균질성 때문에 발생한다. 커플링 포트와(P1) 아이솔레이션 포트(P2) 사이의 위상차가 감소하여 0(zero)이 되는 것은 커플링 구간의 전기적 길이를 0(zero)으로 만드는 것과 동일한 효과를 가지며, 이는 커플링 라인과 신호라인의 위상이 반대인 홀수모드(odd mode)와 커플링 라인과 신호라인의 위상이 같은 짝수모드(even mode)에서도 유효하며 짝수모드(even mode)와 홀수모드(odd mode)의 전파속도가 무한대와 같은 효과를 가진다. 이는 커플링 라인과 신호라인 주위의 유전체의 뷴균일성 영향을 최소화 시켜 디렉티비티의 저감 원인을 제거 할 수 있다.

상기 커플링 조절 회로(50)는, 제1 임피던스 회로(51), 제2 임피던스 회로(52) 및 제3 임피던스 회로(53)를 포함할 수 있다.

상기 제1 임피던스 회로(51)는, 상기 커플링 포트(P1) 및 아이솔레이션 포트(P2) 사이에 접속될 수 있다. 예를 들어, 상기 제1 임피던스 회로(51)는 상기 커플링 포트(P1)와 상기 아이솔레이션 포트(P2) 사이에 직렬로 접속된 제1 저항(R1) 및 제1 커패시터(C1)를 포함할 수 있다. 일 예로, 상기 제1 임피던스 회로(51)는, 도 1에 도시된 바와같이, 상기 커플링 포트(P1)에 접속된 일단을 갖는 제1 저항(R1)과, 상기 제1 저항(R1)의 타단에 접속된 일단과 상기 아이솔레이션 포트(P2)에 접속된 타단을 갖는 제1 커패시터(C1)를 포함할 수 있다. 이에 한정되지 않고, 상기 제1 저항(R11) 및 제1 커패시터(C11)는 위와 반대 순서로 접속될 수 있다.

상기 제1 임피던스 회로(51)는 상기 커플링 포트(P1)와 아이솔레이션 포트(P2) 사이의 위상차 조절에 기여할 수 있으며, 이에 대해서는 도 9, 도 10 및 도 11을 참조하여 설명된다.

상기 제2 임피던스 회로(52)는, 상기 커플링 포트(P1)와 접지 사이에 접속될 수 있다. 일 예로, 상기 제2 임피던스 회로(52)는, 상기 커플링 포트(P1)와 접지 사이에 접속된 제2 커패시터(C2)를 포함할 수 있다. 상기 제2 임피던스 회로(52)는 상기 커플링 포트(P1)와 아이솔레이션 포트(P2) 사이의 위상차 조절에 기여할 수 있고, 균일한 커플링 량을 유지하는데 기여할 수 있으며, 이에 대해서는 도 9, 도 10 및 도 11을 참조하여 설명된다.

상기 제3 임피던스 회로(53)는, 상기 아이솔레이션 포트(P2)와 접지 사이에 접속될 수 있다. 일 예로, 상기 제3 임피던스 회로(53)는, 상기 아이솔레이션 포트(P2)와 접지 사이에 접속된 제2 저항(R2)을 포함할 수 있다. 상기 제3 임피던스 회로(53)는 상기 커플링 포트(P1)와 아이솔레이션 포트(P2) 사이의 위상차 조절에 기여할 수 있으며, 이에 대해서는 도 9, 도 10 및 도 11을 참조하여 설명된다.

예를 들어, 상기 커플러 회로(10)는 제1 단자(T1)를 통해 신호가 입력되고 제2 단자(T2)를 통해 신호가 출력되는 경우에는 포워드(Forward) 커플러 회로로 동작할 수 있다. 또는 상기 커플러 회로(10)는 제2 단자(T2)를 통해 신호가 입력되고 제1 단자(T1)를 통해 신호가 출력되는 경우에는 리버스(Reverse) 커플러 회로로 동작할 수 있다.

한편, 상기 커플러 회로(10)는 IC로 구현될 수 있으며, 일 예는, 터미네이션 회로(TC)를 포함하여 IC로 구현될 수 있고, 다른 일 예는, 터미네이션 회로(TC)를 포함하지 않고 IC로 구현될 수 있고, 이 경우에는 터미네이션 회로(TC)는 IC 외부에서 접속될 수 있다.

도 2는 본 발명의 일 실시 예에 따른 커플러 회로의 다른 일 예시도이다.

도 2를 참조하면, 본 발명의 일 실시 예에 따른 커플러 회로(20)는, 제1 커플러 회로(21)와 제2 커플러 회로(22)를 포함할 수 있다. 상기 제1 커플러 회로(21)는, 신호 라인(SL), 제1 커플링 라인(CPL_L1), 제1 커플링 조절 회로(100)를 포함할 수 있고, 상기 제2 커플러 회로(22)는, 신호 라인(SL), 제2 커플링 라인(CPL_L2) 및 제2 커플링 조절 회로(200)를 포함할 수 있다.

상기 제1 커플링 라인(CPL_L1)은, 제1 커플링 포트(P11) 및 제1 아이솔레이션 포트(P12) 사이에, 상기 신호 라인(SL)과 제1 커플링을 신호 라인(SL)에 인접 하도록 배치되어, 상기 신호 라인(SL)으로부터 제1 커플링 신호(S1)를 추출할 수 있다. 일 예로, 상기 제1 커플링 포트(P11)는 제어 회로와 연결될 수 있고, 상기 제1 아이솔레이션 포트(P12)는 터미네이션 회로(TC1)를 통해 접지될 수 있다. 이 경우, 상기 제1 커플링 신호(S1)는 상기 제1 커플링 포트(P11)를 통해 상기 제어 회로에 전달될 수 있다. 일 예로, 상기 터미네이션 회로(TC1)는 적어도 저항을 포함할 수 있다.

상기 제1 커플링 조절 회로(100)는, 상기 제1 커플링 포트(P11) 및 제1 아이솔레이션 포트(P12)에 접속되어, 상기 신호 라인(SL)을 통하는 신호의 주파수 밴드 변화에 따른 커플링 량 변화를 감소시킬 수 있다. 이에 따라, 주파수 밴드 변화에도 균일한 커플링 량을 유지할 수 있다. 또한, 상기 제1 커플링 조절 회로(100)는, 상기 제1 커플링 포트(P11) 및 제1 아이솔레이션 포트(P12) 사이의 위상차를 감소시킬 수 있다. 일 예로, 상기 커플링 포트(P1)와 아이솔레이션 포트(P2) 사이의 위상차가 작을수록 반사파에 의한 커플링 량이 저감될 수 있다.

상기 제2 커플링 라인(CPL_L2)은, 제2 커플링 포트(P21) 및 제2 아이솔레이션 포트(P22) 사이에, 상기 신호 라인(SL)과 제2 커플링을 하도록 신호 라인(SL)에 인접 배치되어, 상기 신호 라인(SL)으로부터 제2 커플링 신호(S2)를 추출할 수 있다. 일 예로, 상기 제2 커플링 포트(P21)는 제어 회로와 연결될 수 있고, 상기 제2 아이솔레이션 포트(P22)는 터미네이션 회로(TC2)를 통해 접지될 수 있다. 이 경우, 상기 제2 커플링 신호(S2)는 상기 제2 커플링 포트(P21)를 통해 상기 제어 회로에 전달될 수 있다. 일 예로, 상기 터미네이션 회로(TC2)는 적어도 저항을 포함할 수 있다.

상기 제2 커플링 조절 회로(200)는, 상기 제2 커플링 포트(P21) 및 제2 아이솔레이션 포트(P22)에 접속되어, 상기 신호 라인(SL)을 통하는 신호의 주파수 밴드 변화에 따른 커플링 량 변화를 감소시킬 수 있다. 이에 따라, 주파수 밴드 변화에도 균일한 커플링 량을 유지할 수 있다. 또한, 상기 제2 커플링 조절 회로(200)는, 상기 제2 커플링 포트(P21) 및 제2 아이솔레이션 포트(P22) 사이의 위상차를 감소시킬 수 있다. 일 예로, 상기 제2 커플링 포트(P21)와 제2 아이솔레이션 포트(P22) 사이의 위상차가 작을수록 반사파에 의한 커플링 량이 저감될 수 있다.

상기 제1 커플링 조절 회로(100)는, 제1 임피던스 회로(110), 제2 임피던스 회로(120) 및 제3 임피던스 회로(130)를 포함할 수 있다.

상기 제1 임피던스 회로(110)는, 상기 제1 커플링 포트(P21) 및 제1 아이솔레이션 포트(P12) 사이에 접속될 수 있다. 예를 들어, 상기 제1 임피던스 회로(110)는, 상기 제1 커플링 포트(P11)와 상기 제1 아이솔레이션 포트(P12) 사이에 직렬로 접속된 제1 저항(R11) 및 제1 커패시터(C11)를 포함할 수 있다. 일 예로, 상기 제1 임피던스 회로(110)는, 상기 제1 커플링 포트(P11)에 접속된 일단을 갖는 제1 저항(R11)과, 상기 제1 저항(R11)의 타단에 접속된 일단과 상기 제1 아이솔레이션 포트(P12)에 접속타단 타단을 갖는 제1 커패시터(C11)를 포함할 수 있다. 이에 한정되지 않고, 상기 제1 저항(R11) 및 제1 커패시터(C11)는 위와 반대 순서로 접속될 수 있다. 상기 제1 임피던스 회로(110)는 상기 제1 커플링 포트(P11)와 제1 아이솔레이션 포트(P12) 사이의 위상차 조절에 기여할 수 있다. 이에 대해서는 도 9, 도 10 및 도 11을 참조할 수 있다.

상기 제2 임피던스 회로(120)는, 상기 제1 커플링 포트(P11)와 접지 사이에 접속될 수 있다. 일 예로, 상기 제2 임피던스 회로(120)는, 상기 제1 커플링 포트(P11)와 접지 사이에 접속된 제2 커패시터(C12)를 포함할 수 있다. 상기 제2 임피던스 회로(52)는 상기 제1 커플링 포트(P11)와 제1 아이솔레이션 포트(P12) 사이의 위상차 조절에 기여할 수 있고, 균일한 커플링 량을 유지하는데 기여할 수 있으며, 이에 대해서는 도 9, 도 10 및 도 11을 참조할 수 있다.

상기 제3 임피던스 회로(130)는, 상기 제1 아이솔레이션 포트(P12)단자와 접지 사이에 접속될 수 있다. 일 예로, 상기 제3 임피던스 회로(130)는, 상기 제1 아이솔레이션 포트(P12)와 접지 사이에 접속된 제2 저항(R12)을 포함할 수 있다. 상기 제3 임피던스 회로(53)는 상기 제1 커플링 포트(P11)와 제1 아이솔레이션 포트(P12) 사이의 위상차 조절에 기여할 수 있으며, 이에 대해서는 도 9, 도 10 및 도 11을 참조할 수 있다.

상기 제2 커플링 조절 회로(100)는, 제4 임피던스 회로(210), 제5 임피던스 회로(220) 및 제6 임피던스 회로(230)를 포함할 수 있다.

상기 제4 임피던스 회로(210)는, 상기 제2 커플링 포트(P21) 및 제2 아이솔레이션 포트(P22) 사이에 접속될 수 있다. 예를 들어, 상기 제4 임피던스 회로(210)는, 상기 제2 커플링 포트(P21)와 상기 제2 아이솔레이션 포트(P22) 사이에 직렬로 접속된 제3 저항(R21) 및 제3 커패시터(C21)를 포함할 수 있다. 일 예로, 상기 제4 임피던스 회로(210)는, 상기 제2 커플링 포트(P21)에 접속된 일단을 갖는 제3 저항(R21)과, 상기 제3 저항(R21)의 타단에 접속된 일단과 상기 제2 아이솔레이션 포트(P22)에 접속타단 타단을 갖는 제3 커패시터(C21)를 포함할 수 있다. 이에 한정되지 않고, 상기 제3 저항(R21) 및 제3 커패시터(C21)는 위와 반대 순서로 접속될 수 있다. 상기 제4 임피던스 회로(210)는 상기 제2 커플링 포트(P21)와 제2 아이솔레이션 포트(P22) 사이의 위상차 조절에 기여할 수 있다. 이에 대해서는 도 9, 도 10 및 도 11을 참조할 수 있다.

상기 제5 임피던스 회로(220)는, 상기 제2 커플링 포트(P21)와 접지 사이에 접속될 수 있다. 일 예로, 상기 제5 임피던스 회로(220)는, 상기 제2 커플링 포트(P21)와 접지 사이에 접속된 제4 커패시터(C22)를 포함할 수 있다. 상기 제5 임피던스 회로(220)는 상기 제2 커플링 포트(P21)와 제2 아이솔레이션 포트(P22) 사이의 위상차 조절에 기여할 수 있고, 균일한 커플링 량을 유지하는데 기여할 수 있으며, 이에 대해서는 도 9, 도 10 및 도 11을 참조할 수 있다.

상기 제6 임피던스 회로(230)는, 상기 제2 아이솔레이션 포트(P22)단자와 접지 사이에 접속될 수 있다. 일 예로, 상기 제6 임피던스 회로(130)는, 상기 제2 아이솔레이션 포트(P22)와 접지 사이에 접속된 제4 저항(R22)을 포함할 수 있다. 상기 제6 임피던스 회로(230)는 상기 제2 커플링 포트(P21)와 제2 아이솔레이션 포트(P22) 사이의 위상차 조절에 기여할 수 있으며, 이에 대해서는 도 9, 도 10 및 도 11을 참조할 수 있다.

도 3은 도 2의 커플러 회로의 등가 회로도이다.

도 2에 도시된 커플러 회로(20)는, 제1 커플링 조절 회로(100) 및 제2 커플링 조절 회로(200)를 포함하는데, 상기 제1 커플링 조절 회로(100) 및 제2 커플링 조절 회로(200)를 도 3에 도시된 바와 같이 도시할 수 있다.

도 3을 참조하면, 상기 제1 커플링 조절 회로(100) 및 제2 커플링 조절 회로(200)의 결합된 등가회로는, 폴리페이즈 회로(Polyphase circuit)와 같이 표현될 수 있다. 일 예로, 폴리페이즈 회로(Polyphase circuit)는 저항과 커패시터가 반복되는 폐회로 구조를 포함할 수 있다.

도 4는 본 발명의 일 실시 예에 따른 커플러 회로의 또 다른 일 예시도이다.

도 4를 참조하면, 본 발명의 일 실시 예에 따른 커플러 회로(20A)는, 도 2의 커플러 회로(20)에 추가로 제1 스위치 회로(310)를 포함할 수 있다.

상기 제1 스위치 회로(310)는, 상기 제1 커플링 포트(P11)에 접속된 제1 노드(n1)와, 상기 제1 커플링 포트(P11)에 접속된 제2 노드(n2)와, 제1 공통 커플링 포트(Pcom1)에 접속된 공통노드(ncom)를 포함하고, 상기 제1 노드(n1) 및 제2 노드(n2)중 하나를 선택적으로 상기 공통노드(ncom)에 연결할 수 있다.

상기 제1 스위치 회로(310)를 이용하여 제1 커플링 라인(CPL-L1) 및 제2 커플링 라인(CPL-L2)중 하나를 선택하여 제어 회로에 접속시킬 수 있다.

도 5는 본 발명의 일 실시 예에 따른 커플러 회로의 또 다른 일 예시도이다.

도 5를 참조하면, 본 발명의 일 실시 예에 따른 커플러 회로(20B)는, 신호 라인(SL), 제1 커플링 라인(CPL_L1), 제2 커플링 라인(CPL_L2), 제2 스위치 회로(320), 제1 커플링 조절 회로(100), 및 제2 커플링 조절 회로(200)를 포함할 수 있다.

상기 신호 라인(SL)은, 제1 단자(T1)와 제2 단자(T2) 사이에 배치될 수 있다.

상기 제1 커플링 라인(CPL_L1)은, 제1 커플링 포트(P11) 및 제1 아이솔레이션 포트(P12) 사이에, 상기 신호 라인(SL)과 제1 커플링을 하도록 배치되어, 상기 신호 라인(SL)으로부터 제1 커플링 신호(S1)를 추출할 수 있다.

상기 제2 커플링 라인(CPL_L1)은, 제2 커플링 포트(P21) 및 제2 아이솔레이션 포트(P22) 사이에, 상기 신호 라인(SL)과 제2 커플링을 하도록 배치되어, 상기 신호 라인(SL)으로부터 제2 커플링 신호(S2)를 추출할 수 있다.

상기 제2 스위치 회로(320)는, 상기 제1 커플링 포트(P11)에 접속된 제1 노드(n1)와, 상기 제1 커플링 포트(P11)에 접속된 제2 노드(n2)와, 제2 공통 커플링 포트(Pcom2)에 접속된 공통노드(ncom)를 포함하고, 상기 제1 노드(n1) 및 제2 노드(n2)중 하나를 선택적으로 상기 공통노드(ncom)에 연결할 수 있다.

상기 제1 커플링 조절 회로(100)는, 상기 제2 공통 커플링 포트(Pcom2) 및 제1 아이솔레이션 포트(P12)에 접속되어, 상기 신호 라인(SL)을 통하는 신호의 주파수 밴드 변화에 따른 커플링 량 변화를 감소시킬 수 있다.

상기 제2 커플링 조절 회로(200)는, 상기 제2 공통 커플링 포트(Pcom2) 및 제2 아이솔레이션 포트(P22)에 접속되어, 상기 신호 라인(SL)을 통하는 신호의 주파수 밴드 변화에 따른 커플링 량 변화를 감소시킬 수 있다.

이에 따라, 상기 제2 스위치 회로(320)를 이용하여 제1 커플링 라인(CPL-L1) 및 제2 커플링 라인(CPL-L2)중 하나를 선택하여 제어 회로에 접속시킬 수 있다.

상기 커플링 조절 회로(50), 제1 커플링 조절 회로(100) 및 제2 커플링 조절 회로(200)는 다양한 변형 예가 가능하며, 상기 커플링 조절 회로(50)의 변형 예에 대해서는 도 6, 도 7 및 도 8을 참조하여 설명하며, 이러한 변형 예는 상기 제1 커플링 조절 회로(100) 및 제2 커플링 조절 회로(200)에 적용될 수 있다.

도 6은 본 발명의 일 실시 예에 따른 커플링 조절 회로의 일 예시도이다.

도 6을 참조하면, 커플링 조절 회로(50A)는 제1 임피던스 회로(51A)와, 제2 임피던스 회로(52A) 및 제3 임피던스 회로(53A)를 포함할 수 있다.

상기 제1 임피던스 회로(51A)는 제1 저항(R1)으로써 턴온저항(Ron)을 갖도록 턴온 상태인 제1 MOSFET(M1)와, 제1 커패시터(C1)로써 턴오프 커패시턴스(Coff)를 갖도록 턴오프 상태인 제2 MOSFET(M2)를 포함할 수 있다.

상기 제2 임피던스 회로(52A)는 제2 커패시터(C2)로써 턴오프 커패시턴스(Coff)를 갖도록 턴오프 상태인 제3 MOSFET(M3)를 포함할 수 있다.

그리고, 상기 제3 임피던스 회로(53A)는 제2 저항(R2)으로써 턴온 저항(Ron)을 갖도록 턴온 상태인 제4 MOSFET(M4)를 포함할 수 있다.

도 7은 본 발명의 일 실시 예에 따른 커플링 조절 회로의 다른 일 예시도이다.

도 1 및 도 7을 참조하면, 도 7에 도시된 커플링 조절 회로(50C)는, 도 1에 도시된 커플링 조절 회로(50)에 추가로 제1 스위치(SW1) 및 제2 스위치(SW2)를 더 포함할 수 있다.

상기 제1 스위치(SW1)는, 상기 제1 및 제2 임피던스 회로(51,52)의 접속노드와 커플링 포트(P1) 사이에 접속될 수 있다. 상기 제2 스위치(SW2)는, 상기 제1 및 제3 임피던스 회로(51,53)의 접속노드와 아이솔레이션 포트(P2) 사이에 접속될 수 있다.

이에 따라, 스위칭 제어신호를 이용하여 상기 제1 및 제2 스위치(SW1,SW2)가 제어될 수 있어서 상기 커플링 조절 회로(50C)의 사용 여부가 선택될 수 있다.

도 8은 본 발명의 일 실시 예에 따른 커플링 조절 회로의 또 다른 일 예시도이다.

도 1 및 도 8을 참조하면, 커플링 조절 회로(50C)는 제1 임피던스 회로(51C)와, 제2 임피던스 회로(52) 및 제3 임피던스 회로(53C)를 포함할 수 있다.

상기 제1 임피던스 회로(51C)는, 제1 저항(R1)으로써 제1 인덕터(L1)를 포함할 수 있다.

상기 제3 임피던스 회로(53C)는, 제2 저항(R2)으로써 제2 인덕터(L2)를 포함할 수 있다.

도 9의 (a)은 커플러 회로의 커플링 포트 및 아이솔레이션 포트의 위상 그래프이고, 도 9의 (b)는 커플러 회로의 디렉티비티, 커플링 및 아이솔레이션의 레벨을 보이는 그래프이다.

도 9의 (a)에서, G1은 아이솔레이션 포트(P1)의 위상 그래프이고, G21은 커플링 조절 회로가 적용되지 않은 경우에 대한 커플링 포트(P2)의 위상 그래프이고, G22는 커플링 조절 회로가 적용된 경우에 대한 커플링 포트(P2)의 위상 그래프이다.

G1, G21 및 G22를 참조하면, 커플링 조절 회로가 적용되지 않은 경우에는 커플링 포트(P2)와 아이솔레이션 포트(P2)간의 위상차 없는 주파수가 밴드내 주파수중 하나인 3.5GHz보다 훨씬 높은 밴드밖 주파수인 대략 7.25GHz임을 알 수 있고, 커플링 조절 회로가 적용된 경우에는 커플링 포트(P2)와 아이솔레이션 포트(P2)간의 위상차 없는 주파수가 밴드내 주파수중 하나인 3.5GHz와 거의 동일한 주파수로 변경되었음을 알 수 있다.

이에 따르면, 커플링 조절 회로를 이용하면, 커플링 포트(P2)와 아이솔레이션 포트(P2)간의 위상차 없는 주파수를 조절할 수 있음을 알 수 있다.

도 9의 (b)에서, G41 및 G42는 커플링 조절 회로의 적용 무 및 적용 유에 따른 디렉티비티(Directivity) 레벨을 보이는 그래프이고, G51 및 G52는 커플링 조절 회로의 적용 무 및 적용 유에 따른 커플링 레벨을 보이는 그래프이고, G61 및 G62는 커플링 조절 회로의 적용 무 및 적용 유에 따른 아이솔레이션 레벨을 보이는 그래프이다.

G41 및 G42를 비교하면, 커플링 조절 회로의 적용한 경우가 사용 주파수인 대략 3.5GHz 근처에서 디렉티비티(Directivity) 레벨이 개선되었음을 알 수 있고, G51 및 G52를 비교하면, 커플링 조절 회로의 적용하면 주파수 밴드가 변경되어도 커플링 레벨이 상대적으로 일정하게 유지되고 있음을 알 수 있으며, G61 및 G62를 비교하면, 커플링 조절 회로의 적용한 경우가 밴드내 주파수중 하나인 대략 3.5GHz 근처에서 아이솔레이션 레벨이 감소되었음을 알 수 있다.

전술한 설명은 도 10의 (a),(b), 그리고, 도 11의 (a),(b)에 적용될 수 있으며, 이후 중복되는 설명은 생략될 수 있다.

도 10의 (a)는 커플러 회로의 커패시턴스 값에 따른 커플링 포트 및 아이솔레이션 포트의 위상 그래프이고, 도 10의 (b)는 커플러 회로의 커패시턴스 값에 따른 디렉티비티, 커플링 및 아이솔레이션의 레벨을 보이는 그래프이다.

도 10의 (a)에서, G22에 포함되는 G22a, G22b, G22c 각각은 도 1의 제1 커패시터(C1) 및 제2 커패시터(C2) 각각의 용량값이 4.5pF, 3pF 및 1.5pF일때의 커플링 포트(P2)의 위상 그래프이다.

G22a, G22b 및 G22c를 참조하면, 제1 커패시터(C1) 및 제2 커패시터(C2) 각각의 용량값이 변경되는 경우에는, 커플링 포트(P2)와 아이솔레이션 포트(P2)간의 위상차 없는 주파수가 변경됨을 알 수 있다.

이에 따르면, 제1 커패시터(C1) 및 제2 커패시터(C2) 각각의 용량값을 변경하여, 커플링 포트(P2)와 아이솔레이션 포트(P2)간의 위상차 없는 주파수를 조절할 수 있음을 알 수 있다.

도 10의 (b)에서, G42에 포함되는 G42a, G42b, G42c 각각은, 도 1의 제1 커패시터(C1) 및 제2 커패시터(C2) 각각의 용량값이 4.5pF, 3pF 및 1.5pF일때의 디렉티비티 레벨을 보이는 그래프이다. G42a, G42b, G42c를 참조하면, 제1 커패시터(C1) 및 제2 커패시터(C2) 각각의 용량값이 변경되는 경우에는, 디렉티비디 레벨이 가변됨을 알 수 있다.

G52에 포함되는 G52a, G52b, G52c 각각은, 도 1의 제1 커패시터(C1) 및 제2 커패시터(C2) 각각의 용량값이 4.5pF, 3pF 및 1.5pF일때의 커플링 레벨을 보이는 그래프이다. G52a, G52b, G52c를 참조하면, 제1 커패시터(C1) 및 제2 커패시터(C2) 각각의 용량값이 변경되는 경우, 주파수 밴드가 변경되어도 커플링 레벨이 상대적으로 일정하게 유지되고 있음을 알 수 있다.

그리고, G62에 포함되는 G62a, G62b, G62c 각각은, 도 1의 제1 커패시터(C1) 및 제2 커패시터(C2) 각각의 용량값이 4.5pF, 3pF 및 1.5pF일때의 아이솔레이션 레벨을 보이는 그래프이다. G62a, G62b, G62c를 참조하면, 제1 커패시터(C1) 및 제2 커패시터(C2) 각각의 용량값이 변경되는 경우에는, 아이솔레이션 레벨이 가변됨을 알 수 있다.

도 11의 (a)는 커플러 회로의 저항 값에 따른 커플링 포트 및 아이솔레이션 포트의 위상 그래프이고, 도 10의 (b)는 커플러 회로의 저항 값에 따른 디렉티비티, 커플링 및 아이솔레이션의 레벨을 보이는 그래프이다.

도 11의 (a)에서, G22에 포함되는 G22a, G22b, G22c, G22d 각각은 도 1의 제1 저항(RC1) 및 제2 저항(R2) 각각의 저항값이 800옴(Ω), 600옴(Ω), 400옴(Ω) 및 200옴(Ω)일때의 커플링 포트(P2)의 위상 그래프이다.

G22a, G22b, G22c, G22d를 참조하면, 제1 저항(R1) 및 제2 저항(R2) 각각의 저항값이 변경되는 경우에는, 커플링 포트(P2)와 아이솔레이션 포트(P2)간의 위상차 없는 주파수가 변경됨을 알 수 있다.

이에 따르면, 제1 저항(R1) 및 제2 저항(R2) 각각의 저항값을 변경하여, 커플링 포트(P2)와 아이솔레이션 포트(P2)간의 위상차 없는 주파수를 조절할 수 있음을 알 수 있다.

도 11의 (b)에서, G42에 포함되는 G42a, G42b, G42c, G42d 각각은, 도 1의 제1 저항(RC1) 및 제2 저항(R2) 각각의 저항값이 800옴(Ω), 600옴(Ω), 400옴(Ω) 및 200옴(Ω)일때의 디렉티비티 레벨을 보이는 그래프이다. G42a, G42b, G42c, G42d를 참조하면, 제1 저항(RC1) 및 제2 저항(R2) 각각의 저항값이 변경되는 경우에는, 디렉티비디 레벨이 가변됨을 알 수 있다.

G52는, 도 1의 제1 저항(RC1) 및 제2 저항(R2) 각각의 저항값이 800옴(Ω), 600옴(Ω), 400옴(Ω) 및 200옴(Ω)일때의 커플링 레벨을 보이는 그래프이다. G52를 참조하면, 제1 저항(RC1) 및 제2 저항(R2) 각각의 저항값이 변경되는 경우, 주파수 밴드가 변경되어도 커플링 레벨이 상대적으로 일정하게 유지되고 있음을 알 수 있다.

그리고, G62에 포함되는 G62a, G62b, G62c, G62d 각각은, 도 1의 제1 저항(RC1) 및 제2 저항(R2) 각각의 저항값이 800옴(Ω), 600옴(Ω), 400옴(Ω) 및 200옴(Ω)일때의 아이솔레이션 레벨을 보이는 그래프이다. G62a, G62b, G62c, G62d를 참조하면, 제1 저항(RC1) 및 제2 저항(R2) 각각의 저항값이 변경되는 경우에는, 아이솔레이션 레벨이 가변됨을 알 수 있다.

도 12는 본 발명의 일 실시 예에 따른 커플러 회로의 제1 적용 예시도이다.

도 12를 참조하면, 도 1 내지 도 5에 도시된 커플러 회로중 하나가 집적회로(IC)로 구현되어, 파워증폭기(PA)의 출력에 적용될 수 있다. 도 12에는 커플러 회로중 커플링 조절 회로(50)가 도시되어 있으나, 이에 한정되지 않는다.

도 13은 본 발명의 일 실시 예에 따른 커플러 회로의 제2 적용 예시도이다.

도 13을 참조하면, 도 1 내지 도 5에 도시된 커플러 회로중 하나가 파워증폭기(PA)와 함께 PA 원칩으로 구현되도록 적용될 수 있다. 도 13에는 커플러 회로중 커플링 조절 회로(50)가 도시되어 있으나, 이에 한정되지 않는다.

도 14는 본 발명의 일 실시 예에 따른 커플러 회로의 제3 적용 예시도이다.

도 14를 참조하면, 도 1 내지 도 5에 도시된 커플러 회로중 하나가 커플러 집적회로(IC)로 구현되어, 스위치 IC의 출력에 적용될 수 있고, 이때, 상기 커플러 IC와 스위치 IC 사이에는 매칭회로가 추가될 수 있다. 도 14에는 커플러 회로중 커플링 조절 회로(50)가 도시되어 있으나, 이에 한정되지 않는다.

도 15는 본 발명의 일 실시 예에 따른 커플러 회로의 제4 적용 예시도이다.

도 15를 참조하면, 도 1 내지 도 5에 도시된 커플러 회로중 하나가 스위치 회로와 함께 스위치 원칩으로 구현되는데 적용될 수 있다.

도 16은 본 발명의 일 실시 예에 따른 커플러 회로의 제5 적용 예시도이다.

도 16을 참조하면, 도 1 내지 도 5에 도시된 커플러 회로중 하나가 스위치 회로와 함께 스위치 원칩으로 구현되는데 적용될 수 있으며, 도 16에서는 스위치 IC와 커플러 회로 사이에 매칭회로가 포함될 수 있다.

한편, 본 발명의 일 실시 예에 따른 제어 회로는, 프로세서(예: 중앙처리장치(CPU), 그래픽처리장치(GPU), 마이크로프로세서, 주문형 반도체(Application Specific Integrated Circuit, ASIC), Field Programmable Gate Arrays(FPGA) 등), 메모리(예: 휘발성 메모리(예를 들어, RAM 등), 비휘발성 메모리(예를 들어, ROM, 플래시 메모리 등), 입력 디바이스(예: 키보드, 마우스, 펜, 음성 입력 디바이스, 터치 입력 디바이스, 적외선 카메라, 비디오 입력 디바이스 등), 출력 디바이스(예: 디스플레이, 스피커, 프린터 등) 및 통신접속장치(예: 모뎀, 네트워크 인터페이스 카드(NIC), 통합 네트워크 인터페이스, 무선 주파수 송신기/수신기, 적외선 포트, USB 접속장치 등)이 서로 상호접속(예: 주변 구성요소 상호접속(PCI), USB, 펌웨어(IEEE 1394), 광학적 버스 구조, 네트워크 등)된 컴퓨팅 환경으로 구현될 수 있다.

상기 컴퓨팅 환경은 개인 컴퓨터, 서버 컴퓨터, 핸드헬드 또는 랩탑 디바이스, 모바일 디바이스(모바일폰, PDA, 미디어 플레이어 등), 멀티프로세서 시스템, 소비자 전자기기, 미니 컴퓨터, 메인프레임 컴퓨터, 임의의 전술된 시스템 또는 디바이스를 포함하는 분산 컴퓨팅 환경 등으로 구현될 수 있으나, 이에 한정되지 않는다.

이상에서는 본 발명을 실시 예로써 설명하였으나, 본 발명은 상기한 실시 예에 한정되지 아니하며, 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형이 가능할 것이다.

50: 커플링 조절 회로
51: 제1 임피던스 회로
52: 제2 임피던스 회로
53: 제3 임피던스 회로
100: 제1 커플링 조절 회로
110: 제1 임피던스 회로
120: 제2 임피던스 회로
130: 제3 임피던스 회로
200: 제2 커플링 조절 회로
210: 제4 임피던스 회로
220: 제5 임피던스 회로
230: 제6 임피던스 회로
310: 제1 스위치 회로
320: 제2 스위치 회로
SL: 신호 라인
CPL_L: 커플링 라인
CPL_L1: 제1 커플링 라인
CPL_L1: 제2 커플링 라인
R1,R11: 제1 저항
C1,C11: 제1 커패시터
C2,C12: 제2 커패시터
R2,R12: 제2 저항
R21: 제3 저항
R22: 제4 저항
C21: 제3 커패시터
C22: 제4 커패시터

Claims

제1 단자와 제2 단자 사이에 배치된 신호 라인;
커플링 포트 및 아이솔레이션 포트 사이에, 상기 신호 라인과 커플링을 하도록 배치되어, 상기 신호 라인으로부터 커플링 신호를 추출하는 커플링 라인; 및
상기 커플링 포트 및 아이솔레이션 포트에 접속되어, 상기 신호 라인을 통하는 신호의 주파수 밴드 변화에 따른 커플링 량 변화를 감소시키는 커플링 조절 회로;
를 포함하는 위상보상 기능을 갖는 커플러 회로.
제1항에 있어서, 상기 커플링 조절 회로는,
상기 커플링 포트 및 아이솔레이션 포트 사이의 위상차를 감소시키는 커플러 회로.
제2항에 있어서, 상기 커플링 조절 회로는,
상기 커플링 포트 및 아이솔레이션 포트 사이에 접속된 제1 임피던스 회로;
상기 커플링 포트와 접지 사이에 접속된 제2 임피던스 회로; 및
상기 아이솔레이션 포트와 접지 사이에 접속된 제3 임피던스 회로;
를 포함하는 커플러 회로.
제3항에 있어서, 상기 제1 임피던스 회로는,
상기 커플링 포트와 상기 아이솔레이션 포트 사이에 직렬로 접속된 제1 저항 및 제1 커패시터;
를 포함하는 커플러 회로.
제3항에 있어서, 상기 제2 임피던스 회로는,
상기 커플링 포트와 접지 사이에 접속된 제2 커패시터; 를 포함하는 커플러 회로.
제3항에 있어서, 상기 제3 임피던스 회로는,
상기 아이솔레이션 포트와 접지 사이에 접속된 제2 저항; 을 포함하는 커플러 회로.
제1 단자와 제2 단자 사이에 배치된 신호 라인;
제1 커플링 포트 및 제1 아이솔레이션 포트) 사이에, 상기 신호 라인과 제1 커플링을 하도록 배치되어, 상기 신호 라인으로부터 제1 커플링 신호를 추출하는 제1 커플링 라인;
상기 제1 커플링 포트 및 제1 아이솔레이션 포트에 접속되어, 상기 신호 라인을 통하는 신호의 주파수 밴드 변화에 따른 커플링 량 변화를 감소시키는 제1 커플링 조절 회로;
제2 커플링 포트 및 제2 아이솔레이션 포트 사이에, 상기 신호 라인과 제2 커플링을 하도록 배치되어, 상기 신호 라인으로부터 제2 커플링 신호를 추출하는 제2 커플링 라인; 및
상기 제2 커플링 포트 및 제2 아이솔레이션 포트에 접속되어, 상기 신호 라인을 통하는 신호의 주파수 밴드 변화에 따른 커플링 량 변화를 감소시키는 제2 커플링 조절 회로;
를 포함하는 위상보상 기능을 갖는 커플러 회로.
제7항에 있어서, 상기 제1 커플링 조절 회로는,
상기 제1 커플링 포트 및 제1 아이솔레이션 포트 사이의 위상차를 감소시키고,
상기 제2 커플링 조절 회로는,
상기 제2 커플링 포트 및 제2 아이솔레이션 포트 사이의 위상차를 감소시키는
커플러 회로.
제8항에 있어서, 상기 제1 커플링 조절 회로는,
상기 제1 커플링 포트 및 제1 아이솔레이션 포트 사이에 접속된 제1 임피던스 회로;
상기 제1 커플링 포트와 접지 사이에 접속된 제2 임피던스 회로; 및
상기 제1 아이솔레이션 포트단자와 접지 사이에 접속된 제3 임피던스 회로;
를 포함하는 커플러 회로.
제9항에 있어서, 상기 제2 커플링 조절 회로는,
상기 제2 커플링 포트 및 제2 아이솔레이션 포트 사이에 접속된 제4 임피던스 회로;
상기 제2 커플링 포트와 접지 사이에 접속된 제5 임피던스 회로; 및
상기 제2 아이솔레이션 포트단자와 접지 사이에 접속된 제6 임피던스 회로;
를 포함하는 커플러 회로.
제10항에 있어서, 상기 제1 임피던스 회로는,
상기 제1 커플링 포트와 상기 제1 아이솔레이션 포트 사이에 직렬로 접속된 제1 저항 및 제1 커패시터; 를 포함하고,
상기 제4 임피던스 회로는,
상기 제2 커플링 포트와 상기 제2 아이솔레이션 포트 사이에 직렬로 접속된 제3 저항 및 제3 커패시터;
를 포함하는 커플러 회로.
제10항에 있어서, 상기 제2 임피던스 회로는,
상기 제1 커플링 포트와 접지 사이에 접속된 제2 커패시터; 를 포함하고,
상기 제5 임피던스 회로는,
상기 제2 커플링 포트와 접지 사이에 접속된 제4 커패시터; 를 포함하는 커플러 회로.
제10항에 있어서, 상기 제3 임피던스 회로는,
상기 제1 아이솔레이션 포트와 접지 사이에 접속된 제2 저항; 를 포함하고,
상기 제6 임피던스 회로는,
상기 제2 아이솔레이션 포트와 접지 사이에 접속된 제4 저항; 를 포함하는 커플러 회로.
제7항에 있어서, 상기 커플러 회로는,
상기 제1 커플링 포트에 접속된 제1 노드와, 상기 제1 커플링 포트에 접속된 제2 노드와, 제1 공통 커플링 포트에 접속된 공통노드를 포함하고, 상기 제1 노드 및 제2 노드중 하나를 선택적으로 상기 공통노드에 연결하는 제1 스위치 회로; 를 더 포함하는 커플러 회로.
제1 단자와 제2 단자 사이에 배치된 신호 라인;
제1 커플링 포트 및 제1 아이솔레이션 포트 사이에, 상기 신호 라인과 제1 커플링을 하도록 배치되어, 상기 신호 라인으로부터 제1 커플링 신호를 추출하는 제1 커플링 라인;
제2 커플링 포트 및 제2 아이솔레이션 포트 사이에, 상기 신호 라인과 제2 커플링을 하도록 배치되어, 상기 신호 라인으로부터 제2 커플링 신호를 추출하는 제2 커플링 라인;
상기 제1 커플링 포트에 접속된 제1 노드와, 상기 제1 커플링 포트에 접속된 제2 노드와, 제2 공통 커플링 포트에 접속된 공통노드를 포함하고, 상기 제1 노드 및 제2 노드중 하나를 선택적으로 상기 공통노드에 연결하는 제2 스위치 회로;
상기 제2 공통 커플링 포트 및 제1 아이솔레이션 포트에 접속되어, 상기 신호 라인을 통하는 신호의 주파수 밴드 변화에 따른 커플링 량 변화를 감소시키는 제1 커플링 조절 회로; 및
상기 제2 공통 커플링 포트 및 제2 아이솔레이션 포트에 접속되어, 상기 신호 라인을 통하는 신호의 주파수 밴드 변화에 따른 커플링 량 변화를 감소시키는 제2 커플링 조절 회로;
를 포함하는 위상보상 기능을 갖는 커플러 회로.