CN110459653A - 一种用于倒装芯片的界面金属结构及制备方法 - Google Patents
一种用于倒装芯片的界面金属结构及制备方法 Download PDFInfo
- Publication number
- CN110459653A CN110459653A CN201910780483.4A CN201910780483A CN110459653A CN 110459653 A CN110459653 A CN 110459653A CN 201910780483 A CN201910780483 A CN 201910780483A CN 110459653 A CN110459653 A CN 110459653A
- Authority
- CN
- China
- Prior art keywords
- layers
- metal
- layer
- flip
- metal structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 111
- 239000002184 metal Substances 0.000 title claims abstract description 111
- 238000002360 preparation method Methods 0.000 title claims abstract description 12
- 239000010931 gold Substances 0.000 claims abstract description 17
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 15
- 229910052737 gold Inorganic materials 0.000 claims abstract description 15
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 13
- 239000006071 cream Substances 0.000 claims abstract description 11
- 239000000853 adhesive Substances 0.000 claims description 12
- 230000001070 adhesive effect Effects 0.000 claims description 12
- 238000005566 electron beam evaporation Methods 0.000 claims description 5
- 238000007747 plating Methods 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000010894 electron beam technology Methods 0.000 claims description 3
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 12
- 238000000034 method Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 239000007767 bonding agent Substances 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000003466 welding Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 241001391944 Commicarpus scandens Species 0.000 description 1
- 241000416536 Euproctis pseudoconspersa Species 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007634 remodeling Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physical Vapour Deposition (AREA)
Abstract
本发明涉及一种用于倒装芯片的界面金属结构及制备方法,依次包括薄金层、结合力提升层、金属缓冲层、填充金属层;所述薄金层的厚度为1‑5000;所述结合力提升层为Ni层,厚度为1‑5000,用以加强与锡膏的结合力。本发明能够有效提高芯片与基板通过锡膏的结合力。
Description
技术领域
本发明涉及芯片设计领域,特别是一种用于倒装芯片的界面金属结构及制备方法。
背景技术
倒装芯片是LED产业目前非常流行的一种新的芯片种类,其具备非常广阔的应用前景和巨大的发展空间。倒装芯片相对于传统的正装芯片其最主要的差别是倒装芯片通过焊接与基版结合并实现电路导通。其中结合的方法是将倒装芯片的电极与基板的基底进行对接焊接(常使用锡膏作为结焊接的结合剂)。
目前,倒装芯片的电极以铝和金为主要材料,此种材料在与锡膏及基板结合后金属之间易形成脆性化合物,易断层,导致电极与基板的结合力不足。当芯片电极与基板的结合力不足时会导致芯片脱落或散热、导电不良。当芯片使用于柔性基板时,其对芯片与基板的结合力有更高要求,目前普通的芯片电极无法满足柔性基板的焊接结合力要求。
发明内容
有鉴于此,本发明的目的是提出一种用于倒装芯片的界面金属结构及制备方法,能够有效提高芯片与基板通过锡膏的结合力。
本发明采用以下方案实现:一种用于倒装芯片的界面金属结构,依次包括薄金层、结合力提升层、金属缓冲层、填充金属层;所述薄金层的厚度为所述结合力提升层为Ni层,厚度为用以加强与锡膏的结合力。
进一步地,所述金属缓冲层为一层或多层结构,采用Ti层、Cr层或Ti层与Cr层。
进一步地,所述填充金属层也可以采用双层Al金属结构,包括两个Al层,两个Al层之间采用Ti或者Cr金属作为粘合剂。
或者,所述填充金属层采用三层Al金属结构,包括三个Al层,每两个Al层之间采用Ti或者Cr金属作为粘合剂。
进一步地,所述用于倒装芯片的界面金属结构各层采用电子束蒸镀或磁控溅射的方式进行生长。
本发明还提供了一种用于倒装芯片的界面金属结构的制备方法,具体包括以下步骤:
步骤S1:采用电子束蒸镀设备在GaN基LED芯片P型层表面进行生长;
步骤S2:生长填充金属层;
步骤S3:生长金属缓冲层;
步骤S4:使用的速率生长结合力提升层Ni层;
步骤S5:使用的速率生长薄金层。
进一步地,所述填充金属层采用双层Al金属结构,包括两个Al层,两个Al层之间采用Ti或者Cr金属作为粘合剂。或者所述填充金属层采用三层Al金属结构,包括三个Al层,每两个Al层之间采用Ti或者Cr金属作为粘合剂。
进一步地,当所述金属缓冲层采用一层结构时所述步骤S3具体为,采用使用的速率生长Ti层或Cr层。当所述金属缓冲层采用多层结构时,步骤S3具体为,采用包括Ti或Cr在内的金属进行多层交替生长,形成生长速率不同、致密度不同的超晶格金属层。
本发明减少界面金属层金的厚度,减少金锡脆性化合物的生成,加入Ni金属用于与锡膏结合生成高结合力合金层,在Ni的下层使先使用缓冲层金属再使用Al金属作为填充实现导电及导热,使用双层或三层Al金属结构填充足够的金属厚度,在多层Al金属之间使用Ti或Cr金属作为粘和剂。Ni与Al金属之间必须使用缓冲层,缓冲层使用Ti、Cr等金属使用多层交替生长,形成生长速率不同、致密度不同的超晶格金属层。主要使用电子束蒸镀和磁控溅射的方式进行金属界面层的生长。
与现有技术相比,本发明有以下有益效果:采用本发明的结构,倒装芯片与基板通过锡膏结合的结合力可以提升50%。使其可以用于柔性基板应用领域,使用此方法结合的芯片和基板可以在外力、扭力、冷热应力等等作用下保持稳固的集合,保证了其可以满足导电、导热、稳固等必要需求。
附图说明
图1为本发明实施例的界面金属结构示意图1。
图2为本发明实施例的界面金属结构示意图2。
图3为本发明实施例的倒装芯片与基板结合的结构示意图。
具体实施方式
下面结合附图及实施例对本发明做进一步说明。
应该指出,以下详细说明都是示例性的,旨在对本申请提供进一步的说明。除非另有指明,本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是,这里所使用的术语仅是为了描述具体实施方式,而非意图限制根据本申请的示例性实施方式。如在这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式,此外,还应当理解的是,当在本说明书中使用术语“包含”和/或“包括”时,其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
本实施例提供了一种用于倒装芯片的界面金属结构,依次包括薄金层、结合力提升层、金属缓冲层、填充金属层;所述薄金层的厚度为所述结合力提升层为Ni层,厚度为用以加强与锡膏的结合力。
在本实施例中,所述金属缓冲层为一层或多层结构,采用Ti层、Cr层或Ti层与Cr层。
在本实施例中,所述填充金属层也可以采用双层Al金属结构,包括两个Al层,两个Al层之间采用Ti或者Cr金属作为粘合剂。
或者,所述填充金属层采用三层Al金属结构,包括三个Al层,每两个Al层之间采用Ti或者Cr金属作为粘合剂。
在本实施例中,所述用于倒装芯片的界面金属结构各层采用电子束蒸镀或磁控溅射的方式进行生长。
本实施例还提供了一种用于倒装芯片的界面金属结构的制备方法,具体包括以下步骤:
步骤S1:采用电子束蒸镀设备在GaN基LED芯片P型层表面进行生长;
步骤S2:生长填充金属层;
步骤S3:生长金属缓冲层;
步骤S4:使用的速率生长结合力提升层Ni层;
步骤S5:使用的速率生长薄金层。
在本实施例中,所述填充金属层采用双层Al金属结构,包括两个Al层,两个Al层之间采用Ti或者Cr金属作为粘合剂。或者所述填充金属层采用三层Al金属结构,包括三个Al层,每两个Al层之间采用Ti或者Cr金属作为粘合剂。
在本实施例中,当所述金属缓冲层采用一层结构时所述步骤S3具体为,采用使用的速率生长Ti层或Cr层。当所述金属缓冲层采用多层结构时,步骤S3具体为,采用包括Ti或Cr在内的金属进行多层交替生长,形成生长速率不同、致密度不同的超晶格金属层。
特别的,本实施例给出了两种示例。图1中,金属缓冲层包括一层,填充金属层采用三层Al层结构。自下而上依次包括Cr层、Al层1、Ti层1、Al层2、Ti层2、Al层3、Ti层3、Ni层以及Au层。图2中,金属缓冲层包括两层,填充金属层采用两层Al结构。自下而上依次包括Al层1、Ti层1、Al层2、Ti层2、Cr层、Ni层、Au层。
为了便于理解,本实施例给出倒装芯片与基板集合的结构图,具体如图3所示。
本实施例减少界面金属层金的厚度,减少金锡脆性化合物的生成,加入Ni金属用于与锡膏结合生成高结合力合金层,在Ni的下层使先使用缓冲层金属再使用Al金属作为填充实现导电及导热,使用双层或者多层Al金属结构填充足够的金属厚度,在多层Al金属之间使用Ti或Cr金属作为粘和剂。Ni与Al金属之间必须使用缓冲层,缓冲层使用Ti、Cr等金属使用多层交替生长,形成生长速率不同、致密度不同的超晶格金属层。主要使用电子束蒸镀和磁控溅射的方式进行金属界面层的生长。
以上所述,仅是本发明的较佳实施例而已,并非是对本发明作其它形式的限制,任何熟悉本专业的技术人员可能利用上述揭示的技术内容加以变更或改型为等同变化的等效实施例。但是凡是未脱离本发明技术方案内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与改型,仍属于本发明技术方案的保护范围。
Claims (10)
1.一种用于倒装芯片的界面金属结构,其特征在于,依次包括薄金层、结合力提升层、金属缓冲层、填充金属层;所述薄金层的厚度为所述结合力提升层为Ni层,厚度为用以加强与锡膏的结合力。
2.根据权利要求1所述的一种用于倒装芯片的界面金属结构,其特征在于,所述金属缓冲层为一层或多层结构,采用Ti层、Cr层或Ti层与Cr层。
3.根据权利要求1所述的一种用于倒装芯片的界面金属结构,其特征在于,所述填充金属层采用双层Al金属结构,包括两个Al层,两个Al层之间采用Ti或者Cr金属作为粘合剂。
4.根据权利要求1所述的一种用于倒装芯片的界面金属结构,其特征在于,所述填充金属层采用三层Al金属结构,包括三个Al层,每两个Al层之间采用Ti或者Cr金属作为粘合剂。
5.根据权利要求1所述的一种用于倒装芯片的界面金属结构,其特征在于,所述用于倒装芯片的界面金属结构各层采用电子束蒸镀或磁控溅射的方式进行生长。
6.一种用于倒装芯片的界面金属结构的制备方法,其特征在于,包括以下步骤:
步骤S1:采用电子束蒸镀设备在GaN基LED芯片P型层表面进行生长;
步骤S2:生长填充金属层;
步骤S3:生长金属缓冲层;
步骤S4:使用的速率生长结合力提升层Ni层;
步骤S5:使用的速率生长薄金层。
7.根据权利要求6所述的一种用于倒装芯片的界面金属结构的制备方法,其特征在于,所述填充金属层采用双层Al金属结构,包括两个Al层,两个Al层之间采用Ti或者Cr金属作为粘合剂。
8.根据权利要求6所述的一种用于倒装芯片的界面金属结构的制备方法,其特征在于,所述填充金属层采用三层Al金属结构,包括三个Al层,每两个Al层之间采用Ti或者Cr金属作为粘合剂。
9.根据权利要求6所述的一种用于倒装芯片的界面金属结构的制备方法,其特征在于,所述步骤S3具体为,采用使用的速率生长Ti层或Cr层。
10.根据权利要求6所述的一种用于倒装芯片的界面金属结构的制备方法,其特征在于,步骤S3具体为,采用包括Ti或Cr在内的金属进行多层交替生长,形成生长速率不同、致密度不同的超晶格金属层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910780483.4A CN110459653A (zh) | 2019-08-22 | 2019-08-22 | 一种用于倒装芯片的界面金属结构及制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910780483.4A CN110459653A (zh) | 2019-08-22 | 2019-08-22 | 一种用于倒装芯片的界面金属结构及制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN110459653A true CN110459653A (zh) | 2019-11-15 |
Family
ID=68488640
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910780483.4A Pending CN110459653A (zh) | 2019-08-22 | 2019-08-22 | 一种用于倒装芯片的界面金属结构及制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110459653A (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111029457A (zh) * | 2019-12-31 | 2020-04-17 | 合肥彩虹蓝光科技有限公司 | 一种深紫外发光二极管的封装结构及封装方法 |
CN111081832A (zh) * | 2019-12-26 | 2020-04-28 | 福建兆元光电有限公司 | 一种Mini LED芯片及制造方法 |
CN112647048A (zh) * | 2020-12-18 | 2021-04-13 | 福建兆元光电有限公司 | 一种倒装电极及其制作方法 |
CN112840468A (zh) * | 2019-12-10 | 2021-05-25 | 厦门三安光电有限公司 | 一种发光装置 |
WO2021114550A1 (zh) * | 2019-12-10 | 2021-06-17 | 厦门三安光电有限公司 | 一种发光装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1734730A (zh) * | 2004-08-09 | 2006-02-15 | 中国科学院微电子研究所 | 适用于氮化镓器件的铝/钛/铝/镍/金欧姆接触系统 |
CN102130259A (zh) * | 2011-01-14 | 2011-07-20 | 大连美明外延片科技有限公司 | 一种发光二极管芯片的复合电极及其制作方法 |
US20130306964A1 (en) * | 2012-05-17 | 2013-11-21 | Starlite LED Inc | Flip light emitting diode chip and method of fabricating the same |
CN104362239A (zh) * | 2014-11-19 | 2015-02-18 | 湘能华磊光电股份有限公司 | 一种led电极结构及其制作方法 |
CN106972088A (zh) * | 2017-05-25 | 2017-07-21 | 合肥彩虹蓝光科技有限公司 | 一种led金属电极结构及其制备方法 |
CN210224055U (zh) * | 2019-08-22 | 2020-03-31 | 福建兆元光电有限公司 | 一种用于倒装芯片的界面金属结构 |
-
2019
- 2019-08-22 CN CN201910780483.4A patent/CN110459653A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1734730A (zh) * | 2004-08-09 | 2006-02-15 | 中国科学院微电子研究所 | 适用于氮化镓器件的铝/钛/铝/镍/金欧姆接触系统 |
CN102130259A (zh) * | 2011-01-14 | 2011-07-20 | 大连美明外延片科技有限公司 | 一种发光二极管芯片的复合电极及其制作方法 |
US20130306964A1 (en) * | 2012-05-17 | 2013-11-21 | Starlite LED Inc | Flip light emitting diode chip and method of fabricating the same |
CN104362239A (zh) * | 2014-11-19 | 2015-02-18 | 湘能华磊光电股份有限公司 | 一种led电极结构及其制作方法 |
CN106972088A (zh) * | 2017-05-25 | 2017-07-21 | 合肥彩虹蓝光科技有限公司 | 一种led金属电极结构及其制备方法 |
CN210224055U (zh) * | 2019-08-22 | 2020-03-31 | 福建兆元光电有限公司 | 一种用于倒装芯片的界面金属结构 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112840468A (zh) * | 2019-12-10 | 2021-05-25 | 厦门三安光电有限公司 | 一种发光装置 |
WO2021114550A1 (zh) * | 2019-12-10 | 2021-06-17 | 厦门三安光电有限公司 | 一种发光装置 |
KR20210140750A (ko) * | 2019-12-10 | 2021-11-23 | 샤먼 산안 옵토일렉트로닉스 컴퍼니 리미티드 | 발광소자 |
KR102622149B1 (ko) * | 2019-12-10 | 2024-01-05 | 샤먼 산안 옵토일렉트로닉스 컴퍼니 리미티드 | 발광소자 |
CN111081832A (zh) * | 2019-12-26 | 2020-04-28 | 福建兆元光电有限公司 | 一种Mini LED芯片及制造方法 |
CN111029457A (zh) * | 2019-12-31 | 2020-04-17 | 合肥彩虹蓝光科技有限公司 | 一种深紫外发光二极管的封装结构及封装方法 |
CN112647048A (zh) * | 2020-12-18 | 2021-04-13 | 福建兆元光电有限公司 | 一种倒装电极及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110459653A (zh) | 一种用于倒装芯片的界面金属结构及制备方法 | |
TWI279897B (en) | Embedded semiconductor chip structure and method for fabricating the same | |
US8158503B2 (en) | Multilayer interconnection substrate and method of manufacturing the same | |
US8013434B2 (en) | Thin double-sided package substrate and manufacture method thereof | |
JP5132101B2 (ja) | スタックパッケージ構造体及びその製造に用いる単体パッケージと、それらの製造方法 | |
CN107645844B (zh) | 一种用于pcb的bga局部焊盘镀金的制作方法 | |
US7989948B2 (en) | Chip package structure and method of fabricating the same | |
JP5628975B2 (ja) | パッケージ基板の製造方法 | |
US20130214310A1 (en) | Semiconductor package and fabrication method thereof | |
US20120007117A1 (en) | Submount for Electronic Die Attach with Controlled Voids and Methods of Attaching an Electronic Die to a Submount Including Engineered Voids | |
CN104638097B (zh) | 红光led倒装芯片的制作方法 | |
CN105161474B (zh) | 扇出型封装结构及其生产工艺 | |
US20130154089A1 (en) | Bump including diffusion barrier bi-layer and manufacturing method thereof | |
JP7457922B2 (ja) | 貫通電極基板、電子ユニット、貫通電極基板の製造方法および電子ユニットの製造方法 | |
TW201029130A (en) | Method for manufacturing coreless package substrate | |
CN210224055U (zh) | 一种用于倒装芯片的界面金属结构 | |
US9847279B2 (en) | Composite lead frame structure | |
JP2009164176A (ja) | 半導体発光装置 | |
JP2014192521A (ja) | 電子デバイス用の接合構造及び電子デバイス | |
TWI345433B (en) | Circuit board having conductive bumps and fabrication method thereof | |
JP5766095B2 (ja) | 半導体発光素子 | |
TW200941637A (en) | Substrate structure and manufacturing method thereof | |
TW200843596A (en) | Crack-resistant solder joint, electronic component such as circuit substrate having the solder joint, semiconductor device, and manufacturing method of electronic component | |
TWI359485B (en) | Package structure and method of fabricating the sa | |
CN208655696U (zh) | 一种led倒装芯片封装器件结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |