CN110444472B - Si基Mosfet器件及其制备方法 - Google Patents
Si基Mosfet器件及其制备方法 Download PDFInfo
- Publication number
- CN110444472B CN110444472B CN201910793348.3A CN201910793348A CN110444472B CN 110444472 B CN110444472 B CN 110444472B CN 201910793348 A CN201910793348 A CN 201910793348A CN 110444472 B CN110444472 B CN 110444472B
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- ions
- mosfet device
- base
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 12
- 150000002500 ions Chemical class 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 24
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 14
- 230000008569 process Effects 0.000 claims description 13
- 229910052757 nitrogen Inorganic materials 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 6
- 238000000231 atomic layer deposition Methods 0.000 claims description 6
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 6
- 230000002596 correlated effect Effects 0.000 claims description 5
- 230000009471 action Effects 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 abstract description 6
- 230000000694 effects Effects 0.000 abstract description 2
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 2
- 150000004706 metal oxides Chemical class 0.000 abstract description 2
- 238000005468 ion implantation Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- -1 fluorine ions Chemical class 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- ILCYGSITMBHYNK-UHFFFAOYSA-N [Si]=O.[Hf] Chemical compound [Si]=O.[Hf] ILCYGSITMBHYNK-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
- H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Plasma & Fusion (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本申请公开了一种Si基Mosfet器件及其制备方法，包括以下步骤：在Si基上形成高K介质层；向高K介质层中注入F离子；在高K介质层注入F离子后，形成栅极、源极和漏极。本申请实施例还公开了一种Si基Mosfet器件，包括：Si基；形成在Si基上的高K介质层，其中，高K介质层具有F离子。本申请通过向形成在Si基上的高K介质层注入F离子，使高K介质层具有F离子，以增加高K介质层的内部固定电荷密度，从而对半导体导电沟道产生吸引/排斥作用，改变了MOS处能带结构，进而实现对沟道开启电压的调节，由此改变器件阈值电压。
Description
技术领域
本申请涉及Mosfet技术领域，具体涉及一种Si基Mosfet器件及其制备方法。
背景技术
随着半导体器件特征尺寸根据摩尔定律逐渐缩小，传统的MOSFET器件要求采用更薄的栅介质层、更高的沟道掺杂，为了保证器件性能，其对工艺参数的要求也越来越苛刻。器件开启电压(阈值电压)作为MOSFET器件的一项关键参数，传统来说都是通过改变其参杂浓度、栅介质层厚度、电极功函数来实现对其的调控，但是器件尺寸的缩小使得这些传统调节方法的工艺窗口越来越小，会造成器件良率下降等问题。因此，在不改变原有器件结构的前提下，找到另一种阈值电压调节方法非常重要。
发明内容
本申请提供了一种Si基Mosfet器件及其制备方法，可以解决相关技术中提供的Mosfet器件的阈值电压难以调控的问题。
一方面，本申请提供了一种Si基Mosfet器件的制备方法，包括以下步骤：
在Si基上形成高K介质层；
向所述高K介质层中注入F离子；
在所述高K介质层注入所述F离子后，形成栅极、源极和漏极。
可选的，在步骤“向所述高K介质层中注入所述F离子”包括：通过注入CF4，从而向所述高K介质层中注入所述F离子。
可选的，在步骤“在Si基上形成高K介质层”包括：通过原子层沉积的方式在所述Si基上形成所述高K介质层。
可选的，在步骤“在所述高介质层注入所述F离子后，形成栅极、源极和漏极”包括：将所述栅极设置在所述高K介质层背对于所述Si基的一侧，将所述源极和所述漏极设置在所述高K介质层相对的侧部。
可选的，在步骤“向所述高K介质层中注入F离子”中，所述F离子的浓度和所述高K介质层内部的固定电荷正相关。
可选的，所述高K介质层包括HfO2。
可选的，在步骤“向所述高K介质层中注入F离子”之后还包括通过去耦等离子体氮化工艺和后氮化退火工艺将氮元素掺入到所述高K介质层中。
另一方面，本申请提供了一种Si基Mosfet器件，包括：
Si基；
形成在Si基上的高K介质层，其中，所述高K介质层具有F离子。
可选的，所述F离子是通过向所述高K介质层注入CF4得到的。
可选的，还包括栅极、源极和漏极；
所述栅极设置在所述高K介质层背对于所述Si基的一侧，所述源极和所述漏极设置在所述高K介质层相对的侧部。
可选的，所述高K介质层是通过原子层沉积的方式在所述Si基上形成的。
可选的，所述F离子的浓度和所述高K介质层内部的固定电荷正相关。
可选的，所述高K介质层包括HfO2。
可选的，所述高K介质层还包括氮元素，所述氮元素是通过去耦等离子体氮化工艺和后氮化退火工艺将所述氮元素掺入到所述高K介质层中的。
本申请技术方案，至少包括如下优点：
通过向形成在Si基上的高K介质层注入F离子，使高K介质层具有F离子，以增加高K介质层的内部固定电荷密度，从而对半导体导电沟道产生吸引/排斥作用，改变了MOS处能带结构，进而实现对沟道开启电压的调节，由此改变器件阈值电压。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例中Si基Mosfet器件的制备方法的示意图。
图2是本申请实施例中Si基Mosfet器件的结构示意图。
1、基板；2、Si层；3、高K介质层；4、源极；5、漏极；6、栅极。
具体实施方式
下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
参照图1所示，本申请实施例公开了一种Si基Mosfet器件的制备方法，包括以下步骤：
在Si基上形成高K介质层3；
向高K介质层3中注入F离子(氟离子)；
在高K介质层3注入F离子后，形成栅极6、源极4和漏极5。
借由上述制备方法制备得到的Mosfet器件，可以增加介质层内部固定电荷，从而改变器件阈值电压的作用。通过改变F离子注入计量，可以调节器件阈值电压大小而不用改变器件实际结构及离子注入等参数。
其中，在本实施方式中，Mosfet器件的Si基包括基板1、形成在基板1另一侧的Si层2。
在Si层2背对基板1的另一侧上可以采用沉积或其他可行的方法形成高K介质层3。其中，高K介质层3包括高K材料，该高K材料包括介电常数“K”高于10的材料，例如，该高K材料包括氧化钽(Ta2O5)、氧化锶钛(SrTiO3)、氧化铪(HfO2)、氧化铪硅(HfSiO)、氧化锆(ZrO2)中的至少一种。
在一个可选的实施方式中，在步骤“在Si基上形成高K介质层”包括：通过原子层沉积(Atomic Layer Deposition，ALD)的方式在Si基上沉积高K介质层3。
在一个可选的实施方式中，高K介质层3的材料包括氧化铪(HfO2)。在步骤“向高K介质层3中注入F离子”之后还包括通过去耦等离子体氮化(Decoupled PlasmaNitridation，DPN)和后氮化退火工艺(Post Nitridation Anneal，PNA)将氮元素掺入到高K介质层3中，提高HfO2的热稳定性。
在一个可选的实施方式中，F离子的浓度和高K介质层3内部的固定电荷正相关。
在本实施方式中，通过离子注入法(Plasma注入法)向形成在Si基上的高K介质层3注入诸如CF4等F离子，使高K介质层3具有F离子，以增加高K介质层3的内部固定电荷密度，从而对半导体导电沟道产生吸引/排斥作用，改变了MOS处能带结构，进而实现对沟道开启电压的调节，由此改变器件阈值电压。
在高K介质层3注入F离子后，形成栅极6、源极4和漏极5。其中，栅极6设置在高K介质层3背对于Si基的一侧。源极4和漏极5设置在高K介质层3相对的侧部。其中，源极4可以位于图2中的左侧，漏极5可以位于图2中的右侧。当然的，在另一个可选的实施方式中，源极4可以位于图2中的右侧，漏极5可以位于图2中的左侧。
本申请实施例中的制备方法，具有以下优点：
1.工艺简单，同现有集成电路制造工艺兼容；
2.不改变现有器件结构，不需要增加额外光罩；
3.效果显著，能够有效提升MOSFET器件阈值电压。
参照图2所示，本申请实施例还公开了一种Si基Mosfet器件，该Si基的Mosfet 器件可通过上述实施例中公开的制备方法制备得到，其包括：
Si基；
形成在Si基上的高K介质层3，其中，高K介质层3具有F离子。
F离子(氟离子)可以增加介质层内部固定电荷，从而改变器件阈值电压的作用。通过改变F离子注入计量，可以调节器件阈值电压大小而不用改变器件实际结构及离子注入等参数。
在一个可选的实施方式中，如图2所示，Mosfet器件还包括栅极6、源极4和漏极5。其中，栅极6设置在高K介质层3背对于Si基的一侧；源极4和漏极5设置在高K介质层3相对的侧部。
在一个可选的实施例中，高K介质层3包括HfO2。
在一个可选的实施例中，高K介质层3还包括氮元素，该氮元素是通过去耦等离子体氮化工艺和后氮化退火工艺将氮元素掺入到高K介质层3中的。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。
Claims (10)
1.一种Si基Mosfet器件的制备方法，其特征在于，包括以下步骤：
在Si基上形成高K介质层；
通过注入CF4，向所述高K介质层中注入F离子，所述F离子的浓度和所述高K介质层内部的固定电荷正相关，所述F离子用于增加高所述K介质层的内部固定电荷密度，对所述Mosfet器件的导电沟道产生吸引/排斥作用，改变所述Mosfet器件的能带结构；
形成栅极、源极和漏极。
2.根据权利要求1所述的Si基Mosfet器件的制备方法，其特征在于，在步骤“在Si基上形成高K介质层”包括：通过原子层沉积的方式在所述Si基上形成所述高K介质层。
3.根据权利要求1所述的Si基Mosfet器件的制备方法，其特征在于，在步骤“在所述高K介质层注入所述F离子后，形成栅极、源极和漏极”包括：将所述栅极设置在所述高K介质层背对于所述Si基的一侧，将所述源极和所述漏极设置在所述高K介质层相对的侧部。
4.根据权利要求1所述的Si基Mosfet器件的制备方法，其特征在于，所述高K介质层包括HfO2。
5.根据权利要求1所述的Si基Mosfet器件的制备方法，其特征在于，在步骤“向所述高K介质层中注入F离子”之后还包括通过去耦等离子体氮化工艺和后氮化退火工艺将氮元素掺入到所述高K介质层中。
6.一种Si基Mosfet器件，其特征在于，包括：
Si基；
形成在Si基上的高K介质层，其中，所述高K介质层具有F离子，所述F离子是通过向所述高K介质层注入CF4得到的，所述F离子的浓度和所述高K介质层内部的固定电荷正相关，所述F离子用于增加高所述K介质层的内部固定电荷密度，对所述Mosfet器件的导电沟道产生吸引/排斥作用，改变所述Mosfet器件的能带结构。
7.根据权利要求6所述的Mosfet器件，其特征在于，还包括栅极、源极和漏极；
所述栅极设置在所述高K介质层背对于所述Si基的一侧，所述源极和所述漏极设置在所述高K介质层相对的侧部。
8.根据权利要求6所述的Mosfet器件，其特征在于，所述高K介质层是通过原子层沉积的方式在所述Si基上形成的。
9.根据权利要求6所述的Mosfet器件，其特征在于，所述高K介质层包括HfO2。
10.根据权利要求6所述的Mosfet器件，其特征在于，所述高K介质层还包括氮元素，所述氮元素是通过去耦等离子体氮化工艺和后氮化退火工艺将所述氮元素掺入到所述高K介质层中的。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910793348.3A CN110444472B (zh) | 2019-08-27 | 2019-08-27 | Si基Mosfet器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910793348.3A CN110444472B (zh) | 2019-08-27 | 2019-08-27 | Si基Mosfet器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110444472A CN110444472A (zh) | 2019-11-12 |
| CN110444472B true CN110444472B (zh) | 2021-10-15 |
Family
ID=68437831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910793348.3A Active CN110444472B (zh) | 2019-08-27 | 2019-08-27 | Si基Mosfet器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110444472B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101202250A (zh) * | 2006-12-15 | 2008-06-18 | 中芯国际集成电路制造(上海)有限公司 | 半导体存储器及其形成方法 |
| CN102420143A (zh) * | 2011-06-15 | 2012-04-18 | 上海华力微电子有限公司 | 一种改善后栅极工艺高k栅电介质nmos hci方法 |
| CN103295890A (zh) * | 2013-05-30 | 2013-09-11 | 北京大学 | 淀积在锗基或三五族化合物基衬底上的栅介质的处理方法 |
| CN103681276A (zh) * | 2012-09-18 | 2014-03-26 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极、mos晶体管及cmos结构分别的形成方法 |
| CN108400115A (zh) * | 2017-02-04 | 2018-08-14 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
-
2019
- 2019-08-27 CN CN201910793348.3A patent/CN110444472B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101202250A (zh) * | 2006-12-15 | 2008-06-18 | 中芯国际集成电路制造(上海)有限公司 | 半导体存储器及其形成方法 |
| CN102420143A (zh) * | 2011-06-15 | 2012-04-18 | 上海华力微电子有限公司 | 一种改善后栅极工艺高k栅电介质nmos hci方法 |
| CN103681276A (zh) * | 2012-09-18 | 2014-03-26 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极、mos晶体管及cmos结构分别的形成方法 |
| CN103295890A (zh) * | 2013-05-30 | 2013-09-11 | 北京大学 | 淀积在锗基或三五族化合物基衬底上的栅介质的处理方法 |
| CN108400115A (zh) * | 2017-02-04 | 2018-08-14 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110444472A (zh) | 2019-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE102007063781B3 (de) | Verfahren zur Herstellung eines Halbleiterwafers | |
| CN102222610B (zh) | 半导体装置的制造方法 | |
| CN105070716B (zh) | 具有穿通抑制的先进晶体管 | |
| KR100653721B1 (ko) | 질소주입활성영역을 갖는 반도체소자 및 그 제조방법 | |
| CN101675513B (zh) | 高k栅极介电质互补金属氧化物半导体结构的阈值调整 | |
| TWI334157B (en) | Semiconductor device and method for manufacturing semiconductor device | |
| US8431468B2 (en) | Noise reduction in semiconductor devices | |
| WO2019128500A1 (zh) | 半导体器件及其制作方法 | |
| CN105826265B (zh) | 半导体器件的形成方法 | |
| TW200905802A (en) | Semiconductor device and method for manufacturing the same | |
| TWI287290B (en) | Metal insulator semiconductor type semiconductor device and its manufacturing method | |
| US8399924B2 (en) | High voltage transistor using diluted drain | |
| TW201017730A (en) | Implantation method for reducing threshold voltage for high-k metal gate device | |
| US20130295732A1 (en) | Method for making field effect transistor | |
| US20080146012A1 (en) | Novel method to adjust work function by plasma assisted metal incorporated dielectric | |
| KR20010085384A (ko) | 자기 형성 확산 배리어를 가진 게이트 유전체 | |
| CN101364546A (zh) | 具有稳定的阈值修改材料的fet器件及其方法 | |
| US20070200160A1 (en) | Semiconductor device and method of fabricating the same | |
| US20070287199A1 (en) | Base oxide engineering for high-K gate stacks | |
| CN102820228A (zh) | 半导体器件的制备方法 | |
| WO2006045722A1 (de) | Halbleiterbauelement sowie zugehöriges herstellungsverfahren | |
| JP5197986B2 (ja) | 半導体装置の製造装置 | |
| CN110444472B (zh) | Si基Mosfet器件及其制备方法 | |
| TW201218380A (en) | Method and structure for work function engineering in transistors including a high dielectric constant gate insulator and metal gate (HKMG) | |
| US20190363025A1 (en) | Structure for improving dielectric reliability of cmos device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |