CN110418494B - 一种用于模数转换的pcb结构、aoi检测设备 - Google Patents
一种用于模数转换的pcb结构、aoi检测设备 Download PDFInfo
- Publication number
- CN110418494B CN110418494B CN201910600256.9A CN201910600256A CN110418494B CN 110418494 B CN110418494 B CN 110418494B CN 201910600256 A CN201910600256 A CN 201910600256A CN 110418494 B CN110418494 B CN 110418494B
- Authority
- CN
- China
- Prior art keywords
- analog
- layer
- signal
- power supply
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Measurement Of Radiation (AREA)
- Analogue/Digital Conversion (AREA)
- Semiconductor Integrated Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本发明公开了一种用于模数转换的PCB结构、AOI检测设备,该结构包括叠层设置的数字信号层、第一屏蔽层、模拟信号层、电源层和第二屏蔽层,模拟信号层和电源层位于第一屏蔽层和第二屏蔽层之间,数字信号层位于第一屏蔽层和/或第二屏蔽层的远离模拟信号层的一侧,数字信号层用于进行数字信号走线,模拟信号层用于在第一区域内进行模拟信号走线,电源层用于在第二区域进行模拟信号电源和数字信号电源的走线,第二区域与第一区域在电源层的正投影区域具有第一预设间隔,该结构通过设置将电源走线区域与模拟信号进行错位设置,同时经过两层屏蔽层将模拟信号与数字信号层分离开来,以提高模拟信号采样的准确度。
Description
技术领域
本发明属于PCB结构领域,具体涉及一种用于模数转换的PCB结构、AOI检测设备。
背景技术
将模拟信号转换成数字信号的过程,称为模数转换(简称A/D转换),A/D转换的作用是将时间连续、幅值也连续的模拟量转换为时间离散、幅值也离散的数字信号,因此,A/D转换一般要经过取样、保持、量化及编码4个过程。在实际电路中,这些过程有的是合并进行的,例如,取样和保持,量化和编码往往都是在转换过程中同时实现的。
目前,模数转换可以利用模数转换芯片(ADC芯片)来实现,具体来说,ADC芯片是一种通过采集模拟信号通过内部的量化处理电路转变成适合存储的数字信号的芯片,在采集模拟信号的过程中,如何提高模拟信号采样的准确度是业内面临的重要问题。
发明内容
针对现有技术的以上缺陷或改进需求,本发明提供了一种用于模数转换的PCB结构、AOI检测设备,该结构包括数字信号层、模拟信号层、第一屏蔽层、第二屏蔽层和电源层,该结构通过设置将电源走线区域与模拟信号进行错位设置,同时经过两层屏蔽层将模拟信号与数字信号层分离开来,以提高模拟信号采样的准确度。
为实现上述目的,按照本发明的一个方面,提供了一种用于模数转换的PCB结构,该结构包括叠层设置的数字信号层、第一屏蔽层、模拟信号层、电源层和第二屏蔽层,模拟信号层和电源层位于第一屏蔽层和第二屏蔽层之间,数字信号层位于第一屏蔽层和 /或第二屏蔽层的远离模拟信号层的一侧,数字信号层用于进行数字信号走线,模拟信号层用于在第一区域内进行模拟信号走线,电源层用于在第二区域进行模拟信号电源和数字信号电源的走线,第二区域与第一区域在电源层的正投影区域具有第一预设间隔。
作为本发明的进一步改进,模拟信号电源与所述数字信号电源的间距大于第二预设间隔。
作为本发明的进一步改进,模拟信号层和电源层的间距大于第三预设间隔。
作为本发明的进一步改进,第一屏蔽层和/或第二屏蔽层在对应的数字信号走线的投影区域铺设完整的数字GND实铜,数字GND实铜用于数据信号接地;第一屏蔽层和/ 或第二屏蔽层在对应的第一区域的正投影区域铺设完整的模拟GND实铜,模拟GND实铜用于模拟信号接地。
作为本发明的进一步改进,PCB结构还包括ADC芯片,模拟信号走线包括多路模拟采样信号走线,数字信号层铺设网格铜皮,数字信号层以过孔的方式嵌入ADC芯片,多路模拟采样信号走线与ADC芯片的多个管脚一一对应电连接。
作为本发明的进一步改进,多路模拟采样信号走线的走线宽度不大于5mil宽度,多路模拟采样信号走线采用不小于5W的走线规则。
作为本发明的进一步改进,相邻的模拟采样信号走线之间铺设第一预设宽度的GND 实铜。
作为本发明的进一步改进,多路模拟采样信号走线在第一屏蔽层和/或第二屏蔽层表面的正投影区域进行挖空处理。
作为本发明的进一步改进,模拟信号电源走线与所述ADC芯片的对应管脚连接,模拟信号电源走线与多路模拟采样信号走线的最短间距大于第四预设间隔。
作为本发明的进一步改进,第一屏蔽层和/或第二屏蔽层在对应的数字信号走线的投影区域铺设完整的数字GND实铜,数字GND实铜用于数据信号接地;第一屏蔽层和/ 或第二屏蔽层在对应的第一区域的正投影区域铺设完整的模拟GND实铜,模拟GND实铜用于模拟信号接地。
作为本发明的进一步改进,结构还包括光电二极管,光电二极管的一端连接所述ADC芯片的接地管脚,光电二极管的另一端连接第一屏蔽层或第二屏蔽层的模拟GND实铜。
作为本发明的进一步改进,ADC芯片用于模拟小信号采样。
作为本发明的进一步改进,电源层设置有具有第五预设间隔的模拟电源GND区域和数字电源GND区域,模拟电源GND区域用于模拟电源信号接地,数字电源GND区域用于数字电源信号接地,模拟信号电源靠近电源层的模拟电源GND区域,数字信号电源靠近电源层的数字电源GND区域。
为实现上述目的,按照本发明的另一个方面,提供了一种AOI检测设备,其包括权利上述的用于模数转换的PCB结构。
总体而言,通过本发明所构思的以上技术方案与现有技术相比,具有以下有益效果:
本发明的一种用于模数转换的PCB结构、AOI检测设备,该结构包括数字信号层、模拟信号层、第一屏蔽层、第二屏蔽层和电源层,该结构通过设置将电源走线区域与模拟信号进行错位设置,同时经过两层屏蔽层将模拟信号与数字信号层分离开来,以提高模拟信号采样的准确度。
本发明的一种用于模数转换的PCB结构、AOI检测设备,将数字信号层设置为底层或顶层,或者顶层和顶层,数字信号走线与模拟GND铜皮部分不重叠,从而充分利用顶底层的走线空间同时也将高速数字信号噪声隔离在板的最外层,从而充分利用顶底层的走线空间;同时,采用数字信号层铺设网格铜皮并以过孔的方式嵌入ADC芯片,一定程度降低ADC输入信号与模拟GND平面的电容,从而进一步减少模拟信号与GND铜皮间耦合进ADC的差模噪声对模拟信号的干扰。
本发明的一种用于模数转换的PCB结构、AOI检测设备,在第一和第二屏蔽层表面对应多路模拟采样信号走线区域的投影区域进行挖空处理,同时结合多路模拟信号线从网格铜的空洞处走线可以降低多路模拟信号与GND之间的耦合,避免了将差模干扰引入 ADC后被ADC放大,从而进一步减少了ADC芯片带来的噪声。
本发明的一种用于模数转换的PCB结构、AOI检测设备,在第一和第二屏蔽层的不同区域铺设数字GND实铜和模拟GND实铜,从而使得模拟电源回路与采样信号回路分离的,以减少ADC芯片带来的模拟地噪声。
本发明的一种用于模数转换的PCB结构、AOI检测设备,将ADC芯片的模拟GND管脚与光电二级管的模拟GND管脚在位于第一或第二屏蔽层中通过过孔和走线的方式连接到同一个点再将此点通过走线的方式与该层的外围模拟GND铜皮连接,此连接方法用于消除模拟GND回路噪声,将ADC芯片的量化误差消除。
本发明的一种用于模数转换的PCB结构、AOI检测设备,通过设置模拟信号层和电源层的间距及将电源从模拟信号外围绕过的走线方式使多路模拟信号避免了电源噪声。
本发明的一种用于模数转换的PCB结构、AOI检测设备,通过将多路模拟信号输入走线保持10W的形式避免了相邻模拟信号间的传输干扰,通过以上诸多改进避免了光电传感器与ADC芯片之间模拟信号的传输干扰与ADC芯片自身的量化误差,在同一块PCB 上实现了模拟信号的几乎无损的传输与ADC芯片内比较器的的精确采样、量化过程,从而将微弱模拟信号采样的准确性提升到一个较优的水平,且在一块PCB上实现这些降噪过程,实现了产品的小型化。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
此外,下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。下面结合具体实施方式对本发明进一步详细说明。
mil:密耳,千分之一英寸。
模数转换可以利用模数转换芯片(ADC芯片)来实现,具体来说,ADC芯片是一种通过采集模拟信号通过内部的量化处理电路转变成适合存储的数字信号的芯片,在采集模拟信号的过程中,被采集的模拟信号强度可能很微弱,尤其是在AOI检测领域,采集的图像信号(如亮度)可能为极其微弱的模拟信号,此时采样得到的模拟信号为模拟小信号,其对应的低亮输出电流只有pA级。申请人发现,在这种情况下,如果用于模数转换的结构不合理,则微弱的模拟信号会存在外接辐射噪声、板内电源噪声、板内数字信号噪声、模拟信号与GND铜皮间耦合进ADC的差模噪声以及多路模拟信号间可能存在相互干扰的影响,噪声很可能淹没了输出电流,导致检测数据波动很大,从而导致设备测试的可重复性和一致性非常不理想,对模拟信号采样的准确度造成不小的影响。
针对现有技术的以上缺陷或改进需求,本发明提供了一种用于模数转换的PCB结构、AOI检测设备。用于模数转换的PCB结构,该结构包括叠层设置的数字信号层、第一屏蔽层、模拟信号层、电源层和第二屏蔽层,模拟信号层和电源层位于第一屏蔽层和第二屏蔽层之间,数字信号层位于第一屏蔽层和/或第二屏蔽层的远离模拟信号层的一侧,数字信号层用于进行数字信号走线,模拟信号层用于在第一区域内进行模拟信号走线,电源层用于在第二区域进行模拟信号电源和数字信号电源的走线,第二区域与第一区域在电源层的正投影区域具有第一预设间隔,该第一预设间隔依据走线需要进行相应的调整。其中,该结构通过设置将电源走线区域与模拟信号走线区域进行错位设置,同时经过两层屏蔽层将模拟信号层与数字信号层分离开来,从而减少外界电磁辐射、数字信号及电源信号对于模拟信号的干扰。作为一个优选的方案,可将数字信号层设置为 PCB的底层或顶层,或者底层和顶层均设置为数字信号层,由于数字信号抗干扰能力强,数字信号走线与模拟GND铜皮部分不重叠,从而充分利用顶底层的走线空间同时也将高速数字信号噪声隔离在板的最外层,因而能充分利用顶底层的走线空间。作为一个优选的方案,模拟信号层和电源层的间距大于第三预设间隔,从而进一步减少电源层对模拟信号层的干扰。作为一个示例,第三预设间隔大于常规六层PCB的两层芯板之间的厚度。
作为一个优选的方案,PCB结构还包括ADC芯片,模拟信号包括多路模拟采样信号,数字信号层并以过孔的方式嵌入ADC芯片,具体为,数字信号层设置有金属通孔贯穿其余各层,ADC芯片的管脚穿过通孔并利用焊锡进行焊接固定,从而将ADC芯片固定于数字信号层上方区域,多路模拟采样信号走线与ADC芯片的多个管脚一一对应电连接,多路模拟采样信号走线经过与之一一对应的ADC芯片管脚过孔对应模拟信号层的正投影区域,从而实现ADC芯片的模拟采样信号输入。采取过孔的形式接入ADC芯片可以一定程度降低ADC输入信号与模拟GND平面的电容,从而进一步减少模拟信号与GND铜皮间耦合进ADC的差模噪声对模拟信号的干扰。
作为一个示例,对于多路模拟采样信号走线来说,多路模拟采样信号走线的走线宽度不大于5mil宽度,模拟采样信号走线采用不小于5W的走线规则,且相邻的模拟采样信号走线之间铺设第一预设宽度的GND实铜,以降低模拟采样信号之间的互扰,同时相邻的模拟信号走线优选采用不小于5W的走线规则。
作为本发明的一个优选实施例,上述ADC芯片可用于模拟小信号采样,由于其消除了各种因素对模拟信号的干扰,因而,对于模拟信号采样的精度有一定程度的提高,因而,可用于模拟小信号采样。
作为一个示例,可以以网格实铜的形式在数字信号层铺设底层模拟GND网格铜,用于实现该层的模拟信号接地,同样的也可以在数字信号层铺设底层数据GND实铜,用于实现该层的数据信号接地。作为一个示例,在第一屏蔽层和/或第二屏蔽层在对应的数字信号走线的投影区域铺设完整的数字GND实铜,数字GND实铜用于数据信号接地,第一屏蔽层和/或第二屏蔽层在对应的第一区域的正投影区域铺设完整的模拟GND实铜,模拟GND实铜用于模拟信号接地,从而使得模拟电源回路与采样信号回路分离的,从而减少了ADC芯片带来的模拟地噪声。作为一个优选的方案,多路模拟采样信号走线在第一屏蔽层和/或第二屏蔽层表面的正投影区域进行挖空处理,同时结合多路模拟信号线从网格铜的空洞处走线可以降低多路模拟采样信号与GND之间的耦合,避免了将差模干扰引入ADC后被ADC放大,从而进一步减少了ADC芯片带来的噪声。
作为一个优选的方案,该结构还包括光电二极管,可以将ADC芯片的接地管脚通过光电二极管与与位于第一屏蔽层或第二屏蔽层的模拟GND实铜连接,即光电二极管的一端连接ADC芯片的接地管脚,光电二极管的另一端连接第一屏蔽层或第二屏蔽层的模拟 GND实铜,从而可以利用单点接地的方式消除电源回路噪声,具体地,可以将两个屏蔽层的模拟GND铜皮分为两条路径,其中一条路径沿着电源铜皮下方返回模拟GND,另一条路径连接ADC的模拟GND引脚和对应的光电二极管单独返回到模拟GND。
作为一个优选的方案,模拟信号电源与数字信号电源的间距大于第二预设间隔;作为一个示例,模拟信号电源走线与模拟采样信号走线距离大于第四预设间隔,例如,该第二预设间隔和第四预设间隔均可以设置为100mil,当然,还可以依据电路的不同需要对第二预设间隔和第四预设间隔的具体值进行相应的调整。优选地,可以在模拟信号电源走线靠近模拟采样信号走线侧的一定的预设间隔处铺设一定预设宽度的GND实铜,例如,该预设间隔可以为100mil或者更大的值,该预设宽度可以为20mil或者其他值,可以依据具体电路进行相应的调整。
作为一个优选的方案,模拟信号电源与数字信号电源的间距大于第二预设间隔,该第一预设阈值可以依据需要进行相应的调整。作为进一步的优选,电源层设置有具有第五预设间隔的模拟电源GND区域和数字电源GND区域,该第五预设间隔可依据实际走线需求进行相应的调整,使得数字GND区域与模拟GND区域不存在错位和重叠,模拟电源 GND区域用于模拟电源信号接地,数字电源GND区域用于数字电源信号接地,模拟信号电源靠近电源层的模拟电源GND区域,数字信号电源靠近电源层的数字电源GND区域。通过设置模拟信号层和电源层的间距及将电源从模拟信号外围绕过的走线方式使多路模拟信号避免了电源噪声。同时,将模拟信号电源与数字信号电源的间距大于预设值,模拟信号电源走线在该层的模拟电源GND区域,数字信号电源走线在数字电源GND区域消除电源间的相互干扰。
作为一个优选的方案,模拟信号层用于在位于本层的第一区域内进行模拟信号走线,作为一个优先的方案,该层在第一区域的外围也铺设了相应的模拟GND实铜及数字GND实铜,该模拟GND实铜部分通过过孔连接数字信号层的网格GND实铜且与ADC芯片的模拟GND引脚过孔相连接。
以上结构的PCB结构,可以无干扰的条件下进行模拟信号采样,从而能确保采样进入ADC逐级比较器的信号是传感器发出的真实准确的信号,由于模拟采样信号传递的过程中容易受到外接辐射噪声,电源噪声和高频数字信号噪声等一系列噪声干扰,通过上述措施在一块PCB上消除了上述所有的干扰。同时由于ADC在量化过程中由于可能存在的模拟GND平面波动导致量化误差,通过同一块PCB上通过单点接地的方式解决了此问题,实现了模拟信号在PCB结构上的几乎无损的传输与量化过程,因而,特别是适用于模拟小信号采样。
作为一个示例,在一种AOI检测设备的应用领域,可以使用上述结构进行模数转换。当然本领域的技术人员容易理解,其仅为上述结构所应用的较佳实施例而已,对于其他应用结构进行模数转换的设备,均应包含在本发明的保护范围之内。
本领域的技术人员容易理解,以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种用于模数转换的PCB结构,其特征在于,该结构包括叠层设置的数字信号层、第一屏蔽层、模拟信号层、电源层和第二屏蔽层,所述模拟信号层和所述电源层位于所述第一屏蔽层和所述第二屏蔽层之间,所述数字信号层位于所述第一屏蔽层和/或所述第二屏蔽层的远离所述模拟信号层的一侧,所述数字信号层用于进行数字信号走线,所述模拟信号层用于在第一区域内进行模拟信号走线,所述电源层用于在第二区域进行模拟信号电源和数字信号电源的走线,所述第二区域与所述第一区域在所述电源层的正投影区域具有第一预设间隔;
所述第一屏蔽层和/或所述第二屏蔽层在对应的数字信号走线的投影区域铺设完整的数字GND实铜,所述数字GND实铜用于数据信号接地;所述第一屏蔽层和/或所述第二屏蔽层在对应的所述第一区域的正投影区域铺设完整的模拟GND实铜,所述模拟GND实铜用于模拟信号接地;
所述PCB结构还包括ADC芯片和光电二极管,所述模拟信号走线包括多路模拟采样信号走线,所述数字信号层铺设网格铜皮,所述数字信号层以过孔的方式嵌入所述ADC芯片,所述多路模拟采样信号走线与所述ADC芯片的多个管脚一一对应电连接;所述光电二极管的一端连接所述ADC芯片的接地管脚,所述光电二极管的另一端连接所述第一屏蔽层或所述第二屏蔽层的模拟GND实铜。
2.根据权利要求1所述的一种用于模数转换的PCB结构,其特征在于,所述模拟信号电源与所述数字信号电源的间距大于第二预设间隔。
3.根据权利要求1所述的一种用于模数转换的PCB结构,其特征在于,所述模拟信号层和所述电源层的间距大于第三预设间隔。
4.根据权利要求1所述的一种用于模数转换的PCB结构,其特征在于,所述多路模拟采样信号走线的走线宽度不大于5mil宽度,所述多路模拟采样信号走线采用不小于5W的走线规则。
5.根据权利要求1所述的一种用于模数转换的PCB结构,其特征在于,相邻的模拟采样信号走线之间铺设第一预设宽度的GND实铜。
6.根据权利要求1所述的一种用于模数转换的PCB结构,其特征在于,所述多路模拟采样信号走线在所述第一屏蔽层和/或所述第二屏蔽层表面的正投影区域进行挖空处理。
7.根据权利要求6所述的一种用于模数转换的PCB结构,其特征在于,所述模拟信号电源走线与所述ADC芯片的对应管脚连接,所述模拟信号电源走线与所述多路模拟采样信号走线的最短间距大于第四预设间隔。
8.根据权利要求1所述的一种用于模数转换的PCB结构,其特征在于,所述ADC芯片用于模拟小信号采样。
9.根据权利要求1-8中任一项所述的一种用于模数转换的PCB结构,其特征在于,所述电源层设置有具有第五预设间隔的模拟电源GND区域和数字电源GND区域,所述模拟电源GND区域用于模拟电源信号接地,所述数字电源GND区域用于数字电源信号接地,所述模拟信号电源靠近所述电源层的模拟电源GND区域,所述数字信号电源靠近所述电源层的数字电源GND区域。
10.一种AOI检测设备,其特征在于,包括权利要求1-9中任一项所述的用于模数转换的PCB结构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910600256.9A CN110418494B (zh) | 2019-07-04 | 2019-07-04 | 一种用于模数转换的pcb结构、aoi检测设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910600256.9A CN110418494B (zh) | 2019-07-04 | 2019-07-04 | 一种用于模数转换的pcb结构、aoi检测设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110418494A CN110418494A (zh) | 2019-11-05 |
CN110418494B true CN110418494B (zh) | 2021-04-30 |
Family
ID=68360145
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910600256.9A Active CN110418494B (zh) | 2019-07-04 | 2019-07-04 | 一种用于模数转换的pcb结构、aoi检测设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110418494B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111741594A (zh) * | 2020-07-22 | 2020-10-02 | 曾洁 | 一种柔性电路板及控制方法 |
CN111953329A (zh) * | 2020-07-28 | 2020-11-17 | 中科芯集成电路有限公司 | 一种减小触摸弹簧按键误触发的PCB Layout设计方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN2527062Y (zh) * | 2001-12-21 | 2002-12-18 | 神达电脑股份有限公司 | 电路板信号传输线的布线结构 |
CN102271455A (zh) * | 2010-06-03 | 2011-12-07 | 鸿富锦精密工业(深圳)有限公司 | 电路板 |
CN102340925A (zh) * | 2010-07-26 | 2012-02-01 | 鸿富锦精密工业(深圳)有限公司 | 印刷电路板 |
CN202262021U (zh) * | 2011-09-01 | 2012-05-30 | 青岛海信电器股份有限公司 | 六层电路板和电子终端 |
CN105307390B (zh) * | 2015-11-13 | 2018-12-11 | 廖建兴 | 一种pcb板结构 |
-
2019
- 2019-07-04 CN CN201910600256.9A patent/CN110418494B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN110418494A (zh) | 2019-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111278227B (zh) | 一种SMT32系统主板PCB Layout布局布线的方法 | |
CN110418494B (zh) | 一种用于模数转换的pcb结构、aoi检测设备 | |
TWI416121B (zh) | 探針卡 | |
US7096748B2 (en) | Embedded strain gauge in printed circuit boards | |
US8344821B2 (en) | Differential transmission line printed circuit board layout based on eye diagram parameters | |
KR101384714B1 (ko) | 반도체 검사장치 | |
TW200608036A (en) | Pretreatment method, pretreatment device, method and device for electric inspection of conductor pattern, inspected printed circuit board and semiconductor device | |
CN103125146A (zh) | 最小化串扰和电源干扰的电阻器屏蔽物 | |
KR101467383B1 (ko) | 커패시터가 구비된 반도체 검사 장치 | |
TW201528884A (zh) | 線路板及電子總成 | |
JP4929797B2 (ja) | 半導体評価装置 | |
US8008938B2 (en) | Testing system module | |
TWI448707B (zh) | 半導體測試裝置 | |
TW201739003A (zh) | 佈線基板 | |
US20090101402A1 (en) | Circuit board, and electronic device | |
Park et al. | An EMI evaluation method for integrated circuits in mobile devices | |
US20200018620A1 (en) | Sensor substrate for electromagnetic-induction type position sensor and method of manufacturing sensor substrate | |
CN110824261B (zh) | 一种采用混合偏置滤波网络的有源磁场探头 | |
US20120187972A1 (en) | Wafer level testing structure | |
CN115516327B (zh) | 电磁场传感器 | |
CN110440914B (zh) | 一种用于光电检测的降噪系统、aoi检测设备 | |
CN101365331A (zh) | 可抑制电磁干扰的印刷电路板及其相关方法 | |
JPH0720943Y2 (ja) | 多層プリント配線板 | |
JPH05312833A (ja) | プローブカード | |
TWI831501B (zh) | 探針卡結構及其製作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |