CN110412348B - 计数值生成电路、物理量传感器模块及结构物监视装置 - Google Patents

计数值生成电路、物理量传感器模块及结构物监视装置 Download PDF

Info

Publication number
CN110412348B
CN110412348B CN201910344118.9A CN201910344118A CN110412348B CN 110412348 B CN110412348 B CN 110412348B CN 201910344118 A CN201910344118 A CN 201910344118A CN 110412348 B CN110412348 B CN 110412348B
Authority
CN
China
Prior art keywords
count value
value
count
time
physical quantity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910344118.9A
Other languages
English (en)
Other versions
CN110412348A (zh
Inventor
轰原正义
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN110412348A publication Critical patent/CN110412348A/zh
Application granted granted Critical
Publication of CN110412348B publication Critical patent/CN110412348B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17704—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns
    • H03K19/17708—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns using an AND matrix followed by an OR matrix, i.e. programmable logic arrays
    • H03K19/17716—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns using an AND matrix followed by an OR matrix, i.e. programmable logic arrays with synchronous operation, i.e. using clock signals, e.g. of I/O or coupling register
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/02—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/02—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
    • G01R23/10—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage by converting frequency into a train of pulses, which are then counted, i.e. converting the signal into a square wave
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31727—Clock circuits aspects, e.g. test clock circuit details, timing aspects for signal generation, circuits for testing clocks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17736—Structural details of routing resources
    • H03K19/1774—Structural details of routing resources for global signals, e.g. clock, reset
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/40—Monitoring; Error detection; Preventing or correcting improper counter operation
    • H03K21/406—Synchronisation of counters

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Gyroscopes (AREA)
  • Measuring Frequencies, Analyzing Spectra (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一种计数值生成电路、物理量传感器模块及结构物监视装置，能够提高计数值的精度。该计数值生成电路包括：第一计数部，与输入信号同步地对基准信号的边沿进行计数并生成第一计数值；时间数字值生成部，生成与所述基准信号和所述输入信号的相位差对应的时间数字值；计数累计值合成部，输出所述第一计数值的整数倍和所述时间数字值之差；计数值生成部，基于从所述计数累计值合成部输出的第一输出值和第二输出值的差分生成计数值。

Description

计数值生成电路、物理量传感器模块及结构物监视装置
技术领域
本发明涉及计数值生成电路、物理量传感器模块及结构物监视装置。
背景技术
在专利文献1中记载了一种使用并联构成的多个频率Δ∑调制部(FDSM：Frequency Delta Sigma Modulator)对被测信号进行频率Δ∑调制，并输出使空闲音调(idle tone)分散的频率Δ∑调制信号的频率计数器。该频率Δ∑调制信号是与基准信号(基准时钟)的频率和被测信号的频率之比对应的信号。
现有技术文献
专利文献
专利文献1：日本特开2015-220552号公报
但是，如专利文献1中记载的那样，由于使用并联连接的多个FDSM的计数方式的频率计数器使用相位不同的多个信号作为动作时钟，因此时钟时滞变大，难以提高计数值的精度。
发明内容
本发明所涉及的计数值生成电路的一方式包括：
第一计数部，与输入信号同步地对基准信号的边沿进行计数并生成第一计数值；
时间数字值生成部，生成与所述基准信号和所述输入信号的相位差对应的时间数字值；
计数累计值合成部，输出所述第一计数值的整数倍和所述时间数字值之差；
计数值生成部，基于从所述计数累计值合成部输出的第一输出值和第二输出值的差分生成计数值。
在所述计数值生成电路的一方式中，所述时间数字值生成部也可以包括：
振荡部；
第二计数部，以所述基准信号为基准对来自所述振荡部的输出信号进行计数，生成第二计数值；
计数值累计部，对所述第二计数值进行累计求出累计值，并作为所述时间数字值输出。
在所述计数值生成电路的一方式中，
所述振荡部进行振荡的振荡次数也可以和所述整数相等。
所述计数值生成电路的一方式，
在n为正整数时，
所述振荡部也可以在振荡2的n次方次后停止振荡。
本发明所涉及的物理量传感器模块的一方式包括：
所述计数值生成电路的一方式；
输出所述输入信号的物理量传感器。
在所述物理量传感器模块的一方式中，
所述物理量传感器也可以对作为物理量的质量、加速度、角速度、角加速度、静电电容及温度中的至少任一种进行检测。
本发明所涉及的结构物监视装置的一方式包括：
所述物理量传感器模块的一方式；
接收部，接收来自在结构物上安装的所述物理量传感器模块的检测信号；
计算部，基于从所述接收部输出的信号，计算所述结构物的倾斜角度。
附图说明
图1是示出本实施方式的倒数计数值生成电路的构成例的图。
图2是示出时间数字值生成部的构成例的图。
图3是示出振荡部的构成例的图。
图4是示出倒数计数值生成电路中的时序图的一例的图。
图5是示出倒数计数值生成电路中的时序图的一例的图。
图6是示出物理量传感器模块的外观结构的立体图。
图7是示出物理量传感器模块的结构的分解立体图。
图8是示出加速度传感器元件的结构的立体图。
图9是示出加速度检测器的结构的剖视图。
图10是示出本实施方式的结构物监视装置的构成图。
具体实施方式
下面，使用附图对本发明的优选实施方式进行详细说明。此外，以下说明的实施方式并非对权利要求书记载的本发明的内容进行不当的限定。此外，以下说明的结构的全部并不一定都是本发明的必需的构成要素。
众所周知，频率计数器的计数方式有直接计数方式和倒数计数方式。在直接计数方式中，将基准信号和被测信号中的基准信号作为动作时钟使用。在倒数计数方式中，与直接计数方式相反，将被测信号作为动作时钟使用。此外，通过将基准信号的频率和被测信号的频率进行比较，在基准信号的频率较低的情况下采用直接计数方式，在被测信号的频率较低的情况下采用倒数计数方式，可以认为能够进一步提高分辨率进行测量。因此，一般采用将被测信号和基准信号中频率较低的一方的信号作为动作时钟使用的方式。
以下，作为本发明所涉及的计数值生成电路的一例，以使用了倒数计数方式的倒数计数值生成电路为例进行说明。
1.倒数计数值生成电路
本实施方式的倒数计数值生成电路，通过使用被测信号X对基准时钟信号CLK进行倒数计数，从而生成与被测信号X为高电平的时间对应的倒数计数值。
图1是示出本实施方式的倒数计数值生成电路的构成例的图。如图1所示，本实施方式的倒数计数值生成电路1包括计数电路11、D触发器12、乘法器21、减法器22、时间数字值生成部30、计数值保持控制部40、D触发器51、减法器52及D触发器53。此外，图1中为了简化图示，D触发器12、D触发器51及D触发器53分别仅示出了一个，但实际上D触发器12存在L个，D触发器51存在M个，D触发器53存在N个。
计数电路11对基准时钟信号CLK的边沿的数量进行计数。在本实施方式中，计数电路11对基准时钟信号CLK的上升沿的数量进行计数，并输出L位的计数值CNT1。
L个D触发器12与被测信号X同步地获取L位的计数值CNT1并保持。在本实施方式中，L个D触发器12与被测信号X的上升沿及下降沿同步地获取L位的计数值CNT1并作为L位的计数值DCNT1保持。具体地，L个D触发器12获取被测信号X的上升沿到来时的计数值CNT1并作为计数值DCNT1保持，直到被测信号X的下降沿到来。此外，L个D触发器12获取被测信号X的下降沿到来时的计数值CNT1并作为计数值DCNT1保持，直到被测信号X的上升沿到来。
此外，计数电路11及L个D触发器12构成与被测信号X同步地对基准时钟信号CLK的边沿进行计数，并生成计数值DCNT1的第一计数部10。
时间数字值生成部30生成与基准时钟信号CLK和被测信号X的相位差对应的时间数字值TD。在本实施方式中，时间数字值生成部30生成与基准时钟信号CLK的上升沿和被测信号X的上升沿的相位差对应的M位的时间数字值TD，并生成与基准时钟信号CLK的上升沿和被测信号X的下降沿的相位差对应的M位的时间数字值TD。关于时间数字值生成部30的详细说明，后文中会进行叙述。
计数值保持控制部40基于基准时钟信号CLK和被测信号X生成时钟信号DCLK及复位信号RST。例如，计数值保持控制部40在被测信号X从低电平变为高电平，或者从高电平变为低电平后，生成在基准时钟信号的上升沿到来规定次数(例如8次)时变为高脉冲的时钟信号DCLK。此外，例如计数值保持控制部40在被测信号X从低电平变为高电平后，生成在基准时钟信号的最初的上升沿到来时变为高脉冲的复位信号RST。
乘法器21进行L位的计数值DCNT1和整数k的乘法。即，乘法器21输出计数值DCNT1的k倍即M位的值。此外，如果整数k是2的n次方，则乘法器21能够作为将计数值DCNT1移位n位的简易电路实现。
减法器22将从乘法器21输出的M位的值减去M位的时间数字值TD，输出M位的计数值CNT3。
此外，乘法器21及减法器22构成输出第一计数部10生成的计数值DCNT1的整数k倍和时间数字值生成部30生成的时间数字值TD之差的倒数计数累计值合成部20。
M个D触发器51和时钟信号DCLK同步地获取M位的计数值CNT3并保持。在本实施方式中，M个D触发器51在复位信号RST为低电平时，在时钟信号DCLK的上升沿到来时，获取M位的计数值CNT3并作为M位的计数值DCNT3保持。此外，M个D触发器51在复位信号RST为高电平时，将计数值DCNT3初始化为零。
减法器52从M位的计数值CNT3减去M位的计数值DCNT3，输出N位的计数值CNTX。
N个D触发器53和时钟信号DCLK同步地获取并保持N位的计数值CNTX。在本实施方式中，N个D触发器53在复位信号RST为低电平时，在时钟信号DCLK的上升沿到来时，获取N位的计数值CNTX并作为N位的倒数计数值CNT保持。此外，N个D触发器53在复位信号RST为高电平时，将倒数计数值CNT初始化为零。这种倒数计数值CNT是与被测信号X为高电平的时间对应的值。即，倒数计数值CNT是被测信号X为高电平的时间越长越大的值，被测信号X为高电平的时间越短越小的值。
M个D触发器51、减法器52及N个D触发器53构成基于从倒数计数累计值合成部20输出的计数值CNT3和计数值DCNT3的差分生成倒数计数值CNT的倒数计数值生成部50。此外，倒数计数值生成部50是本发明中的“计数值生成部”的一例。此外，倒数计数值CNT是本发明中的“计数值”的一例。
此外，被测信号X是本发明中的“输入信号”的一例。此外，基准时钟信号CLK是本发明中的“基准信号”的一例。此外，计数值DCNT1是本发明中的“第一计数值”的一例。在时间上连续的两个计数值CNT3中，靠前的计数值CNT1是本发明中的“第一输出值”的一例，靠后的计数值CNT1是本发明中的“第二输出值”的一例。
图2是示出时间数字值生成部30的构成例的图。如图2所示，时间数字值生成部30包括控制部31、振荡部32、计数电路33、D触发器34、加法器35及D触发器36。此外，图2中为了简化图示，D触发器34及D触发器36分别仅示出了一个，但实际上D触发器34存在K个，D触发器36存在M个。
控制部31对被测信号X的上升沿及下降沿进行检测，将使能信号EN变为激活(例如高电平)并输出。在本实施方式中，使能信号EN为高电平时为激活。控制部31在将使能信号EN变为高电平后，基于从计数电路33输出的计数值CNT2，在从振荡部32输出的时钟信号CK的上升沿的数量达到规定数量的情况下，将使能信号EN从高电平切换为低电平。此外，控制部31在将使能信号EN从高电平切换为低电平后，在基准时钟信号CLK的上升沿到来规定次数后，将复位信号RSTX变为激活并输出。在本实施方式中，复位信号RSTX为高电平时为激活。控制部31在将复位信号RST变为高电平后经过规定时间后的时间点，将复位信号RSTX从高电平切换为低电平。使能信号EN被供给到振荡部32，复位信号RSTX被供给到计数电路33、K个D触发器34及M个D触发器36。
振荡部32在使能信号EN为高电平时进行振荡，在使能信号EN为低电平时停止振荡。例如，如图3所示，振荡部32包括二输入的逻辑与电路37及逻辑反相电路38。逻辑与电路37被输入使能信号EN和逻辑反相电路38的输出信号，输出使能信号EN和逻辑反相电路38的输出信号的逻辑与信号。逻辑反相电路38被输入逻辑与电路37的输出信号，输出逻辑与电路37的输出信号的逻辑反相信号。
计数电路33对时钟信号CK的边沿的数量进行计数。在本实施方式中，计数电路33对时钟信号CK的上升沿的数量进行计数，输出K位的计数值CNT2。
K个D触发器34与基准时钟信号CLK同步地获取K位的计数值CNT2并保持。在本实施方式中，K个D触发器34在复位信号RST为低电平时，在基准时钟信号CLK的上升沿到来时，获取K位的计数值CNT2并作为K位的计数值DCNT2保持。此外，K个D触发器34在复位信号RST为高电平时，将计数值DCNT2初始化为零。
此外，计数电路33及K个D触发器34构成以基准时钟信号CLK为基准对来自振荡部32的输出信号进行计数，并生成计数值DCNT2的第二计数部60。计数值DCNT2是本发明中的“第二计数值”的一例。
加法器35对M个D触发器36保持并输出的M位的值和K个D触发器34保持的K位的计数值DCNT2进行加法，并输出M位的计算值。
M个D触发器36和基准时钟信号CLK同步地获取K位的计数值CNT2并保持。在本实施方式中，M个D触发器36在复位信号RST为低电平时，在基准时钟信号CLK的上升沿到来时，获取从加法器35输出的M位的计算值并作为M位的时间数字值TD保持。此外，M个D触发器36在复位信号RST为高电平时，将时间数字值TD初始化为零。
此外，加法器35及M个D触发器36构成对计数值DCNT2进行累计求出累计值，并作为时间数字值输出的计数值累计部70。
下面，使用图4及图5，对倒数计数值生成电路1的详细动作进行说明。图4及图5是示出倒数计数值生成电路1中的时序图的一例的图。此外，在图4及图5的例子中，乘法器21中被输入的整数k是32。
如图4所示，每当基准时钟信号CLK的上升沿到来时，计数值CNT1就增加1。此外，在时刻t0，在被测信号X从低电平向高电平迁移时，由于此时的计数值CNT1为10，因此计数值DCNT1变为10，计数值CNT3变为320。此外，在被测信号X从低电平向高电平迁移时，振荡部32的振荡开始，每当时钟信号CL的上升沿到来时，计数值CNT2就增加1。
在从时刻t0经过时间P1后的时刻t1，被测信号X向高电平迁移后的基准时钟信号CLK的最初的上升沿到来，与该边沿同步，计数值DCNT2从0变为4。此外，与该边沿同步，复位信号RST从低电平向高电平迁移，计数值DCNT3及倒数计数值CNT被初始化为0。之后，复位信号RST从高电平向低电平迁移，计数值DCNT3及倒数计数值CNT的初始化动作被解除。
在时刻t2，基准时钟信号CLK的第二次上升沿到来，与该边沿同步，计数值DCNT2从4变为12，时间数字值TD从0变为4。此外，与该边沿同步，计数值CNT3从320变为316。
在时刻t3，基准时钟信号CLK的第三次上升沿到来，与该边沿同步，计数值DCNT2从12变为20，时间数字值TD从4变为16。此外，与该边沿同步，计数值CNT3从316变为304。
在时刻t4，基准时钟信号CLK的第四次上升沿到来，与该边沿同步，计数值DCNT2从20变为29，时间数字值TD从16变为36。此外，与该边沿同步，计数值CNT3从304变为284。之后，在计数值CNT2达到32时，振荡部32的振荡停止，计数值CNT2保持为32。
在时刻t5，基准时钟信号CLK的第五次上升沿到来，与该边沿同步，计数值DCNT2从29变为32，时间数字值TD从36变为65。此外，与该边沿同步，计数值CNT3从284变为255。
在时刻t6，基准时钟信号CLK的第六次上升沿到来，与该边沿同步，时间数字值TD从65变为97，计数值DCNT3从255变为223。此外，计数值CNT2保持32不变。
在时刻t7，基准时钟信号CLK的第七次上升沿到来，与该边沿同步，时间数字值TD从97变为129，计数值CNT3从223变为191。此外，计数值CNT2保持32不变。
在时刻t8，基准时钟信号CLK的第八次上升沿到来，与该边沿同步，时钟信号DCLK从低电平向高电平迁移，计数值DCNT3及倒数计数值CNT从0变为191。此外，与该边沿同步，复位信号RSTX从低电平向高电平迁移，计数值CNT2、计数值DCNT2及时间数字值TD被初始化为0。由于时间数字值TD变为了0，因此计数值CNT3从191变为320。之后，复位信号RSTX从高电平向低电平迁移，计数值CNT2、计数值DCNT2及时间数字值TD的初始化被解除。
之后，时间经过，如图5所示，在时刻t9，基准时钟信号CLK的第十一次上升沿到来，计数值CNT1从20变为21。此外，在时刻t10，在被测信号X从高电平向低电平迁移时，由于此时的计数值CNT1为21，因此计数值DCNT1从10变为21，计数值CNT3从320变为672。此外，在被测信号X从高电平向低电平迁移时，振荡部32的振荡开始，每当时钟信号CK的上升沿到来，计数值CNT2就增加1。
在从时刻t10经过时间P2后的时刻t11，基准时钟信号CLK的第十二次上升沿到来，与该边沿同步，计数值DCNT2从0变为6。
在时刻t12，基准时钟信号CLK的第十三次上升沿到来，与该边沿同步，计数值DCNT2从6变为14，时间数字值TD从0变为6。此外，与该边沿同步，计数值CNT3从672变为666。
在时刻t13，基准时钟信号CLK的第十四次上升沿到来，与该边沿同步，计数值DCNT2从14变为22，时间数字值TD从6变为20。此外，与该边沿同步，计数值CNT3从666变为652。
在时刻t14，基准时钟信号CLK的第十五次上升沿到来，与该边沿同步，计数值DCNT2从22变为31，时间数字值TD从20变为42。此外，与该边沿同步，计数值CNT3从652变为630。之后，在计数值CNT2达到32时，振荡部32的振荡停止，计数值CNT2保持为32。
在时刻t15，基准时钟信号CLK的第十六次上升沿到来，与该边沿同步，计数值DCNT2从31变为32，时间数字值TD从42变为73。此外，与该边沿同步，计数值CNT3从630变为599。
在时刻t16，基准时钟信号CLK的第十七次上升沿到来，与该边沿同步，时间数字值TD从73变为105，计数值CNT3从599变为567。此外，计数值DCNT2保持32不变。
在时刻t17，基准时钟信号CLK的第十八次上升沿到来，与该边沿同步，时间数字值TD从105变为137，计数值CNT3从567变为535。此外，计数值DCNT2保持32不变。
在时刻t18，基准时钟信号CLK的第十九次上升沿到来，与该边沿同步，时钟信号DCLK从低电平向高电平迁移，计数值DCNT3从191变为535，倒数计数值CNT从191变为344。此外，与该边沿同步，复位信号RSTX从低电平向高电平迁移，计数值CNT2、计数值DCNT2及时间数字值TD被初始化为0。由于时间数字值TD变为了0，因此计数值CNT3从535变为672。之后，复位信号RSTX从高电平向低电平迁移，计数值CNT2、计数值DCNT2及时间数字值TD的初始化被解除。
这里，从图5所示的时刻t10到时刻t11之间的时间P2比从图4所示的时刻t0到时刻t1之间的时间P1长。此外，从时刻t12到时刻t18之间的各时刻的时间数字值TD以变为比从时刻t2到时刻t8之间的各时刻的时间数字值TD大的值的方式迁移。因此，被测信号X的边沿和基准时钟信号CLK的上升沿的时间间隔越长，时间数字值TD变为越大的值。此外，在时刻t7变化后的时间数字值TD即129与时间P1对应，在时刻t17变化后的时间数字值TD即137与时间P2对应。
在图4及图5的例子中，设基准时钟信号CLK的一周期的时间为T，则被测信号为高电平的时间为T×(21―10)+P1－P2＝(T×21―P2)―(T×10―P1)。这里，在时刻t7变化后的计数值CNT3即191(＝32×10―129)与(T×10―P1)对应，在时刻t17变化后的计数值CNT3即535(＝32×21―137)与(T×21―P2)对应。因此，在时刻t18变化后的倒数计数值CNT即344(＝535―191)与被测信号为高电平的时间对应。
如此，根据本实施方式的倒数计数值生成电路1，由于在不使用相位不同的多个被测信号的情况下求出与被测信号为高电平的时间对应的倒数计数值CNT，因此能够提高倒数计数值CNT的精度。
此外，根据本实施方式的倒数计数值生成电路1，能够以简易的结构实现第一计数部10、倒数计数累计值合成部20、时间数字值生成部30及倒数计数值生成部50，时间数字值生成部30也能够以使用了振荡部32和第二计数部60的简易的结构实现，因此能够减小电路面积。
此外，在图4及图5的例子中，由于振荡部32在振荡32次后停止，计数值DCNT2被保持为32，因此在振荡部32停止后，每当基准时钟信号CLK的上升沿到来，时间数字值TD就增加32。另一方面，由于整数k与振荡次数同为32，第一计数部10的计数值DCNT1的k倍和时间数字值TD具有一致性，因此通过它们的差分而求出的倒数计数值CNT的精度提高。如此，优选振荡部32的振荡次数和整数k相等。此外，优选此时振荡部32的振荡次数，即整数k是2的n次方(n为正整数)。如此，乘法器21能够作为将计数值DCNT1移位n位的简易电路实现。
此外，本实施方式的倒数计数值生成电路1生成了与被测信号X为高电平的时间对应的倒数计数值，但既可以生成与被测信号X为低电平的时间对应的倒数计数值，也可以生成与被测信号X的两个上升沿或两个下降沿的时间间隔对应的倒数计数值。
此外，在上述实施方式中，因为被测信号X的频率比基准信号CLK的频率低，所以采用了倒数计数方式，但本发明并不限于倒数计数方式，将被测信号作为图1的CLK输入，将基准信号作为图1的X输入，分别输入并进行动作，也能够得到同样的效果。因此，本发明也可以与频率的大小无关地采用“直接计数方式”而非“倒数计数方式”。
2.物理量传感器模块
本实施方式的物理量传感器模块包括上述实施方式的倒数计数值生成电路1和输出倒数计数值生成电路1的输入信号即被测信号X的物理量传感器，并输出嵌入了物理量的检测数据的分组数据。以下，以物理量传感器是对作为物理量的加速度进行检测的加速度传感器的物理量传感器模块100为例进行说明。
图6是示出从固定有物理量传感器模块100的被安装面侧观察的情况下的物理量传感器模块100的结构的立体图。在以下的说明中，将沿俯视观察时呈长方形的物理量传感器模块100的长边的方向作为X轴方向，将俯视观察时与X轴方向正交的方向作为Y轴方向，将物理量传感器模块100的厚度方向作为Z轴方向进行说明。
物理量传感器模块100是平面形状为长方形的长方体，例如是沿X轴方向的长边的长度约为50mm，沿与X轴方向正交的Y轴方向的短边的长度约为24mm，厚度约为16mm的尺寸。在一方的长边的各个端部附近的两处及另一方的长边的中央部的一处形成有螺纹孔103。以在这三处的螺纹孔103中分别通过固定螺钉固定在例如桥梁或公告板等结构物的被安装体(装置)的被安装面上的状态使用。
如图6所示，在从物理量传感器模块100的被安装面侧观察时的表面上设置有开口部121。在开口部121的内部配置有插头型的连接器116。连接器116具有配置成两列的多个销，在各个列中，多个销在Y轴方向上排列。在连接器116中，从被安装体连接有图中未示出的插座型的连接器，进行物理量传感器模块100的驱动电压或检测数据等电信号的收发。
图7是物理量传感器模块100的分解立体图。如图7所示，物理量传感器模块100由容器101、盖部102、密封部件141及电路基板115等构成。详细地说，物理量传感器模块100是在容器101的内部隔着固定部件130安装电路基板115，并经由具有缓冲性的密封部件141由盖部102覆盖容器101的开口的结构。
容器101例如是使用铝而成形为具有内部空间的箱状的电路基板115的收容容器。容器101能够通过对铝进行切削，或者使用压铸法(金属型鋳造法)形成。此外，容器101的材质并不限于铝，也可以使用锌或不锈钢等其他金属、树脂或金属和树脂的复合材料等。容器101的外形，与上述物理量传感器模块100的整体形状相同，是平面形状大致呈长方形的长方体，在一方的长边的两端部附近的两处及另一方的长边的中央部的一处设置有固定突起部104。在该固定突起部104中分别形成有螺纹孔103。这里，在一方的长边的两端部附近的两处设置的固定突起部104包括短边和长边的交叉部，在俯视观察时大致呈三角形形状。此外，在另一方的长边的中央部的一处设置的固定突起部104在俯视观察时大致呈朝向容器101的内部空间侧的梯形形状。
容器101是外形为长方体并向一方开口的箱状。容器101的内部是由底壁112和侧壁111包围的内部空间(收容空间)。换言之，容器101是以与底壁112相对的一面作为开口面123的箱状，电路基板115以外缘沿侧壁111的内表面122的方式配置(收容)，以覆盖开口的方式固定有盖部102。这里，与底壁112相对的开口面123是载置有盖部102的面。在开口面123中，在容器101的一方的长边的两端部附近的两处及另一方的长边的中央部的一处竖立设置有固定突起部104。此外，固定突起部104的上表面(向–Z方向露出的面)与容器101的上表面是同一面。
此外，在容器101的内部空间中，在与在另一方的长边的中央部设置的固定突起部104相对的一方的长边的中央部、且从底壁112到开口面123之间设置有从侧壁111向内部空间侧突出的突起部129。在突起部129的上表面(和开口面123是同一面)设置有内螺纹174。盖部102通过在贯通孔176中插通的螺钉172和内螺纹174隔着密封部件141固定在容器101上。这里，在另一方的长边的中央部设置的固定突起部104也可以与突起部129同样地，是在从底壁112到开口面123之间从侧壁111向内部空间侧突出的结构。此外，突起部129及固定突起部104在与后述的电路基板115的收缩部133、134相对的位置设置。
在容器101的内部空间中，设置有从底壁112向开口面123侧呈高一阶的台阶状突出的第一台座127及第二台座125。第一台座127在与安装在电路基板115上的插头型(阳)的连接器116的配置区域相对的位置设置，设置有被插入插头型(阳)的连接器116的开口部121(参照图6)。第一台座127作为用于将电路基板115固定在容器101上的台座发挥功能。此外，开口部121将容器101的内部(内侧)和外部贯通。
第二台座125相对于位于长边的中央部的固定突起部104及突起部129位于第一台座127的相反侧，在固定突起部104及突起部129的附近设置。此外，第二台座125也可以与固定突起部104及突起部129的任一个连接。第二台座125相对于固定突起部104及突起部129，在第一台座127的相反侧作为用于将电路基板115固定在容器101上的台座发挥功能。
此外，以容器101的外形是平面形状大致呈长方形的长方体的无盖箱状为例进行了说明，但并不限于此，容器101的外形的平面形状也可以是正方形、六边形、八边形等。此外，在容器101的外形的平面形状中，多边形的顶点部分的角也可以进行倒角，此外，也可以是各边中的任一个由曲线构成的平面形状。此外，容器101的内部的平面形状并不限于上述形状，也可以是其他形状。此外，容器101的外形和内部的平面形状既可以是相似形状，也可以不是相似形状。
电路基板115是形成有多个通孔的多层基板，使用玻璃环氧基板。此外，电路基板115并不限于玻璃环氧基板，只要是能够搭载多个物理量传感器或电子部件、连接器等的刚性基板即可，例如也可以使用复合基板或陶瓷基板。
电路基板115具有底壁112侧的第二面115r和与第二面115r为表里关系的第一面115f。在电路基板115的第一面115f上，搭载有作为处理部的控制IC119和作为物理量传感器的加速度传感器118x、118y、118z。此外，在电路基板115的第二面115r上，搭载有连接器116。此外，虽然省略了图示及其说明，但也可以在电路基板115中设置其他布线或端子电极等。
电路基板115在俯视观察时，在沿容器101的长边的X轴方向的中央部具备电路基板115的外缘收缩的收缩部133、134。收缩部133、134在俯视观察时在电路基板115的Y轴方向的两侧设置，从电路基板115的外缘向中央收缩。此外，收缩部133、134与容器101的突起部129及固定突起部104相对设置。
电路基板115使第二面115r朝向第一台座127及第二台座125插入到容器101的内部空间。此外，电路基板115通过第一台座127和第二台座125被容器101支承。
检测作为物理量的加速度的加速度传感器118x、118y、118z分别对一轴方向的加速度进行检测。具体地，加速度传感器118x以包装体的表里面朝向X轴方向，并且使侧面与电路基板115的第一面115f相对的方式竖立设置。此外，加速度传感器118x对施加到X轴方向上的加速度进行检测。加速度传感器118y以包装体的表里面朝向Y轴方向，并且使侧面与电路基板115的第一面115f相对的方式竖立设置。此外，加速度传感器118y对施加到Y轴方向上的加速度进行检测。加速度传感器118z以包装体的表里面朝向Z轴方向，即包装体的表里面与电路基板115的第一面115f正对的方式设置。此外，加速度传感器118z对施加到Z轴方向上的加速度进行检测。
作为处理部的控制IC119通过图中未示出的布线与加速度传感器118x、118y、118z电连接。此外，控制IC119是MCU(Micro Controller Unit：微控制单元)，内置有上述实施方式的倒数计数值生成电路1、包括非易失性存储器的存储部等，在控制物理量传感器模块100的各部分的同时，基于加速度传感器118x、118y、118z的输出信号生成检测数据，并生成嵌入有检测数据的分组数据。在存储部中存储有规定了用于检测加速度的顺序和内容的程序、将检测数据嵌入分组数据的程序以及附加的数据等。此外，虽然省略了图示，但也可以在电路基板115中搭载其他多个电子部件等。
这里，使用图8及图9对加速度传感器118x、118y、118z的结构进行说明。
图8是说明用于检测加速度的传感器元件的概略结构的立体图。图9是说明使用了检测加速度的传感器元件的加速度检测器的概略结构的剖视图。
此外，在图8中，作为互相正交的三个轴，图中示出了x轴、y’轴、z’轴。各轴在由作为加速度传感器的基材使用的压电体材料即水晶的作为电轴的x轴、作为机械轴的y轴、作为光轴的z轴构成的正交坐标系中，在将x轴作为旋转轴，将使z轴以+z侧向y轴的–y方向旋转的方式倾斜旋转角度Φ(优选–5°≤Φ≤15°)后的轴作为z’轴，将使y轴以+y侧向z轴的+z方向旋转的方式倾斜旋转角度Φ后的轴作为y’轴时，将沿由x轴及y’轴规定的平面切出并加工为平板状的、在与该平面正交的z’轴方向上具有规定的厚度t的所谓水晶z板(z’板)作为基材使用，以此为例进行说明。此外，在加速度传感器118x、118y、118z中，z’轴为沿重力作用的方向的轴。
首先，使用图8，对检测加速度的传感器元件200的结构进行说明。传感器元件200具有包括基部210等的基板结构体201、与基板结构体201连接并检测物理量的加速度检测元件270、质量部280、282。
传感器元件200的基板结构体201具备基部210、与基部210通过接头部212连接的可动部214、连接部240以及与基部210连接设置的第一支承部220、第二支承部230、第三支承部250及第四支承部260。这里，第三支承部250和第四支承部260在配置有连接部240的一侧连接。
基板结构体201使用了如上所述的以规定的角度从压电材料即水晶的原石等切出的水晶z板(z’板)的水晶基板。通过对该水晶基板进行图案化，这些作为基板结构体201被一体地形成。此外，图案化例如能够使用光刻技术及湿蚀刻技术。
基部210通过接头部212与可动部214连接，并支承可动部214。基部210与经由接头部212的可动部214、位于可动部的接头部212所处的一侧的相反侧的连接部240、第一支承部220及第二支承部230、在连接部240侧连接的第三支承部250及第四支承部260连接。
接头部212在基部210和可动部214之间设置，与基部210及可动部214连接。接头部212的厚度(z’轴方向的长度)被设置为比基部210的厚度及可动部214的厚度薄(短)，在从x轴方向的截面观察中被形成为收缩状。例如通过对包括接头部212的基板结构体201进行所谓的半蚀刻，接头部212被作为厚度较薄的薄壁部形成。接头部212在可动部214相对于基部210位移(转动)时，作为支点(中间铰链)具有作为沿x轴方向的旋转轴的功能。
可动部214经由接头部212与基部210连接。可动部214具有形状为板状，沿z’轴方向互相相对且为表里关系的主面214a、214b。可动部214根据施加到与主面214a、214b交叉的方向(z’轴方向)上的物理量即加速度，将接头部212作为支点(旋转轴)向与主面214a、214b交叉的方向(z’轴方向)位移。
连接部240以从后述的设置有第三支承部250的+x方向侧的基部210沿x轴方向包围可动部214的方式延伸，与后述的设置有第四支承部260的–x方向侧的基部210连接设置。
第一支承部220及第二支承部230以加速度检测元件270为中心对称设置。此外，第三支承部250及第四支承部260以加速度检测元件270为中心对称设置。此外，在第一支承部220、第二支承部230、第三支承部250及第四支承部260中，基板结构体201由被固定部支承。
加速度检测元件270与基部210和可动部214连接。换言之，加速度检测元件270以跨过基部210和可动部214的方式设置。加速度检测元件270具有作为振动部的振动梁部271a、271b和第一基部272a、第二基部272b。在第一基部272a和第二基部272b与基部210连接的加速度检测元件270中，例如通过可动部214根据物理量而位移，在振动梁部271a、271b中产生应力，振动梁部271a、271b中产生的物理量检测信息发生变化。换言之，振动梁部271a、271b的振动频率(谐振频率)发生变化。此外，本实施方式中的加速度检测元件270是具有两个振动梁部271a、271b、第一基部272a及第二基部272b的双音叉元件(双音叉型振动元件)。这里，作为振动部的振动梁部271a、271b有时也称为振动臂、振动梁或柱状梁等。
在加速度检测元件270中，与上述基板结构体201同样地，使用了以规定的角度从压电材料即水晶的原石等切出的水晶z板(z’板)的水晶基板。通过对该水晶基板使用光刻技术及蚀刻技术进行图案化，加速度检测元件270被形成。由此，振动梁部271a、271b、第一基部272a及第二基部272b能够一体地形成。
此外，加速度检测元件270的材质并不限于上述水晶基板。作为加速度检测元件270的材质，例如能够使用钽酸锂(LiTaO3)、四硼酸锂(Li 2B4O7)、铌酸锂(LiNbO3)、锆钛酸铅(PZT)、氧化锌(ZnO)、氮化铝(AlN)等压电材料，以及具备氧化锌(ZnO)、氮化铝(AlN)等的压电体(压电材料)被膜的硅等半导体材料。在这种情况下，基板结构体201和加速度检测元件270优选使用相同的材料。
此外，虽然省略了图示及说明，但也可以在加速度检测元件270中设置引出电极或激励电极。
质量部280、282在可动部214的主面214a、和主面214a为表里关系的作为里面的主面214b上设置。具体地，质量部280、282通过质量接合材料(图中未示出)在主面214a及主面214b上设置。作为质量部280、282的材料，例如可列举铜(Cu)、金(Au)等金属。
此外，在本实施方式中，加速度检测元件270由通过振动梁部271a、271b这两个柱状梁构成振动部的双音叉振子(双音叉型振动元件)构成，但也能够由一个柱状梁(单梁)构成。
下面，使用图9对使用了上述检测加速度的传感器元件200的加速度检测器300的结构进行说明。
在加速度检测器300中，如图9所示，搭载有上述的传感器元件200。加速度检测器300具有传感器元件200及包装体310。此外，包装体310具有包装体基座320及盖330。此外，在加速度检测器300的包装体310中收容有传感器元件200。具体地，在包装体基座320和盖330连接设置的空间311中收容有传感器元件200。
在包装体基座320中具有凹部321，在该凹部321内设置有传感器元件200。包装体基座320的形状只要能够在凹部321内收容传感器元件200即可，并不特别限定。作为本实施方式中的包装体基座320，例如能够使用陶瓷、水晶、玻璃、硅等材料。
包装体基座320具有从包装体基座320的凹部的内侧的底面即内底面322向盖330侧突出的台阶部323。台阶部323例如沿凹部321的内壁设置。在台阶部323中设置有多个内部端子340b。
内部端子340b与传感器元件200的第一支承部220、第二支承部230、第三支承部250及第四支承部260的各固定部中设置的固定部连接端子379b在俯视观察时重叠的位置相对设置。内部端子340b例如使用包括金属填料等导电性物质的硅树脂类的导电性粘接剂343与固定部连接端子379b电连接。如此，传感器元件200被安装在包装体基座320上，被收容在包装体310内。
在包装体基座320中，在内底面322的相反侧的面即外底面324中，设置有在安装在外部部件上时使用的外部端子344。外部端子344通过图中未示出的内部布线与内部端子340b电连接。
内部端子340b及外部端子344例如由在钨(W)等金属层上通过电镀等方法层叠镍(Ni)、金(Au)等被膜的金属膜构成。
在包装体基座320中，在凹部321的底部设置有对包装体310的内部进行密封的密封部350。密封部350在包装体基座320上形成的贯通孔325内设置。贯通孔325从外底面324贯通至内底面322。在图9所示的例子中，贯通孔325具有外底面324侧的孔径比内底面322侧的孔径大的带阶梯的形状。密封部350通过在贯通孔325中配置例如由金(Au)和锗(Ge)合金、焊料等构成的密封材料，在加热熔融后固化而成。密封部350是为了对包装体310的内部进行气密密封而设置的。
盖330以覆盖包装体基座320的凹部321的方式设置。盖330的形状例如是板状。作为盖330，例如能够使用与包装体基座320相同的材料或者铁(Fe)和镍(Ni)的合金、不锈钢等金属。盖330通过盖接合部件332与包装体基座320接合。作为盖接合部件332，例如能够使用接缝环、低熔点玻璃、无机类粘接剂等。
在将盖330与包装体基座320接合后，在包装体310的内部被减压的状态(真空度高的状态)下，通过在贯通孔325内配置密封材料，并在加热熔融后进行固化来设置密封部350，能够对包装体310内进行气密密封。包装体310的内部也可以填充氮气、氦气、氩气等惰性气体。
在加速度检测器300中，经由外部端子344、内部端子340b、固定部连接端子379b等，在传感器元件200的激励电极被施加驱动信号后，传感器元件200的振动梁部271a、271b以规定的频率振动。此外，加速度检测器300将根据被施加的加速度而变化的传感器元件200的谐振频率作为输出信号输出。能够将加速度检测器300作为上述的物理量传感器模块100的加速度传感器118x、118y、118z使用，加速度传感器118x、118y、118z分别输出与被施加的加速度相应的频率的被测信号X。
根据以上说明的本实施方式的物理量传感器模块100，由于包括能够生成高精度的倒数计数值的倒数计数值生成电路1，因此能够高精度地对物理量进行检测。
以上以具备加速度传感器118x、118y、118z作为物理量传感器的物理量传感器模块100为例进行了说明，但也可以是具备将质量、角速度、角加速度、静电电容及温度中的至少任一种作为物理量检测的物理量传感器的物理量传感器模块。
在检测作为物理量的质量的质量传感器中，作为对微小质量变化进行测量的方法，已知水晶振子微平衡法(QCM：Quartz Crystal Microbalance)。在这种质量传感器中，利用了在水晶振子电极面上的附着物质量增加时水晶振子的振荡频率减少，附着物质量减少时振荡频率增加这一点。上述这种质量传感器的检测灵敏度能够通过Sauerbrey表达式计算出来，例如具有27MHz的基本振动频率的AT切割水晶振子的情况下，1Hz的振动频率的减少对应电极表面上0.62ng/cm2的质量增加。
此外，检测作为物理量的角速度或角加速度的角速度传感器，从以角速度Ω旋转的观测点出发，在观测以一定的角速度ω旋转的物体的情况下，利用该物体的角速度看起来像是“ω―Ω”这一点来检测角速度。在这种角速度传感器中，利用了通过使用电极对圆盘状的质量进行静电驱动，在使具有固有振动频率的波进行环绕的状态下传感器元件受到角加速度时，从电极观测的表面上的谐振频率会发生变化这一点。在以上这种角速度传感器中，原理上没有带宽的限制，例如频率测量所涉及的技术和非线性校正所涉及的技术的高精度化都与检测灵敏度的高灵敏度直接相关。
此外，在检测作为物理量的静电电容的静电电容传感器中，通过使用基准电阻和被测静电电容进行RC振荡，并对振荡频率进行测量，能够进行被测静电电容的测量。此外，利用了在被测静电电容变化时，RC给出的时间常数发生变化，振荡频率偏移这一点。此外，在静电电容传感器中，准备与被测静电电容不同的基准静电电容，使用基准电阻和基准静电电容进行RC振荡，以此作为基准振荡频率，通过对与之前的振荡频率的差分进行检测的机构，能够排除各种误差因素。
此外，在检测作为物理量的温度的温度传感器中，通过使用热敏电阻和基准静电电容进行RC振荡，并对振荡频率进行测量，能够进行温度测量。此外，利用了在热敏电阻的电阻值根据温度而变化时，RC给出的时间常数发生变化，振荡频率偏移这一点。此外，在温度传感器中，准备与热敏电阻不同的基准电阻，使用基准电阻和基准静电电容进行RC振荡，以此作为基准振荡频率，通过对与之前的振荡频率的差分进行检测的机构，能够排除各种误差因素。
在上述的具备检测各种物理量的物理量传感器的物理量传感器模块100中，由于包括能够生成高精度的倒数计数值的倒数计数值生成电路1，因此能够高精度地对物理量进行检测。
3.结构物监视装置(SHM：Structural Health Monitoring)
图10是本实施方式所涉及的结构物监视装置的构成图。如图10所示，本实施方式所涉及的结构物监视装置500具有与上述实施方式的物理量传感器100具有相同功能的安装在监视对象的结构物590上的物理量传感器模块510。物理量传感器模块510包括发送检测信号的发送部511。发送部511也可以作为与物理量传感器模块510不同的通信模块及天线实现。
物理量传感器模块510例如通过无线或有线的通信网络580与监视计算机570连接。监视计算机570具有通过通信网络580与物理量传感器模块510连接的接收部520和基于从接收部520输出的接收信号来计算结构物590的倾斜角度的计算部530。
计算部530在本实施方式中通过搭载在监视计算机570上的ASIC(ApplicationSpecific Integrated Circuit：应用专用集成电路)或FPGA(Field Programmable GateArray：现场可编程门阵列)等实现。但是，也可以是将计算部530作为CPU(CentralProcessing Unit：中央处理单元)等的处理器，通过该处理器对IC存储器531中存储的程序进行运算处理来在软件上实现的结构。监视计算机570能够通过键盘540接受操作者的各种操作输入，并将运算处理的结果显示在触摸面板550上。
根据本实施方式的结构物监视装置500，利用与上述实施方式的物理量传感器模块100具有相同功能的物理量传感器模块510监视结构物590的倾斜。因此，能够利用物理量传感器模块100的作用效果即高精度的物理量(加速度或角速度等)的检测，能够高精度地检测出监视对象的结构物590的倾斜，能够提高构造物590的监视质量。
本发明并不限于本实施方式，在本发明的主旨的范围内能够实施各种变形。
上述实施方式及变形例只是一例而已，并不限于这些。例如也能够适当组合各实施方式及各变形例。
本发明包括与实施方式中说明的结构实质上相同的结构(例如功能、方法及结果相同的结构，或者目的及效果相同的结构)。此外，本发明包括对实施方式中说明的结构的非本质部分进行替换的结构。此外，本发明包括与实施方式中说明的结构发挥相同作用效果的结构或能够达成相同目的的结构。此外，本发明包括对实施方式中说明的结构添加了公知技术的结构。

Claims (7)

1.一种计数值生成电路，其特征在于，包括：
第一计数部，与输入信号同步地对基准信号的边沿进行计数并生成第一计数值；
时间数字值生成部，生成与所述基准信号的边沿和所述输入信号的上升沿的相位差对应的第一时间数字值，并生成与所述基准信号的边沿和所述输入信号的下降沿的相位差对应的第二时间数字值；
计数累计值合成部，输出生成所述第一时间数字值的时刻下的所述第一计数值的整数倍和所述第一时间数字值之差即第一输出值，并输出生成所述第二时间数字值的时刻下的所述第一计数值的整数倍和所述第二时间数字值之差即第二输出值，所述计数累计值合成部为倒数计数累计值合成部或直接计数累计值合成部；以及
计数值生成部，基于从所述计数累计值合成部输出的第一输出值和第二输出值的差分，生成计数值，所述计数值生成部为倒数计数值生成部或直接计数值生成部。
2.根据权利要求1所述的计数值生成电路，其特征在于，
所述时间数字值生成部包括：
振荡部；
第二计数部，以所述基准信号为基准对来自所述振荡部的输出信号进行计数，生成第二计数值；以及
计数值累计部，对所述第二计数值进行累计求出累计值，并作为所述时间数字值输出。
3.根据权利要求2所述的计数值生成电路，其特征在于，
所述振荡部进行振荡的振荡次数和所述整数相等。
4.根据权利要求3所述的计数值生成电路，其特征在于，
在n为正整数时，
所述振荡部在振荡2的n次方次后停止振荡。
5.一种物理量传感器模块，其特征在于，包括：
权利要求1至4中任一项所述的计数值生成电路；以及
输出所述输入信号的物理量传感器。
6.根据权利要求5所述的物理量传感器模块，其特征在于，
所述物理量传感器对作为物理量的质量、加速度、角速度、角加速度、静电电容和温度中至少任一种进行检测。
7.一种结构物监视装置，其特征在于，包括：
权利要求5所述的物理量传感器模块；
接收部，接收来自在结构物上安装的所述物理量传感器模块的检测信号；以及
计算部，基于从所述接收部输出的信号，计算所述结构物的倾斜角度。
CN201910344118.9A 2018-04-27 2019-04-26 计数值生成电路、物理量传感器模块及结构物监视装置 Active CN110412348B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-086186 2018-04-27
JP2018086186A JP7043959B2 (ja) 2018-04-27 2018-04-27 カウント値生成回路、物理量センサーモジュール及び構造物監視装置

Publications (2)

Publication Number Publication Date
CN110412348A CN110412348A (zh) 2019-11-05
CN110412348B true CN110412348B (zh) 2024-01-09

Family

ID=68292999

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910344118.9A Active CN110412348B (zh) 2018-04-27 2019-04-26 计数值生成电路、物理量传感器模块及结构物监视装置

Country Status (3)

Country Link
US (2) US10560101B2 (zh)
JP (1) JP7043959B2 (zh)
CN (1) CN110412348B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7043959B2 (ja) * 2018-04-27 2022-03-30 セイコーエプソン株式会社 カウント値生成回路、物理量センサーモジュール及び構造物監視装置
JP2021036656A (ja) 2019-08-30 2021-03-04 セイコーエプソン株式会社 周波数比計測装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5084669A (en) * 1990-03-08 1992-01-28 Telefonaktiebolaget L M Ericsson Direct phase digitization
JP2000013224A (ja) * 1998-06-19 2000-01-14 Yokogawa Electric Corp 位相同期回路
CN101042416A (zh) * 2007-04-06 2007-09-26 中国科学院上海光学精密机械研究所 光电外差探测电路
CN101251556A (zh) * 2008-03-04 2008-08-27 北京航空航天大学 正弦信号四参数检测方法和虚拟仪器信号检测装置
CN102401857A (zh) * 2010-08-31 2012-04-04 精工爱普生株式会社 频率测量装置和电子设备
JP2012191269A (ja) * 2011-03-08 2012-10-04 Olympus Corp Ａｄ変換回路および撮像装置
CN103403561A (zh) * 2011-03-03 2013-11-20 三菱电机株式会社 交流电气量测定装置及交流电气量测定方法
CN103499739A (zh) * 2013-09-25 2014-01-08 浪潮电子信息产业股份有限公司 一种基于fpga的频率测量方法
CN107271772A (zh) * 2017-06-12 2017-10-20 南京工程学院 一种高精度且抗噪声干扰的电网频率快速检测方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62145187A (ja) * 1985-12-19 1987-06-29 Yokogawa Electric Corp 時間計測装置
JPH0769359B2 (ja) * 1988-06-02 1995-07-26 横河電機株式会社 周波数測定装置
JPH0224575A (ja) * 1988-07-13 1990-01-26 Mitsubishi Electric Corp パルス幅計測回路
JP2002111485A (ja) 2000-09-29 2002-04-12 Matsushita Electric Ind Co Ltd デジタル位相比較器
EP2402772B1 (en) * 2009-02-27 2017-06-14 Furuno Electric Co., Ltd. Phase determining device and frequency determining device
JP2011232143A (ja) 2010-04-27 2011-11-17 Seiko Epson Corp 周波数検出装置、物理量センサー
JP2015143661A (ja) 2014-01-31 2015-08-06 セイコーエプソン株式会社 構造物監視装置、構造物監視システム及び構造物監視方法
JP6387676B2 (ja) 2014-05-15 2018-09-12 セイコーエプソン株式会社 アイドルトーン分散装置及び周波数計測装置
US10305499B2 (en) * 2015-11-13 2019-05-28 Seiko Epson Corporation Frequency synthesizer
JP6733415B2 (ja) 2016-08-16 2020-07-29 横河電機株式会社 周波数カウンタおよびフィールド機器
JP6812780B2 (ja) 2016-12-19 2021-01-13 セイコーエプソン株式会社 レシプロカルカウント値生成回路および物理量センサー
JP6844368B2 (ja) 2017-03-24 2021-03-17 セイコーエプソン株式会社 時間デジタル変換器
JP7043959B2 (ja) * 2018-04-27 2022-03-30 セイコーエプソン株式会社 カウント値生成回路、物理量センサーモジュール及び構造物監視装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5084669A (en) * 1990-03-08 1992-01-28 Telefonaktiebolaget L M Ericsson Direct phase digitization
JP2000013224A (ja) * 1998-06-19 2000-01-14 Yokogawa Electric Corp 位相同期回路
CN101042416A (zh) * 2007-04-06 2007-09-26 中国科学院上海光学精密机械研究所 光电外差探测电路
CN101251556A (zh) * 2008-03-04 2008-08-27 北京航空航天大学 正弦信号四参数检测方法和虚拟仪器信号检测装置
CN102401857A (zh) * 2010-08-31 2012-04-04 精工爱普生株式会社 频率测量装置和电子设备
CN103403561A (zh) * 2011-03-03 2013-11-20 三菱电机株式会社 交流电气量测定装置及交流电气量测定方法
JP2012191269A (ja) * 2011-03-08 2012-10-04 Olympus Corp Ａｄ変換回路および撮像装置
CN103499739A (zh) * 2013-09-25 2014-01-08 浪潮电子信息产业股份有限公司 一种基于fpga的频率测量方法
CN107271772A (zh) * 2017-06-12 2017-10-20 南京工程学院 一种高精度且抗噪声干扰的电网频率快速检测方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
高精度数字相位计的研究;齐亚楠;《中国优秀硕士学位论文全文数据库 工程科技Ⅱ辑》(第7期);第67-80页 *

Also Published As

Publication number Publication date
JP7043959B2 (ja) 2022-03-30
CN110412348A (zh) 2019-11-05
US20200136623A1 (en) 2020-04-30
US10693465B2 (en) 2020-06-23
US10560101B2 (en) 2020-02-11
US20190334528A1 (en) 2019-10-31
JP2019191067A (ja) 2019-10-31

Similar Documents

Publication Publication Date Title
US11219122B2 (en) Sensor unit and structural health monitoring
JP7234505B2 (ja) 振動整流誤差補正回路、物理量センサーモジュール、構造物監視装置及び振動整流誤差補正回路の補正値調整方法
CN110411413B (zh) 重采样电路、物理量传感器单元以及惯性测量装置
US11204244B2 (en) Sensor unit and structural health monitoring
CN110412348B (zh) 计数值生成电路、物理量传感器模块及结构物监视装置
CN112019164B (zh) 振动器件以及电子设备
JP2008107316A (ja) 加速度センサ
CN110411412B (zh) 重采样电路、物理量传感器单元及惯性计测装置
US11095302B2 (en) Frequency delta sigma modulation signal output circuit, physical quantity sensor module, and structure monitoring device
US20240110960A1 (en) Sensor module
US20230188158A1 (en) Frequency Delta-Sigma Modulation Signal Output Circuit And Sensor Module
JP2008082841A (ja) 角速度センサ素子および角速度センサ
JP2008256583A (ja) 水晶振動素子、及び加速度検出装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant