JP6733415B2 - 周波数カウンタおよびフィールド機器 - Google Patents

Description

本発明は、周波数カウンタおよびフィールド機器に関する。

従来から、ある決められたサンプリング時間ごとに被測定信号の周波数を測定する周波数カウンタのアルゴリズムとして、被測定信号の周期が複数含まれる合計の期間（以下、「サンプリング時間」という）と、サンプリング時間内に計数（カウント）された被測定信号のパルス数とを用いる方法が知られている。この方法では、まず、基準クロックに基づいて、サンプリング時間と、サンプリング時間内の被測定信号のパルス数をカウントする。そして、サンプリング時間を、カウントした被測定信号のパルス数で除算することによって被測定信号における１周期分の時間を算出する。その後、算出した被測定信号の１周期分の時間の逆数をとることによって、被測定信号の周波数を算出する。

このような周波数の算出方式を用いた周波数カウンタは、レシプロカル（ｒｅｃｉｐｒｏｃａｌ：逆数）型周波数カウンタと呼ばれ、一般的な周波数カウンタにおいて多く採用されている。そして、例えば、特許文献１や非特許文献１には、レシプロカル型周波数カウンタの技術が開示されている。

レシプロカル型周波数カウンタは、上述したように、被測定信号のパルスが複数含まれる時間をサンプリング時間とし、このサンプリング時間を被測定信号のパルス数で除算することによって、被測定信号の１周期を算出する。つまり、レシプロカル型周波数カウンタでは、平均化した被測定信号の周期を、被測定信号の１周期として算出する。そして、レシプロカル型周波数カウンタでは、平均化された被測定信号の１周期の時間から、被測定信号の周波数を算出する。このため、レシプロカル型周波数カウンタでは、例えば、被測定信号がアナログの信号であり、周期に揺らぎ（ジッタ）が発生している場合でも、それぞれの周期のジッタを平均化することができ、より高精度に被測定信号の周波数を算出することができる。

特開平５−１７２８６１号公報

Ｓｔａｆｆａｎ Ｊｏｈａｎｓｓｏｎ， "Ｎｅｗ ｆｒｅｑｕｅｎｃｙ ｃｏｕｎｔｉｎｇ ｐｒｉｎｃｉｐｌｅ ｉｍｐｒｏｖｅｓ ｒｅｓｏｌｕｔｉｏｎ"， Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ ２００５ ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｃｏｎｔｒｏｌ Ｓｙｍｐｏｓｉｕｍ ａｎｄ Ｅｘｐｏｓｉｔｉｏｎ， ２００５．， ２９−３１ Ａｕｇ． ２００５

ところで、被測定信号は、上述したジッタに起因する周期の変動の他にも、例えば、外部からのノイズなどの影響によって、波形の割れやパルスの部分的な欠けなど、被測定信号の周期が突然変動することもある。この場合、従来のレシプロカル型周波数カウンタでは、被測定信号の突然の変動も、周波数を測定するために使用してしまう。

例えば、被測定信号に波形の割れが生じて被測定信号の周期が突然短くなった場合、従来のレシプロカル型周波数カウンタでは、本来であれば１周期分としてカウントするパルスを、発生した波形の割れに応じた複数周期分のパルスとしてカウントしてしまう。つまり、被測定信号のパルス数を多くカウントしてしまう。すると、平均化して算出する被測定信号の周期が短くなり、最終的に算出する周波数が高くなる方向の誤差を含んだものとなってしまう。また、例えば、被測定信号のパルスに部分的な欠けが生じて被測定信号の周期が突然長くなった場合、従来のレシプロカル型周波数カウンタでは、本来であれば１周期分としてカウントするパルスをカウントすることができず、本来のカウント数よりも少なく被測定信号のパルス数をカウントしてしまう。すると、平均化して算出する被測定信号の周期が長くなり、最終的に算出する周波数が低くなる方向の誤差を含んだものとなってしまう。

このように、従来のレシプロカル型周波数カウンタでは、被測定信号に、例えば、外部からのノイズなどの影響による波形の割れやパルスの部分的な欠けなど、カウントするパルス数が変わってしまうような突然の変動が発生した場合には、最終的に算出する周波数に誤差を含んでしまう、つまり、周波数の測定精度が悪化してしまうことがある。

本発明は、上記の課題に基づいてなされたものであり、外部からのノイズなどの影響に起因する周波数の測定精度の悪化を回避することができる周波数カウンタおよびフィールド機器を提供することを目的としている。

上記の課題を解決するため、本発明の周波数カウンタは、被測定信号の周期が複数含まれる予め定めたサンプリング時間ごとに前記被測定信号の周波数を算出するためのパルス数データとクロック数データとを出力する周波数カウンタであって、前記サンプリング時間内に含まれる前記被測定信号のパルス数をカウントしたパルス数カウンタ値を、前記パルス数データとして出力するパルス数カウンタ部と、前記被測定信号の周期を基準クロックのクロック数としてカウントしたパルス周期カウンタ値を出力するパルス周期カウンタ部と、前記パルス周期カウンタ値が表す前記基準クロックのクロック数を積算した積算データを記憶し、記憶した前記積算データを、前記サンプリング時間を表す前記クロック数データとして出力するパルス周期積算部と、パルス周期変動許容値に基づいて、前記パルス周期カウンタ値が、前記被測定信号における予め定めた変動の規定量の範囲内の値であるか否かを判定し、前記判定した結果に基づいて、前記パルス数カウンタ部における前記被測定信号のパルス数のカウント動作と、前記パルス周期積算部における前記基準クロックのクロック数の積算動作とを制御するパルス周期変動判定部と、を備える、ことを特徴とする。

また、本発明の周波数カウンタにおける前記パルス周期変動判定部は、前記パルス周期カウンタ値が前記規定量の範囲内の値である場合に、前記パルス数カウンタ部の前記カウント動作と、前記パルス周期積算部の前記積算動作とを行わせるように制御し、前記パルス周期カウンタ値が前記規定量の範囲内の値でない場合に、前記パルス数カウンタ部の前記カウント動作と、前記パルス周期積算部の前記積算動作とを行わせないように制御する、ことを特徴とする。

また、本発明の周波数カウンタにおける前記パルス周期変動判定部は、前記パルス周期変動許容値と、前記パルス周期カウンタ値とに基づいて、前記規定量の範囲内であると判定することができるリミットの前記基準クロックのクロック数を表すリミットデータを算出するパルス周期変動リミット算出部と、前記リミットデータと前記パルス周期カウンタ値とを比較し、前記パルス周期カウンタ値が前記規定量の範囲内の値であるか否かを表すリミット信号を出力する比較器と、前記リミット信号に基づいて、前記パルス数カウンタ部の前記カウント動作と前記パルス周期積算部の前記積算動作とを有効にするか否かを表すイネーブル信号を出力するイネーブル信号生成回路と、を備え、前記パルス数カウンタ部は、前記イネーブル信号が、前記カウント動作が有効であることを表している場合に、前記被測定信号のパルス数をカウントし、前記パルス周期積算部は、前記イネーブル信号が、前記積算動作が有効であることを表している場合に、記憶している前記積算データと、前記パルス周期カウンタ値が表す前記基準クロックのクロック数とを積算し、前記積算データとして記憶する、ことを特徴とする。

また、本発明の周波数カウンタにおける前記パルス周期変動リミット算出部は、前記被測定信号の周期が長周期側に変動した場合の前記リミットデータである長周期リミットデータと、前記被測定信号の周期が短周期側に変動した場合の前記リミットデータである短周期リミットデータと、を算出し、前記比較器は、前記長周期リミットデータと前記パルス周期カウンタ値とを比較した前記リミット信号である長周期リミット信号と、前記短周期リミットデータと前記パルス周期カウンタ値とを比較した前記リミット信号である短周期リミット信号と、を出力し、前記イネーブル信号生成回路は、前記長周期リミット信号および前記短周期リミット信号が、前記パルス周期カウンタ値が前記規定量の範囲内の値であることを表している場合に、前記カウント動作と前記積算動作とが有効であることを表し、少なくとも前記長周期リミット信号および前記短周期リミット信号のいずれか一方が、前記パルス周期カウンタ値が前記規定量の範囲内の値でないことを表している場合に、前記カウント動作と前記積算動作とが無効であることを表す前記イネーブル信号を出力する、ことを特徴とする。

また、本発明の周波数カウンタにおける前記パルス周期変動許容値は、前記被測定信号において許容することができる変動を割合で表した値である、ことを特徴とする。

また、本発明のフィールド機器は、上記本発明の周波数カウンタと、前記周波数カウンタが出力したパルス数データおよびクロック数データに基づいて、予め定めたサンプリング時間ごとに被測定信号の周波数を算出する周波数演算部と、を備える、ことを特徴とする。

本発明によれば、外部からのノイズなどの影響に起因する周波数の測定精度の悪化を回避することができる周波数カウンタおよびフィールド機器を提供することができるという効果が得られる。

本発明の実施形態における周波数カウンタの概略構成を示したブロック図である。 本実施形態の周波数カウンタにおいて被測定信号を測定する動作タイミングの一例を示したタイミングチャートである。

以下、本発明の実施形態について、図面を参照して説明する。図１は、本発明の実施形態における周波数カウンタの概略構成を示したブロック図である。周波数カウンタ１０は、パルス生成回路１１と、パルス数カウンタ１２と、パルス周期カウンタ１３と、パルス周期積算レジスタ１４と、加算器１５と、パルス数レジスタ１６と、クロック数レジスタ１７と、パルス周期変動判定部１８と、を含んで構成される。また、パルス周期変動判定部１８は、パルス周期レジスタ１８１と、パルス周期変動リミット算出回路１８２と、比較器１８３および比較器１８４と、論理和回路（以下、「ＯＲ回路」という）１８５と、論理積回路（以下、「ＡＮＤ回路」という）１８６と、を含んで構成される。

周波数カウンタ１０は、入力された基準クロックに基づいて、入力された被測定信号の周波数を算出するために使用するデータを出力する。より具体的には、周波数カウンタ１０は、被測定信号の周期が複数含まれる合計の期間（以下、「サンプリング時間」という）を表すデータとして、サンプリング時間に含まれる基準クロックのクロック数のデータ（以下、「クロック数データ」という）を出力する。また、周波数カウンタ１０は、サンプリング時間内に含まれる被測定信号のパルス数のデータ（以下、「パルス数データ」という）を出力する。

なお、図１に示した周波数カウンタ１０の概略構成においては、クロック数データとパルス数データとに基づいて、被測定信号における最終的な周波数を算出する周波数演算部の図示を省略している。この不図示の周波数演算部は、従来のレシプロカル型周波数カウンタにおいて被測定信号の周波数を算出する処理と同様に、クロック数データをパルス数データで除算することによって平均化した被測定信号の１周期分の時間を算出し、算出した被測定信号の１周期分の時間の逆数をとることによって、被測定信号における最終的な周波数を算出する。なお、不図示の周波数演算部の機能は、例えば、汎用または専用の論理回路の構成よって実現してもよいし、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）などの処理装置によって実現してもよい。

また、図１に示した周波数カウンタ１０の概略構成においては、不図示の周波数演算部が算出した被測定信号における最終的な周波数の値を提示するための表示部の図示も省略している。図１に示した周波数カウンタ１０と、不図示の周波数演算部と、不図示の表示部とを含んだ構成にすることによって、単体で動作させる周波数カウンタ、いわゆる、周波数測定装置を実現することができる。

なお、周波数カウンタ１０は、様々な設備を持つプラントにおいて、プラント内に配置されたそれぞれの設備が稼働している状態の監視や設備の運転の制御を行うことを目的としたフィールド機器と呼ばれる測定器や操作器などの現場機器（例えば、差圧・圧力伝送器）に搭載してもよい。この場合、不図示の表示部は、周波数カウンタ１０を搭載したフィールド機器に備えた表示部であってもよい。さらに、不図示の周波数演算部の機能も、周波数カウンタ１０を搭載したフィールド機器に備えた制御部や処理部が実現してもよい。

パルス生成回路１１は、被測定信号を基準クロックに同期させる回路である。より具体的には、パルス生成回路１１は、被測定信号の信号レベルを基準クロックのタイミングごとに判定することによって、被測定信号の周期の始まりのタイミングを検出する。つまり、パルス生成回路１１は、被測定信号の出現を検出する。パルス生成回路１１は、被測定信号の出現を検出したとき、このことを表す被測定信号パルスを生成する。ここで、パルス生成回路１１が生成する被測定信号パルスは、基準クロックに同期したパルス信号である。周波数カウンタ１０に備えたそれぞれの構成要素は、パルス生成回路１１が生成した被測定信号パルスに応じたタイミングで動作することによって、基準クロックに同期した被測定信号の周波数を測定する動作を行う。パルス生成回路１１は、生成した被測定信号パルスを、パルス周期カウンタ１３およびパルス周期変動判定部１８のそれぞれに出力する。

パルス数カウンタ１２は、サンプリング時間内に出現する被測定信号の数（パルス数）をカウントするカウンタ回路である。パルス数カウンタ１２は、入力端子ＩＮに基準クロックが入力され、イネーブル端子ＥＮに、パルス周期変動判定部１８から出力されたイネーブル信号が入力されている。パルス数カウンタ１２は、イネーブル端子ＥＮに入力されたイネーブル信号が有効であることを表している間、入力端子ＩＮに入力された基準クロックをカウントすることによって、被測定信号のパルス数をカウントする。パルス数カウンタ１２は、カウントした被測定信号のパルス数を表すカウント値のデータを、出力端子ＯＵＴから、パルス数レジスタ１６に逐次出力する。

パルス周期カウンタ１３は、被測定信号のそれぞれの周期を測定するカウンタ回路である。パルス周期カウンタ１３は、入力端子ＩＮに基準クロックが入力され、リセット端子ＲＳＴに、被測定信号パルスが入力されている。パルス周期カウンタ１３は、リセット端子ＲＳＴに入力された被測定信号パルスが被測定信号の出現を検出したことを表しているときの基準クロックに同期してリセットされ、リセットが解除されているときに、基準クロックをカウントする。パルス周期カウンタ１３は、カウントした基準クロックの数（クロック数）を表すカウント値を、出力端子ＯＵＴから、加算器１５およびパルス周期変動判定部１８のそれぞれに逐次出力する。

パルス周期積算レジスタ１４は、パルス周期カウンタ１３から逐次出力されている基準クロックのクロック数を表すカウント値を、予め定めたタイミングで記憶するレジスタ回路である。パルス周期積算レジスタ１４は、データ入力端子Ｄに、加算器１５の出力データが入力され、イネーブル端子ＥＮに、パルス周期変動判定部１８から出力されたイネーブル信号が入力されている。パルス周期積算レジスタ１４は、イネーブル端子ＥＮに入力されたイネーブル信号が有効であることを表しているときに、データ入力端子Ｄに入力された加算器１５の出力データを一時的に記憶する。パルス周期積算レジスタ１４は、記憶したデータを、データ出力端子Ｑから、加算器１５とクロック数レジスタ１７のそれぞれに出力する。

加算器１５は、パルス周期カウンタ１３から逐次出力されている基準クロックのクロック数を表すカウント値と、パルス周期積算レジスタ１４が記憶して出力したデータ（これの、基準クロックのクロック数を表すカウント値である）とを加算する加算回路である。加算器１５は、パルス周期カウンタ１３から出力されたカウント値と、パルス周期積算レジスタ１４から出力されたデータとを加算した結果のデータを、パルス周期積算レジスタ１４に逐次出力する。

周波数カウンタ１０では、パルス周期積算レジスタ１４と加算器１５との構成によって、パルス周期カウンタ１３がカウントした、被測定信号の周期を表す基準クロックのクロック数を表すそれぞれのデータを積算（累積）して記憶する。ここで、パルス周期積算レジスタ１４が記憶しているデータ（以下、「積算データ」という）は、サンプリング時間に含まれる被測定信号のそれぞれの周期を表す基準クロックのクロック数を合計したデータである。つまり、パルス周期積算レジスタ１４が記憶している積算データは、被測定信号の複数の周期が含まれるサンプリング時間の長さを表しているデータである。

パルス数レジスタ１６は、パルス数カウンタ１２から逐次出力されている被測定信号のパルス数を表すカウント値を、予め定めたタイミングで記憶するレジスタ回路である。パルス数レジスタ１６は、データ入力端子Ｄに、パルス数カウンタ１２から出力されたカウント値が入力され、イネーブル端子ＥＮに、データロード信号が入力されている。パルス数レジスタ１６は、イネーブル端子ＥＮに入力されたデータロード信号が、データを記憶する（ロードする）ことを表しているときに、データ入力端子Ｄに入力された、パルス数カウンタ１２が出力しているカウント値を一時的に記憶する。パルス数レジスタ１６は、記憶したデータを、データ出力端子Ｑから、パルス数データとして周波数カウンタ１０の外部に出力する。

クロック数レジスタ１７は、パルス周期積算レジスタ１４が記憶しているサンプリング時間の長さを表すデータ（積算データ）を、予め定めたタイミングで記憶するレジスタ回路である。クロック数レジスタ１７は、データ入力端子Ｄに、パルス周期積算レジスタ１４から出力された積算データが入力され、イネーブル端子ＥＮに、データロード信号が入力されている。クロック数レジスタ１７は、イネーブル端子ＥＮに入力されたデータロード信号が、データを記憶する（ロードする）ことを表しているときに、データ入力端子Ｄに入力された、パルス周期積算レジスタ１４が出力している積算データを一時的に記憶する。パルス数レジスタ１６は、記憶した積算データを、データ出力端子Ｑから、クロック数データとして周波数カウンタ１０の外部に出力する。

これにより、周波数カウンタ１０を備えた単体で動作する周波数測定装置や周波数カウンタ１０を搭載したフィールド機器において備える不図示の周波数演算部は、パルス数レジスタ１６から出力されたパルス数データと、クロック数レジスタ１７から出力されたクロック数データとに基づいて、被測定信号における最終的な周波数を算出することができる。より具体的には、不図示の周波数演算部は、クロック数データをパルス数データで除算することによって、平均化した被測定信号の１周期分の時間を算出する。そして、不図示の周波数演算部は、算出した被測定信号の１周期分の時間の逆数をとることによって、被測定信号の周波数を算出する。

なお、ここまでの構成は、従来のレシプロカル型周波数カウンタとほぼ同様の構成である。従来のレシプロカル型周波数カウンタと周波数カウンタ１０とでは、クロック数データおよびパルス数データを取得するタイミングが異なる。より具体的には、従来のレシプロカル型周波数カウンタでは、サンプリング時間において、被測定信号パルスが被測定信号の出現を検出したことを表している全てのタイミングで取得したデータを、クロック数データとパルス数データとのそれぞれとして出力する。これに対して、周波数カウンタ１０では、上述したように、パルス周期変動判定部１８を備え、パルス周期変動判定部１８から出力されたイネーブル信号が有効であることを表しているタイミングで取得したデータを、クロック数データとパルス数データとのそれぞれとして出力する。より具体的には、周波数カウンタ１０では、上述したように、パルス数カウンタ１２が、イネーブル信号が有効であることを表している間カウントした基準クロックのクロック数を被測定信号のパルス数としてカウントし、パルス数データとして出力する。また、周波数カウンタ１０では、上述したように、パルス周期積算レジスタ１４が、イネーブル信号が有効であることを表しているときに加算器１５の出力データを記憶した積算データを、クロック数データとして出力する。

パルス周期変動判定部１８は、入力されたパルス周期変動許容値に基づいて、パルス周期カウンタ１３がカウントした被測定信号の１周期分の期間を表すカウント値が、予め定めた被測定信号における変動の規定量内の値であるか否かを判定し、判定した結果に基づいて、パルス数カウンタ１２とパルス周期積算レジスタ１４との動作を制御する。より具体的には、パルス周期変動判定部１８は、パルス数カウンタ１２によって基準クロックをカウントさせる、すなわち、サンプリング時間内に出現する被測定信号のパルス数としてカウントさせるか否かを制御する。また、パルス周期変動判定部１８は、パルス周期積算レジスタ１４によって加算器１５の出力データを積算データとして記憶させる、すなわち、サンプリング時間に含まれる被測定信号のそれぞれの周期を表す基準クロックのクロック数を積算（累積）させるか否かを制御する。

パルス周期レジスタ１８１は、パルス周期カウンタ１３から逐次出力されている基準クロックのクロック数を表すカウント値を、予め定めたタイミングで記憶するレジスタ回路である。パルス周期レジスタ１８１は、データ入力端子Ｄに、パルス周期カウンタ１３から出力されたカウント値が入力され、イネーブル端子ＥＮに、被測定信号パルスが入力されている。パルス周期レジスタ１８１は、イネーブル端子ＥＮに入力された被測定信号パルスが被測定信号の出現を検出したことを表しているときに、データ入力端子Ｄに入力された、パルス周期カウンタ１３が出力したカウント値を一時的に記憶する。すなわち、パルス周期レジスタ１８１は、パルス周期カウンタ１３がカウントした被測定信号の１周期分を表す基準クロックのクロック数のデータ（以下、「１周期クロック数データ」という）を、それぞれの周期ごとに順次記憶する。パルス周期レジスタ１８１は、記憶した１周期クロック数データを、データ出力端子Ｑから、パルス周期変動リミット算出回路１８２に出力する。

パルス周期変動リミット算出回路１８２は、入力されたパルス周期変動許容値に基づいて、被測定信号の１周期分の期間において許容することができる周期の変動量を算出する回路である。より具体的には、パルス周期変動リミット算出回路１８２は、パルス周期レジスタ１８１に記憶されて出力された１周期クロック数データが表す基準クロックのクロック数と、パルス周期変動許容値に基づいて、被測定信号の１周期分として許容することができる範囲（許容範囲）の基準クロックのクロック数を算出する。

例えば、１周期クロック数データが表す基準クロックのクロック数が１６クロックであり、パルス周期変動許容値が２５％である場合を考える。この場合、パルス周期変動リミット算出回路１８２は、１６クロックに対する±２５％のクロック数をそれぞれ算出する。ここでは、１６クロックに対する２５％のクロック数は４クロックである。このため、パルス周期変動リミット算出回路１８２は、被測定信号の１周期が長くなる方向に変動した場合（長周期側に変動した場合）における限界（リミット）のクロック数として、１６クロック＋４クロック＝２０クロックを算出する。また、パルス周期変動リミット算出回路１８２は、被測定信号の１周期が短くなる方向に変動した場合（短周期側に変動した場合）におけるリミットのクロック数として、１６クロック−４クロック＝１２クロックを算出する。ここで算出した１２クロック〜２０クロックまでの間の基準クロックのクロック数が、被測定信号の１周期分の許容範囲となる。

これにより、パルス周期変動判定部１８は、パルス周期カウンタ１３が被測定信号の周期をカウントしたカウント値が、１２クロック〜２０クロックまでの間にあれば、被測定信号の変動は予め定めた規定量内の変動であり、周波数を算出するために有効な（信頼性が高い）被測定信号であると判定することができる。一方、パルス周期変動判定部１８は、パルス周期カウンタ１３が被測定信号の周期をカウントしたカウント値が、１２クロック〜２０クロックまでの間になければ、被測定信号の変動は予め定めた規定量よりも大きな変動であり、周波数を算出するために無効な（信頼性の低い）被測定信号であると判定することができる。

なお、パルス周期変動許容値は、上述したように、許容することができる被測定信号の変動を割合で表した値のみではなく、例えば、基準クロックのクロック数を直接表した値であってもよい。また、パルス周期変動許容値は、長周期側の変動と短周期側の変動とが異なる値であってもよい。このパルス周期変動許容値は、周波数カウンタ１０が測定する被測定信号に影響するノイズの大きさやノイズの頻度に応じて、適切な任意の値に設定することができる。

そして、パルス周期変動リミット算出回路１８２は、算出したそれぞれのリミットのクロック数に応じたデータを、比較器１８３と比較器１８４のそれぞれに出力する。より具体的には、被測定信号の１周期が長周期側に変動した場合のリミットのクロック数を表すデータ（以下、「長周期リミットデータ」という）を、比較器１８３に出力し、被測定信号の１周期が短周期側に変動した場合のリミットのクロック数を表すデータ（以下、「短周期リミットデータ」という）を、比較器１８４に出力する。

比較器１８３と比較器１８４とのそれぞれは、パルス周期変動リミット算出回路１８２から出力されたリミットのクロック数を表すデータと、パルス周期カウンタ１３から逐次出力されている基準クロックのクロック数を表すカウント値とを比較する。そして、比較器１８３と比較器１８４とのそれぞれは、比較した結果を表す信号を、ＯＲ回路１８５に出力する。より具体的には、比較器１８３は、パルス周期変動リミット算出回路１８２から出力された長周期リミットデータと、パルス周期カウンタ１３が出力したカウント値とを比較する。そして、比較器１８３は、パルス周期カウンタ１３が出力したカウント値が、長周期リミットデータを超えた場合に、このことを表す長周期リミット信号をＯＲ回路１８５に出力する。また、比較器１８４は、パルス周期変動リミット算出回路１８２から出力された短周期リミットデータと、パルス周期カウンタ１３が出力したカウント値とを比較する。そして、比較器１８４は、パルス周期カウンタ１３が出力したカウント値が、短周期リミットデータ以上である場合に、このことを表す短周期リミット信号をＯＲ回路１８５に出力する。

ＯＲ回路１８５は、比較器１８３から出力された長周期リミット信号と、比較器１８４から出力された短周期リミット信号とを論理和した信号を、ＡＮＤ回路１８６の否定入力端子に出力する。

ＡＮＤ回路１８６は、パルス生成回路１１から出力された被測定信号パルスと、ＯＲ回路１８５から出力された信号とを論理積した信号を、パルス周期変動判定部１８が出力するイネーブル信号として、パルス数カウンタ１２およびパルス周期積算レジスタ１４のそれぞれに出力する。

このような構成によって、パルス周期変動判定部１８は、パルス数カウンタ１２とパルス周期積算レジスタ１４との動作を制御する。ここで、ＯＲ回路１８５が出力する信号は、被測定信号の１周期分として許容することができる範囲の基準クロックのクロック数を表す信号である。従って、ＡＮＤ回路１８６が出力するイネーブル信号は、被測定信号パルスをＯＲ回路１８５から出力された信号でマスクした信号である。このように、パルス周期変動判定部１８は、１周期分として許容することができる被測定信号に対応した被測定信号パルスのみが含まれるイネーブル信号を、周波数カウンタ１０が出力するクロック数データとパルス数データとのそれぞれを取得するタイミングを表す信号として出力する。より具体的には、パルス周期変動判定部１８は、パルス数カウンタ１２が基準クロックのクロック数を被測定信号のパルス数としてカウントするタイミングを表す信号、パルス周期積算レジスタ１４が加算器１５の出力データを積算データとして記憶するタイミングを表す信号として、イネーブル信号を出力する。

次に、周波数カウンタ１０の動作の一例について説明する。図２は、本実施形態の周波数カウンタ１０において被測定信号を測定する動作タイミングの一例を示したタイミングチャートである。図２に示した周波数カウンタ１０の動作タイミングの一例を示したタイミングチャートには、周波数カウンタ１０の入力信号および出力信号と、周波数カウンタ１０に備えたそれぞれの構成要素の出力信号とを示している。より具体的には、図２には、周波数カウンタ１０が周波数を算出する対象の被測定信号と、周波数カウンタ１０の動作の基準のタイミングとなる基準クロックと、周波数カウンタ１０が被測定信号の周波数を算出するために使用するデータを出力するタイミングを表すデータロード信号とのそれぞれのタイミングを示している。また、図２には、周波数カウンタ１０に備えた構成要素の出力として、パルス生成回路１１が出力する被測定信号パルス、パルス周期カウンタ１３が出力する基準クロックのカウント値、パルス周期積算レジスタ１４が記憶する積算データ、およびパルス数カウンタ１２が出力する被測定信号のカウント値のそれぞれのタイミングを示している。また、図２には、パルス周期変動判定部１８に備えた構成要素の出力として、パルス周期レジスタ１８１が記憶する１周期クロック数データ、長周期リミット信号、短周期リミット信号、およびイネーブル信号のそれぞれのタイミングを示している。また、図２には、周波数カウンタ１０が出力するデータとして、パルス数データとクロック数データとのそれぞれのタイミングを示している。

なお、以下の説明においては、図２に示した最初のタイミングより以前に、周波数カウンタ１０に備えたそれぞれの構成要素を初期化する動作は終了しており、図２に示した最初のタイミングから、被測定信号の周波数を測定するサンプリング時間における動作が開始されるものとして説明する。そして、以下の説明においては、被測定信号の波形において５周期目の“Ｌｏｗ”レベルが欠けてしまっている場合の動作について説明する。ここで、周波数カウンタ１０には、パルス周期変動許容値＝４０％が入力されているものとして説明する。

パルス生成回路１１は、入力された被測定信号の出現を検出し、被測定信号パルスを生成している。図２に示したタイミングチャートにおいては、被測定信号の出現を検出したときに、基準クロックの１周期分だけ“Ｈｉｇｈ”レベルとなる被測定信号パルスを示している。

そして、パルス周期カウンタ１３は、被測定信号パルスが“Ｈｉｇｈ”レベルである期間の基準クロックに同期したタイミングでリセットされ、リセットが解除されたときから、基準クロックのクロック数をカウントしたカウント値（以下、「パルス周期カウンタ値」という）を出力する。図２に示したタイミングチャートにおいては、被測定信号パルスが“Ｈｉｇｈ”レベルである期間の基準クロックの立ち下がりエッジのタイミングでリセットされ、基準クロックの立ち上がりエッジのタイミングで加算（インクリメント）されるパルス周期カウンタ値を示している。

パルス周期レジスタ１８１は、被測定信号パルスが“Ｈｉｇｈ”レベルである期間の基準クロックに同期したタイミングで、パルス周期カウンタ１３が出力したパルス周期カウンタ値を、１周期クロック数データとして記憶する。図２に示したタイミングチャートにおいては、被測定信号パルスが“Ｈｉｇｈ”レベルである期間の基準クロックの立ち下がりエッジのタイミングでパルス周期カウンタ値を記憶した１周期クロック数データの変化を示している。例えば、図２に示したタイミングチャートにおける被測定信号の１周期目に対応する被測定信号パルスのタイミングでは、パルス周期カウンタ値＝“８”が、１周期クロック数データとして記憶されている。以降同様に、１周期クロック数データは、被測定信号パルスが“Ｈｉｇｈ”レベルである期間の基準クロックに同期したそれぞれのタイミングで、対応するパルス周期カウンタ値に更新される。

パルス周期変動リミット算出回路１８２は、パルス周期変動許容値と、１周期クロック数データ、つまり、前の周期の被測定信号における最終的なパルス周期カウンタ値とに基づいて、被測定信号の１周期分として許容することができる範囲の基準クロックのクロック数を算出する。図２においては、パルス周期変動許容値＝４０％であるため、例えば、１周期クロック数データが表す基準クロックのクロック数＝“８”である場合、パルス周期変動リミット算出回路１８２は、８クロックに対する４０％のクロック数＝３クロックを算出する。これにより、パルス周期変動判定部１８は、次の周期の被測定信号におけるパルス周期カウンタ値が、８クロック−３クロック＝５クロック〜８クロック＋３クロック＝１１クロックまでの間にあれば、周波数を算出するために有効な被測定信号におけるパルス周期カウンタ値であり、５クロック〜１１クロックまでの間になければ、周波数を算出するために無効な被測定信号におけるパルス周期カウンタ値であると判定することができる。パルス周期変動リミット算出回路１８２は、８クロック＋３クロック＝１１クロックを、長周期リミットデータとして比較器１８３に出力し、８クロック−３クロック＝５クロックを、短周期リミットデータとして比較器１８４に出力する。

これにより、比較器１８３と比較器１８４とのそれぞれから、図２に示したような長周期リミット信号と短周期リミット信号とのそれぞれが出力される。より具体的には、比較器１８３は、パルス周期変動リミット算出回路１８２から出力された長周期リミットデータと、パルス周期カウンタ１３が出力した現在のパルス周期カウンタ値とを比較した長周期リミット信号を出力する。例えば、図２に示したタイミングチャートにおける被測定信号の１周期目の期間において比較器１８３は、パルス周期カウンタ値が長周期リミットデータ＝１１クロックを超えていないため、パルス周期カウンタ値が有効な被測定信号であることを表す“Ｌｏｗ”レベルの長周期リミット信号を出力する。また、比較器１８４は、パルス周期変動リミット算出回路１８２から出力された短周期リミットデータと、パルス周期カウンタ１３が出力した現在のパルス周期カウンタ値とを比較した短周期リミット信号を出力する。例えば、図２に示したタイミングチャートにおける被測定信号の１周期目の期間において比較器１８４は、パルス周期カウンタ値が短周期リミットデータ＝５クロック未満である期間が、パルス周期カウンタ値が無効な被測定信号であることを表す“Ｈｉｇｈ”レベルであり、パルス周期カウンタ値が短周期リミットデータ＝５クロック以上であるときに“Ｌｏｗ”レベルになる短周期リミット信号を出力する。

長周期リミット信号と短周期リミット信号とが共に“Ｌｏｗ”レベルあるとき、現在のパルス周期カウンタ値は、有効な被測定信号の周期を表すカウント値である。この場合、被測定信号パルスはマスクされず、被測定信号パルスの“Ｈｉｇｈ”レベルがイネーブル信号に現れる。

パルス数カウンタ１２は、イネーブル信号が“Ｈｉｇｈ”レベルである期間中にカウントした基準クロックのクロック数のカウント値（以下、「パルス数カウンタ値」という）を出力する。図２に示したタイミングチャートにおいては、イネーブル信号が“Ｈｉｇｈ”レベルである期間の基準クロックの立ち下がりエッジのタイミングで加算（インクリメント）されるパルス数カウンタ値を示している。以降同様に、パルス数カウンタ値は、イネーブル信号が“Ｈｉｇｈ”レベルである期間の基準クロックに同期したそれぞれのタイミングで、加算（インクリメント）される。なお、イネーブル信号の“Ｈｉｇｈ”レベル、つまり、被測定信号パルスの“Ｈｉｇｈ”レベルの期間は、基準クロックの１周期分の期間である。従って、パルス数カウンタ値は、“１”ずつ加算（インクリメント）される。

パルス周期積算レジスタ１４は、イネーブル信号が“Ｈｉｇｈ”レベルである期間の基準クロックに同期したタイミングで、加算器１５の出力データを、積算データとして記憶する。図２に示したタイミングチャートにおいては、イネーブル信号が“Ｈｉｇｈ”レベルである期間の基準クロックの立ち下がりエッジのタイミングで、加算器１５によってパルス周期カウンタ値が加算された出力データを記憶した積算データの変化を示している。例えば、図２に示したタイミングチャートにおける被測定信号の１周期目に対応する被測定信号パルスのタイミングでは、パルス周期積算レジスタ１４に記憶していた積算データ＝“０”にパルス周期カウンタ値＝“８”が加算された出力データ＝“８”が、積算データとして記憶（更新）されている。以降同様に、積算データは、イネーブル信号が“Ｈｉｇｈ”レベルである期間の基準クロックに同期したそれぞれのタイミングで、記憶している積算データにパルス周期カウンタ値が積算（累積）された積算データに更新される。

なお、図２に示したタイミングチャートにおいて、被測定信号の４周期目に対応する被測定信号パルスのタイミングでパルス周期レジスタ１８１が記憶した１周期クロック数データは、１周期クロック数データ＝“７”である。これは、被測定信号の３周期目の周期が、揺らぎ（ジッタ）によって短くなったことにより、パルス周期レジスタ１８１が被測定信号の４周期目に対応する被測定信号パルスのタイミングのときに出力されているパルス周期カウンタ１３からのパルス周期カウンタ値が、パルス周期カウンタ値＝“７”となっていることによるものである。この場合、パルス周期変動リミット算出回路１８２は、７クロックに対する４０％のクロック数＝３クロックを算出し、７クロック＋３クロック＝１０クロックを長周期リミットデータとして比較器１８３に出力し、７クロック−３クロック＝４クロックを短周期リミットデータとして比較器１８４に出力する。これにより、図２に示したタイミングチャートにおける被測定信号の４周期目の期間では、比較器１８４が出力する短周期リミット信号が、パルス周期カウンタ値が短周期リミットデータ＝４クロック未満である期間が“Ｈｉｇｈ”レベルであり、パルス周期カウンタ値が短周期リミットデータ＝４クロック以上であるときに“Ｌｏｗ”レベルになる信号となっている。この場合であっても、被測定信号の揺らぎ（ジッタ）、つまり、被測定信号の変動量は、被測定信号の１周期分の期間において想定される（許容することができる）周期の変動量であるため、パルス数カウンタ値は“１”が加算（インクリメント）され、積算データはパルス周期カウンタ値＝“７”が積算（累積）された積算データに更新される。

ところで、図２に示したタイミングチャートにおいて、被測定信号の波形における“Ｌｏｗ”レベルが欠けてしまっている５周期目のパルス周期カウンタ値に基づいてパルス数カウンタ値および積算データを更新するタイミングである被測定信号の６周期目の期間では、５周期目における被測定信号の波形の欠けによって被測定信号パルスが“Ｈｉｇｈ”レベルとならない。このため、パルス周期カウンタ１３は、５周期目に引き続いて６周期目の期間も継続して基準クロックをカウントしたパルス周期カウンタ値を出力する。図２に示したタイミングチャートにおいては、パルス周期カウンタ値＝１６までカウントされている。これにより、短周期リミット信号は、有効な被測定信号であることを表す“Ｌｏｗ”レベルとなっているものの、長周期リミット信号は、パルス周期カウンタ値が長周期リミットデータ＝１１クロックを超えたときに、無効な被測定信号であることを表す“Ｈｉｇｈ”レベルとなっている。従って、被測定信号の７周期目に対応する被測定信号パルスのタイミングでは、被測定信号パルスがマスクされて、被測定信号パルスの“Ｈｉｇｈ”レベルがイネーブル信号に現れない。この場合、被測定信号の７周期目の期間では、パルス数カウンタ値および積算データは、以前の状態のままで更新されない。つまり、５周期目および６周期目の期間においてパルス周期カウンタ１３が被測定信号の１周期分としてカウントしたパルス周期カウンタ値は、被測定信号の変動が予め定めた規定量よりも大きな、周波数を算出するために無効な被測定信号の周期をカウントした値であるため、破棄される。

なお、図２に示したタイミングチャートにおいて、被測定信号の７周期目に対応する被測定信号パルスのタイミングでパルス周期レジスタ１８１が記憶した１周期クロック数データは、１周期クロック数データ＝“１６”である。これは、上述したように、被測定信号の５周期目の“Ｌｏｗ”レベルが欠けてしまったことにより、パルス周期カウンタ１３が、５周期目および６周期目の期間を被測定信号の１周期分としてカウントしたことによるものである。この場合、パルス周期変動リミット算出回路１８２は、１６クロックに対する４０％のクロック数＝６クロックを算出し、１６クロック＋６クロック＝２２クロックを長周期リミットデータとして比較器１８３に出力し、１６クロック−６クロック＝１０クロックを短周期リミットデータとして比較器１８４に出力する。これにより、図２に示したタイミングチャートにおける被測定信号の７周期目の期間では、比較器１８４が出力する短周期リミット信号が、７周期目の全ての期間において無効な被測定信号であることを表す“Ｈｉｇｈ”レベルの信号となっている。このため、被測定信号の８周期目に対応する被測定信号パルスのタイミングでも、被測定信号パルスがマスクされて、被測定信号パルスの“Ｈｉｇｈ”レベルがイネーブル信号に現れず、被測定信号の８周期目の期間においても、パルス数カウンタ値および積算データは、以前の状態のままで更新されない。つまり、被測定信号の８周期目の期間においても、パルス周期カウンタ１３が被測定信号の１周期分としてカウントしたパルス周期カウンタ値は、被測定信号の変動が予め定めた規定量よりも大きな、周波数を算出するために無効な被測定信号の周期をカウントした値として破棄される。これは、パルス周期変動判定部１８が、パルス周期レジスタ１８１が記憶した前の周期の被測定信号における最終的なパルス周期カウンタ値である１周期クロック数データに基づいて、被測定信号の１周期分として許容することができる範囲（許容範囲）の基準クロックのクロック数を算出するためである。

その後、パルス数レジスタ１６は、サンプリング時間が終了するタイミングで入力されたデータロード信号が“Ｈｉｇｈ”レベルである期間の基準クロックに同期したタイミングでパルス数カウンタ１２が出力しているパルス数カウンタ値を記憶し、記憶したパルス数カウンタ値をパルス数データとして出力する。図２に示したタイミングチャートにおいては、基準クロックの１周期分だけ“Ｈｉｇｈ”レベルとなるデータロード信号を示している。また、データロード信号が“Ｈｉｇｈ”レベルである期間の基準クロックの立ち下がりエッジのタイミングでパルス数レジスタ１６がパルス数カウンタ値を記憶して出力するパルス数データの変化を示している。

また、クロック数レジスタ１７は、サンプリング時間が終了するタイミングで入力されたデータロード信号が“Ｈｉｇｈ”レベルである期間の基準クロックに同期したタイミングでパルス周期積算レジスタ１４が出力している積算データを記憶し、記憶した積算データをクロック数データとして出力する。図２に示したタイミングチャートにおいては、データロード信号が“Ｈｉｇｈ”レベルである期間の基準クロックの立ち下がりエッジのタイミングでクロック数レジスタ１７が積算データを記憶して出力するクロック数データの変化を示している。

このように、周波数カウンタ１０では、パルス周期変動判定部１８が、パルス周期カウンタ１３が出力した現在のパルス周期カウンタ値が、パルス周期変動許容値によって表される許容範囲内にあるか否かを判定し、現在のパルス周期カウンタ値が許容範囲内にある場合にのみ、パルス数カウンタ値および積算データを更新する。つまり、周波数カウンタ１０では、隣接した２周期分の被測定信号の周期の差、言い換えれば、隣接した２周期分の被測定信号の周期の変化率が予め定めた許容範囲内にある場合にのみ、パルス数カウンタ値および積算データを更新する。これにより、周波数カウンタ１０では、周波数を算出するために無効な被測定信号、つまり、周波数の測定精度を悪化させる要因となる被測定信号を除外したクロック数データとパルス数データとを出力することができる。

上記に述べたとおり、本発明を実施するための形態によれば、周波数カウンタ１０内に、パルス周期変動許容値に基づいて、パルス周期カウンタ１３がカウントした被測定信号の１周期分の期間を表すカウント値の変動を判定し、判定した結果に基づいて、パルス数カウンタ１２とパルス周期積算レジスタ１４との動作を制御するパルス周期変動判定部１８を備える。つまり、本発明を実施するための形態では、周波数カウンタ１０内に、パルス周期カウンタ１３がカウントした被測定信号の１周期分の期間を表すカウント値が、周波数を算出するために有効な（信頼性が高い）被測定信号の周期を表すカウント値であるか否かを判定する機能を実現するパルス周期変動判定部１８を備える。そして、本発明を実施するための形態では、パルス周期変動判定部１８が、パルス周期カウンタ１３が出力した被測定信号の周期のカウント値が、周波数を算出するために有効な（信頼性が高い）被測定信号の周期を表すカウント値であると判定した場合にのみ、パルス数カウンタ１２とパルス周期積算レジスタ１４とがデータを更新するように制御する。

これにより、本発明を実施するための形態では、パルス数カウンタ１２によって、周波数を算出するために有効な（信頼性が高い）被測定信号の数（パルス数）のみがカウントされ、パルス周期積算レジスタ１４によって、周波数を算出するために有効な（信頼性が高い）被測定信号の周期を表すカウント値が積算（累積）される。言い換えれば、本発明を実施するための形態では、周波数を算出するために無効な（信頼性の低い）被測定信号の数（パルス数）のカウントと、周期を表すカウント値の積算（累積）とが除外される。より具体的には、本発明を実施するための形態では、例えば、外部からのノイズなどの影響によって被測定信号の波形の割れやパルスの部分的な欠けなど、被測定信号の周期を表すカウント値に影響するような突然の変動をパルス周期変動判定部１８が検出した場合には、被測定信号の数（パルス数）のカウントと、周期を表すカウント値の積算（累積）とが除外される。

このことにより、本発明を実施するための形態では、出力するパルス数データとクロック数データとの信頼性が、従来のレシプロカル型周波数カウンタによるものよりも向上し、周波数の測定精度の悪化を回避することができる。

なお、実施形態では、図２において、被測定信号の周期を表すカウント値に影響するような突然の変動の一例として、被測定信号のパルスの部分的な欠けが生じた場合の動作の一例について説明した。より具体的には、パルス周期変動判定部１８が、被測定信号のパルスに部分的な欠けが生じてしまった後の周期（図２においては７周期目）において出力された被測定信号パルスを長周期リミット信号によってマスクし、さらに次の周期（図２においては８周期目）において出力された被測定信号パルスを短周期リミット信号によってマスクすることによって、周波数を算出するために無効な被測定信号の周期をカウントした値を破棄する動作の一例について説明した。しかし、被測定信号の周期を表すカウント値に影響するような突然の変動には、上述したように、被測定信号のパルスの部分的な欠け以外にも、被測定信号の波形の割れもある。この場合においても、周波数カウンタ１０は、隣接した２周期分の被測定信号の周期の変化率が予め定めた許容範囲内にある場合にのみ、パルス数カウンタ値および積算データを更新する動作になる。より具体的には、パルス周期変動判定部１８は、被測定信号の波形に割れが生じてしまった後半の短い周期において出力された被測定信号パルスを短周期リミット信号によってマスクし、次の周期において出力された被測定信号パルスを長周期リミット信号によってマスクし、さらに次の周期において出力された被測定信号パルスを長周期リミット信号によってマスクすることによって、周波数を算出するために無効な被測定信号の周期をカウントした値を破棄する動作となる。

なお、周波数カウンタ１０に備えたパルス周期変動判定部１８の機能は、必要に応じて停止させる（ＯＦＦする）こともできる。例えば、周波数カウンタ１０に設定するパルス周期変動許容値を非常に大きな値にすることによって、パルス周期変動判定部１８の機能を停止させることができる。例えば、周波数カウンタ１０に設定するパルス周期変動許容値を、パルス周期変動許容値＝１００００％にすることによって、被測定信号の周期が１／１００になるような被測定信号の波形の割れや、被測定信号の周期が１００倍になるような被測定信号のパルスの部分的な欠けが発生した場合でも、パルス周期変動判定部１８が被測定信号パルスのマスクを行わなくなるため、実質的にパルス周期変動判定部１８の機能を停止させているのと同様になる。しかし、パルス周期変動判定部１８の機能を停止させる方法は、上述したパルス周期変動許容値の設定による方法に限定されるものではなく、例えば、パルス周期変動判定部１８の機能を停止させる構成をパルス周期変動判定部１８に備えてもよい。なお、周波数カウンタ１０に設定するパルス周期変動許容値を０％にした場合には、被測定信号の周期の揺らぎ（ジッタ）も変動として判定する動作にすることができる。

なお、上述したように、周波数カウンタ１０は、フィールド機器に搭載してもよい。この場合、周波数カウンタ１０に設定するパルス周期変動許容値は、周波数カウンタ１０を搭載したフィールド機器が配置されている環境におけるノイズの大きさやノイズの頻度に応じて、適切な任意の値に設定することができる。なお、周波数カウンタ１０を搭載したフィールド機器においてパルス周期変動許容値を設定する場合、フィールド機器を制御するときの設定の一部として、プラント内に専用に構築された通信ネットワークによる通信よって設定してもよい。

なお、周波数カウンタ１０をフィールド機器に搭載した場合、パルス周期変動判定部１８によって被測定信号パルスのマスクが行われた、つまり、被測定信号が、周波数を算出するために無効な（信頼性の低い）状態のときがあったことを表す情報を提示する構成にすることもできる。例えば、パルス周期変動判定部１８に、被測定信号パルスをマスクした時刻や回数などをサンプリング時間ごとに記録する機能（レジスタ回路やメモリ回路など）を設け、ここで記憶した情報を通信ネットワークによって送信する（出力する）構成にすることもできる。この情報は、例えば、周波数カウンタ１０を搭載したフィールド機器が配置されている位置におけるノイズ環境の改善や、被測定信号の波形の品位の向上に利用することができる。なお、被測定信号パルスをマスクした時刻や回数などを記録した情報の個数は、予め定めた個数（例えば、１０個など）であってもよい。この場合、被測定信号パルスをマスクした最も古い情報を、最も新しい情報に更新（上書きなど）して、予め定めた個数分の情報を記録する構成が考えられる。

以上、本発明の実施形態について、図面を参照して説明してきたが、具体的な構成はこの実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲においての種々の変更も含まれる。

１０・・・周波数カウンタ
１１・・・パルス生成回路（パルス周期カウンタ部）
１２・・・パルス数カウンタ（パルス数カウンタ部）
１３・・・パルス周期カウンタ（パルス周期カウンタ部）
１４・・・パルス周期積算レジスタ（パルス周期積算部）
１５・・・加算器（パルス周期積算部）
１６・・・パルス数レジスタ（パルス数カウンタ部）
１７・・・クロック数レジスタ（パルス周期積算部）
１８・・・パルス周期変動判定部（パルス周期変動判定部）
１８１・・・パルス周期レジスタ（パルス周期変動判定部，パルス周期変動リミット算出部）
１８２・・・パルス周期変動リミット算出回路（パルス周期変動判定部，パルス周期変動リミット算出部）
１８３・・・比較器（パルス周期変動判定部，比較器）
１８４・・・比較器（パルス周期変動判定部，比較器）
１８５・・・ＯＲ回路（パルス周期変動判定部，イネーブル信号生成回路）
１８６・・・ＡＮＤ回路（パルス周期変動判定部，イネーブル信号生成回路）

Claims (6)

1. 被測定信号の周期が複数含まれる予め定めたサンプリング時間ごとに前記被測定信号の周波数を算出するためのパルス数データとクロック数データとを出力する周波数カウンタであって、
   前記被測定信号の出現を検出したときに、その旨を示す被測定信号パルスを生成するパルス生成回路と、
   前記被測定信号パルスを用いて、前記被測定信号の周期を基準クロックのクロック数としてカウントしたパルス周期カウンタ値を出力するパルス周期カウンタと、
   パルス周期変動許容値に基づいて、前記パルス周期カウンタ値が、前記被測定信号における予め定めた変動の規定量の範囲内の値であるか否かを判定し、前記判定した結果に基づいて、前記被測定信号パルスをイネーブル信号として出力するか否かを制御するパルス周期変動判定部と、
   前記イネーブル信号が入力されたときに前記基準クロックをカウントすることにより、前記サンプリング時間内に含まれる前記被測定信号のパルス数をカウントしたパルス数カウンタ値を、前記パルス数データとして出力するパルス数カウンタ部と、
   前記イネーブル信号が入力されたときに前記パルス周期カウンタ値が表す前記基準クロックのクロック数を積算した積算データを記憶し、記憶した前記積算データを、前記サンプリング時間を表す前記クロック数データとして出力するパルス周期積算部と、
   を備える、
   ことを特徴とする周波数カウンタ。
2. 前記パルス周期変動判定部は、
   前記パルス周期カウンタ値が前記規定量の範囲内の値である場合に、前記イネーブル信号を出力して、前記パルス数カウンタ部のカウント動作と、前記パルス周期積算部の積算動作とを行わせ、
   前記パルス周期カウンタ値が前記規定量の範囲内の値でない場合に、前記イネーブル信号を出力せずに、前記パルス数カウンタ部のカウント動作と、前記パルス周期積算部の積算動作とを行わせない、
   ことを特徴とする請求項１に記載の周波数カウンタ。
3. 前記パルス周期変動判定部は、
   前記パルス周期変動許容値と、前記パルス周期カウンタ値とに基づいて、前記規定量の範囲内であると判定することができるリミットの前記基準クロックのクロック数を表すリミットデータを算出するパルス周期変動リミット算出部と、
   前記リミットデータと前記パルス周期カウンタ値とを比較し、前記パルス周期カウンタ値が前記規定量の範囲内の値であるか否かを表すリミット信号を出力する比較器と、
   前記リミット信号に基づいて、前記イネーブル信号を出力するイネーブル信号生成回路と、
   を備えることを特徴とする請求項２に記載の周波数カウンタ。
4. 前記パルス周期変動リミット算出部は、
   前記被測定信号の周期が長周期側に変動した場合の前記リミットデータである長周期リミットデータと、前記被測定信号の周期が短周期側に変動した場合の前記リミットデータである短周期リミットデータと、を算出し、
   前記比較器は、
   前記長周期リミットデータと前記パルス周期カウンタ値とを比較した前記リミット信号である長周期リミット信号と、前記短周期リミットデータと前記パルス周期カウンタ値とを比較した前記リミット信号である短周期リミット信号と、を出力し、
   前記イネーブル信号生成回路は、
   前記長周期リミット信号および前記短周期リミット信号が、前記パルス周期カウンタ値が前記規定量の範囲内の値であることを表している場合に、前記イネーブル信号を出力し、少なくとも前記長周期リミット信号および前記短周期リミット信号のいずれか一方が、前記パルス周期カウンタ値が前記規定量の範囲内の値でないことを表している場合に、前記イネーブル信号を出力しない、
   ことを特徴とする請求項３に記載の周波数カウンタ。
5. 前記パルス周期変動許容値は、
   前記被測定信号において許容することができる変動を割合で表した値である、
   ことを特徴とする請求項１から請求項４のいずれか１の項に記載の周波数カウンタ。
6. 請求項１から請求項５のいずれか１の項に記載の周波数カウンタと、
   前記周波数カウンタが出力したパルス数データおよびクロック数データに基づいて、予め定めたサンプリング時間ごとに被測定信号の周波数を算出する周波数演算部と、
   を備える、
   ことを特徴とするフィールド機器。

Images