CN110391084A - 多层陶瓷电子组件 - Google Patents

多层陶瓷电子组件 Download PDF

Info

Publication number
CN110391084A
CN110391084A CN201811599478.5A CN201811599478A CN110391084A CN 110391084 A CN110391084 A CN 110391084A CN 201811599478 A CN201811599478 A CN 201811599478A CN 110391084 A CN110391084 A CN 110391084A
Authority
CN
China
Prior art keywords
covering part
electrode
thickness
external electrode
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811599478.5A
Other languages
English (en)
Other versions
CN110391084B (zh
Inventor
李旼坤
宋承宇
崔才烈
朱镇卿
李泽正
郑镇万
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020180090639A external-priority patent/KR20190122524A/ko
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN110391084A publication Critical patent/CN110391084A/zh
Application granted granted Critical
Publication of CN110391084B publication Critical patent/CN110391084B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本公开提供了一种多层陶瓷电子组件。所述多层陶瓷电子组件包括：陶瓷主体以及位于所述陶瓷主体的外表面上的第一外电极和第二外电极。所述陶瓷主体包括彼此面对的第一内电极和第二内电极并且介电层介于所述第一内电极和所述第二内电极之间。所述陶瓷主体包括形成电容的有效部以及分别位于所述有效部的上表面和下表面上的覆盖部。所述第一外电极和所述第二外电极的厚度与所述覆盖部的厚度的比与所述第一外电极和所述第二外电极中的每个的杨氏模量与所述覆盖部的杨氏模量的比的立方根的倒数成比例。

Description

多层陶瓷电子组件
本申请要求于2018年4月20日在韩国知识产权局提交的第10-2018-0046195号韩国专利申请以及于2018年8月3日在韩国知识产权局提交的第10-2018-0090639号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用全部包含于此。
技术领域
本公开涉及一种多层陶瓷电子组件，更具体地，涉及一种具有优异可靠性的多层陶瓷电子组件。
背景技术
近来，随着电路板上安装密度的增加，对减小多层陶瓷电容器的安装面积的需求已经增加。另外，对具有减小的厚度的多层陶瓷电容器的需求已经增加，以被嵌在板中或以LSC型安装在应用处理器(AP)的下端部处。
在减小板中产生的等效串联电感(ESL)以及减小安装面积方面实现了大的效果，因此对具有减小的厚度的多层陶瓷电容器的需求增加。
具有减小的厚度的多层陶瓷电容器具有诸如极大的脆性和低断裂强度的问题。
这种低断裂强度增加了在诸如测量、选择和缠绕多层陶瓷电容器的工艺期间或在安装多层陶瓷电容器时多层陶瓷电容器将被破坏的可能性。
为了在商业上实现具有减小的厚度的多层陶瓷电容器，需要提高减小的厚度的多层陶瓷电容器的断裂强度。
传统上，为了提高减小的厚度的多层陶瓷电容器的断裂强度，已经尝试将与实现电特性无关的金属层插入主体内。然而，这已经导致诸如通过增加插入金属层的步骤而引起的工艺增加和由于金属层而引起的电容减小的问题。
多层陶瓷电容器包括覆盖部，所述覆盖部是陶瓷主体的不包含内电极的保护区域。由于覆盖部不被金属层保护，因此当厚度减小到预定量以下时，覆盖部的断裂强度迅速降低。
为了控制覆盖部的脆性，需要确保外电极的厚度为预定厚度或更大厚度。
发明内容
本公开的一方面可提供具有优异可靠性的多层陶瓷电子组件。
根据本公开的一方面，一种多层陶瓷电子组件可包括陶瓷主体和位于所述陶瓷主体的外表面上的第一外电极和第二外电极。所述陶瓷主体包括介电层、第一内电极和第二内电极。所述第一内电极和所述第二内电极交替堆叠以彼此面对并且介电层介于所述第一内电极和所述第二内电极之间。所述陶瓷主体具有彼此背对的第一表面和第二表面、连接到所述第一表面和所述第二表面并彼此背对的第三表面和第四表面以及连接到所述第一表面至所述第四表面并彼此背对的第五表面和第六表面。所述第一外电极和所述第二外电极分别电连接到所述第一内电极和所述第二内电极。所述陶瓷主体包括形成电容并包括所述第一内电极和所述第二内电极的有效部以及分别位于所述有效部的上表面和下表面上的上覆盖部和下覆盖部。所述第一外电极和所述第二外电极中的一个的第一厚度与所述上覆盖部和所述下覆盖部中的一个的第二厚度的第一比与所述第一外电极和所述第二外电极中的一个的第一杨氏模量与所述上覆盖部和所述下覆盖部中的一个的第二杨氏模量的第二比的立方根的倒数成比例。
根据本公开的另一方面，一种多层陶瓷电子组件可包括陶瓷主体和位于所述陶瓷主体的外表面上的外电极。所述陶瓷主体包括彼此面对的内电极并且介电层介于所述内电极之间。所述陶瓷主体具有彼此背对的第一表面和第二表面、连接到所述第一表面和所述第二表面并彼此背对的第三表面和第四表面以及连接到所述第一表面至所述第四表面并彼此背对的第五表面和第六表面。所述外电极电连接到相应的内电极。所述陶瓷主体包括形成电容并包括内电极的有效部以及分别位于所述有效部的上表面和下表面上并包括陶瓷材料的上覆盖部和下覆盖部。所述外电极均包括位于所述陶瓷主体的一个或更多个外表面上并包括第一导电金属的第一电极层以及位于所述第一电极层上并包括第二导电金属的镀层。所述外电极中的每个外电极的厚度为所述外电极的相应的第一电极层和镀层的厚度之和。所述厚度根据所述第一导电金属的杨氏模量和所述第二导电金属的杨氏模量而确定。所述外电极中的一个的第一厚度与所述上覆盖部和所述下覆盖部中的一个的第二厚度的第一比与所述第一导电金属的杨氏模量和所述第二导电金属的杨氏模量分别与所述上覆盖部和所述下覆盖部中包括的所述陶瓷材料的杨氏模量的第二比和第三比的立方根的倒数成比例。
根据本公开的一方面，一种多层陶瓷电子组件包括：陶瓷主体，包括彼此面对的第一内电极和第二内电极并且介电层介于所述第一内电极和所述第二内电极之间，并且所述陶瓷主体具有彼此背对的第一表面和第二表面、连接到所述第一表面和所述第二表面并彼此背对的第三表面和第四表面以及连接到所述第一表面至所述第四表面并彼此背对的第五表面和第六表面；以及第一外电极和第二外电极，位于所述陶瓷主体的外表面上并分别电连接到所述第一内电极和所述第二内电极，其中，所述陶瓷主体包括形成电容的有效部以及分别形成在所述有效部的上表面和下表面上的上覆盖部和下覆盖部，所述有效部包括彼此面对的所述第一内电极和所述第二内电极并且介电层介于所述第一内电极和所述第二内电极之间，并且所述第一外电极和所述第二外电极中的一个的第一厚度与所述上覆盖部和所述下覆盖部中的一个的第二厚度的第一比是所述第一外电极和所述第二外电极中的一个的第一杨氏模量与所述上覆盖部和所述下覆盖部中的一个的第二杨氏模量的第二比的立方根的倒数的70％或更大。
根据本公开的一方面，一种多层陶瓷电子组件包括：陶瓷主体，包括彼此面对的内电极并且介电层介于所述内电极之间，并且所述陶瓷主体具有彼此背对的第一表面和第二表面、连接到所述第一表面和所述第二表面并彼此背对的第三表面和第四表面以及连接到所述第一表面至所述第四表面并且彼此背对的第五表面和第六表面；以及外电极，位于所述陶瓷主体的外表面上并分别电连接到所述内电极，其中，所述陶瓷主体包括形成电容的有效部以及分别位于所述有效部的上表面和下表面上并包括陶瓷材料的上覆盖部和下覆盖部，所述有效部包括彼此面对的所述内电极并且介电层介于所述内电极之间，所述外电极均包括位于所述陶瓷主体的外表面上并包括第一导电金属的第一电极层以及位于所述第一电极层上并包括第二导电金属的镀层，所述外电极中的一个外电极的第一厚度是所述外电极中的所述一个外电极的所述第一电极层的第二厚度和所述外电极中的所述一个外电极的所述镀层的第三厚度之和，并且所述外电极中的所述一个外电极的所述第一厚度与所述上覆盖部和所述下覆盖部中的一个的第四厚度的第一比为所述第一导电金属的第一杨氏模量和所述第二导电金属的第二杨氏模量分别与所述上覆盖部和所述下覆盖部中的一个的陶瓷材料的第三杨氏模量的第二比和第三比的立方根的倒数的70％或更大。
根据本公开的一方面，一种多层陶瓷电子组件包括：陶瓷主体，包括彼此面对的内电极并且介电层介于所述内电极之间，并且所述陶瓷主体具有彼此背对的第一表面和第二表面、连接到所述第一表面和所述第二表面并彼此背对的第三表面和第四表面以及连接到所述第一表面至所述第四表面并彼此背对的第五表面和第六表面；以及外电极，位于所述陶瓷主体的外表面上并分别电连接到所述内电极，其中，所述陶瓷主体包括形成电容的有效部以及分别位于所述有效部的上表面和下表面上并包括陶瓷材料的上覆盖部和下覆盖部，所述有效部包括彼此面对的所述内电极并且介电层介于所述内电极之间，所述上覆盖部和所述下覆盖部中的一个的第一厚度为8μm至10μm，并且所述外电极包括镍，并且所述外电极的第二厚度为10.2μm或更小。
根据本公开的一方面，一种多层陶瓷电子组件包括：陶瓷主体，包括彼此面对的内电极并且介电层介于所述内电极之间，并且所述陶瓷主体具有彼此背对的第一表面和第二表面、连接到所述第一表面和所述第二表面并彼此背对的第三表面和第四表面以及连接到所述第一表面至所述第四表面并彼此背对的第五表面和第六表面；以及外电极，位于所述陶瓷主体的外表面上并分别电连接到所述内电极，其中，所述陶瓷主体包括形成电容的有效部以及分别位于所述有效部的上表面和下表面上并包括陶瓷材料的上覆盖部和下覆盖部，所述有效部包括彼此面对的所述内电极并且介电层介于所述内电极之间，所述上覆盖部和所述下覆盖部中的一个的第一厚度为8μm至10μm，并且所述外电极包括铜，并且所述外电极的第二厚度为12.4μm或更小。
根据本公开的一方面，一种多层陶瓷电子组件包括：有效部，包括在堆叠方向上交替地堆叠的第一内电极和第二内电极并且介电层介于所述第一内电极和所述第二内电极之间；上覆盖部，在所述堆叠方向上位于所述有效部上方、包括陶瓷材料并具有第一厚度T1；第一外电极，电连接到所述第一内电极、位于所述有效部和所述上覆盖部的大体上平行于所述堆叠方向的第一侧表面上、位于所述上覆盖部的大体上垂直于所述堆叠方向的上表面上、包括导电材料并且在所述上覆盖部的所述上表面的部分中具有在所述堆叠方向上的第二厚度T2，其中，所述陶瓷材料具有第一杨氏模量E1，所述导电材料具有第二杨氏模量E2，并且所述第二厚度T2满足以下表达式：
根据本公开的一方面，一种多层陶瓷电子组件包括：有效部，包括在堆叠方向上交替地堆叠的第一内电极和第二内电极并且介电层介于所述第一内电极和所述第二内电极之间；上覆盖部，在所述堆叠方向上位于所述有效部上方、包括陶瓷材料并具有第一厚度T1；第一外电极，电连接到所述第一内电极，包括：第一电极层，位于所述有效部和所述上覆盖部的大体上平行于所述堆叠方向的第一侧表面上、位于所述上覆盖部的大体上垂直于所述堆叠方向的上表面上、包括第一导电材料，并且在所述上覆盖部的所述上表面上的部分中具有在所述堆叠方向上的第二厚度T2，以及镀层，位于在所述上覆盖部的所述上表面上的所述第一电极层上、包括不同于所述第一导电材料的第二导电材料并且在所述上覆盖部的所述上表面上方的部分中具有在所述堆叠方向上的第三厚度T3，其中，所述陶瓷材料具有第一杨氏模量E1，所述第一导电材料具有第二杨氏模量E2，所述第二导电材料具有第三杨氏模量E3，所述第一外电极具有等于所述第二厚度T2和所述第三厚度T3之和的第四厚度T4，以上参数满足如下表达式：
或者
附图说明
通过下面结合附图的详细描述，本公开的以上和其他方面、特征和优点将被更清楚地理解，在附图中：
图1是示出根据本公开中的示例性实施例的多层陶瓷电容器的透视图；
图2是示出根据本公开中的示例性实施例的陶瓷主体的示意图；
图3是图2的分解透视图；
图4是根据本公开中的第一示例性实施例的沿图1的线I-I'截取的截面图；
图5是根据本公开中的第二示例性实施例的沿图1的线I-I'截取的截面图；以及
图6是图1的沿方向B观看的俯视图。
具体实施方式
在下文中，现将参照附图详细地描述本公开的示例性实施例。
图1是示出根据本公开中的示例性实施例的多层陶瓷电容器的透视图。
图2是示出根据本公开中的示例性实施例的陶瓷主体的示意图。
图3是图2的分解透视图。
图4是根据本公开中的第一示例性实施例的沿图1的线I-I'截取的截面图。
参照图1至图4，根据本公开中的示例性实施例的多层陶瓷电子组件可包括陶瓷主体110，陶瓷主体110包括介电层111以及第一内电极121和第二内电极122，第一内电极121和第二内电极122设置成彼此面对并且介电层111介于第一内电极121和第二内电极122之间。陶瓷主体110可具有在厚度(T)方向上彼此背对的第一表面S1和第二表面S2、连接到第一表面S1和第二表面S2并且在长度(L)方向上彼此背对的第三表面S3和第四表面S4以及连接到第一表面至第四表面并且在宽度(W)方向上彼此背对的第五表面S5和第六表面S6。第一外电极131和第二外电极132可设置在陶瓷主体110的外表面上，并且可分别电连接到第一内电极121和第二内电极122。陶瓷主体110包括：有效部A，在有效部A中形成电容，包括设置成彼此面对并且介电层111介于它们之间的第一内电极121和第二内电极122；以及上覆盖部C和下覆盖部C，分别形成在有效部A的上表面和下表面上。
将在下文中描述根据本公开中的示例性实施例的多层陶瓷电子组件(具体地，多层陶瓷电容器)。然而，根据本公开的多层陶瓷电子组件不限于此。
在根据本公开中的示例性实施例的多层陶瓷电容器中，“长度方向”指的是图1的“L”方向，“宽度方向”指的是图1的“W”方向，“厚度方向”指的是图1的“T”方向。这里，“厚度方向”指的是介电层堆叠所沿的方向，即“堆叠方向”。
在本公开中的示例性实施例中，陶瓷主体110的形状没有具体限制，但可以是如所示的六面体形状。
陶瓷主体110可具有彼此背对的第一表面S1和第二表面S2、将第一表面和第二表面彼此连接的第三表面S3和第四表面S4以及连接到第一表面至第四表面并且彼此背对的第五表面S5和第六表面S6。
第一表面S1和第二表面S2指的是陶瓷主体110在厚度方向上彼此背对的表面。第三表面S3和第四表面S4指的是陶瓷主体110在长度方向上彼此背对的表面。第五表面S5和第六表面S6指的是陶瓷主体110在宽度方向上彼此背对的表面。
陶瓷主体110的形状没有具体限制，但可以是如所示的长方体形状。
陶瓷主体110中的多个内电极121和122的端部可分别暴露于陶瓷主体的第六表面S6和第五表面S5。
内电极121和122可包括具有不同极性的第一内电极121和第二内电极122。
第一内电极121的端部可在第六表面S6处暴露，并且第二内电极122的端部可在第五表面S5处暴露。
第一内电极121的另一端和第二内电极122的另一端可形成为分别与第五表面S5和第六表面S6分开预定间隔。
第一外电极131和第二外电极132可分别形成在陶瓷主体的第六表面S6和第五表面S5上，并且可电连接到内电极。
根据本公开中的示例性实施例，介电层111的原材料没有具体限制，只要可获得足够的电容即可。例如，介电层111的原材料可以是钛酸钡(BaTiO3)粉末颗粒。
根据本公开的目的，介电层111的材料可通过将各种陶瓷添加剂、有机溶剂、增塑剂、粘合剂、分散剂等添加到诸如钛酸钡(BaTiO3)粉末颗粒等的粉末颗粒中来制备。
陶瓷主体110可包括有助于形成电容器的电容的有效部A以及分别在有效部A的上表面和下表面上形成为上边缘部和下边缘部的上覆盖部“C”和下覆盖部C。
有效部A可通过交替堆叠多个第一内电极121和第二内电极122并且使介电层111介于第一内电极121和第二内电极122之间来形成。
上覆盖部C和下覆盖部C可利用与介电层111的材料相同的材料来形成，并且除了上覆盖部C和下覆盖部C不包括内电极之外，上覆盖部C和下覆盖部C具有与介电层111的构造相同的构造。
也就是说，上覆盖部C和下覆盖部C可包括诸如钛酸钡(BaTiO3)基陶瓷材料的陶瓷材料。
上覆盖部C和下覆盖部C可通过在堆叠方向上分别在有效部A的上表面和下表面上堆叠单个介电层或者两个或更多个介电层来形成，并且可用于防止由于物理应力或化学应力而对内电极的损坏。
第一内电极121和第二内电极122中的每个的材料没有具体限制，但可以是包括银(Ag)、铅(Pb)、铂(Pt)、镍(Ni)和铜(Cu)中的一种或更多种的导电膏。
根据本公开中的示例性实施例的多层陶瓷电容器可包括电连接到第一内电极121的第一外电极131和电连接到第二内电极122的第二外电极132。
第一外电极131和第二外电极132可分别电连接到第一内电极121和第二内电极122，以形成电容。第二外电极132可连接到与第一外电极131连接到的电势不同的电势。
第一内电极121和第二内电极122可设置为彼此面对，并且介电层111介于第一内电极121和第二内电极122之间。第一内电极121和第二内电极122可分别交替地暴露于陶瓷主体110的在宽度方向上的第六表面S6和第五表面S5。
第一内电极121和第二内电极122分别交替地暴露于陶瓷主体110的在宽度方向上的第六表面S6和第五表面S5，使得反向几何电容器(RGC，reverse geometry capacitor)或低电感片式电容器(LICC)可如下所述实现。在这种情况下，陶瓷主体的长度方向和宽度方向均垂直于堆叠方向并且是基于陶瓷主体的尺寸来指定的，陶瓷主体的较大尺寸对应于长度方向并且陶瓷主体的较短尺寸对应于宽度方向。
在一般的多层陶瓷电子组件中，外电极可设置在陶瓷主体的在长度方向上彼此背对的端表面上。
当外电极位于陶瓷主体的在长度方向上的相对侧上时，当向外电极施加交流(AC)电流时，电流路径相对较长，并且可能形成大的电流回路。另外，感应磁场的大小增加，使得电感可能增加。
为了解决上述问题，根据本公开中的示例性实施例，第一外电极131和第二外电极132可分别设置在陶瓷主体110的在宽度方向上彼此背对的第六表面S6和第五表面S5上，以使电流路径比如果第一外电极131和第二外电极132分别设置在陶瓷主体的在长度方向上彼此背对的第三表面S3和第四表面S4上的情况短。
在这种情况下，第一外电极131和第二外电极132之间的间隔较小，因此电流路径可变得较小。因此，可缩短电流回路，使得可减小电感。
第一外电极131和第二外电极132可分别设置在陶瓷主体110的在宽度方向上的第六表面S6和第五表面S5上，并且可均延伸到陶瓷主体110的在厚度方向上的第一表面S1和第二表面S2。
根据本公开中的示例性实施例，第一外电极131和第二外电极132的设置在陶瓷主体110的在厚度方向上的第一表面S1和第二表面S2上的面积可共同占据陶瓷主体110的第一表面S1和第二表面S2中的每个的面积的50％或更多。
第一外电极131可包括设置在陶瓷主体110的外表面上并包括第一导电金属的第一电极层131a，第二外电极132可包括设置在陶瓷主体110的外表面上并包括第一导电金属的第一电极层132a。第一外电极131还可包括设置在第一电极层131a上并包括第二导电金属的镀层131b，第二外电极132还可包括设置在第一电极层132a上并包括第二导电金属的镀层132b。
尽管图4示出了包括一个层的镀层131b和132b，但镀层131b和132b不限于此，并且可包括例如两个或更多个镀层。
如下所述，参照图5，镀层可具有两层结构。因此，镀层可分别包括第一镀层131b和132b以及第二镀层131c和132c。
第一电极层131a和132a可包括第一导电金属和玻璃。
为了形成电容，第一外电极131和第二外电极132可分别形成在陶瓷主体110的在宽度方向上的第六表面S6和第五表面S5上，包括在第一外电极131中的第一电极层131a可电连接到第一内电极121，包括在第二外电极132中的第一电极层132a可电连接到第二内电极122。
第一电极层131a和132a可利用与第一内电极121和第二内电极122的导电材料相同的导电材料来形成，但是不限于此。例如，第一电极层131a和132a可利用例如从由铜(Cu)、银(Ag)、镍(Ni)以及它们的合金组成的组中选择的一种或更多种第一导电金属来形成。
第一电极层131a和132a可通过施加通过将玻璃料添加到第一导电金属粉末颗粒而制备的导电膏然后对其进行烧制来形成。
根据本公开中的示例性实施例，第一外电极131还可包括设置在第一电极层131a上并包括第二导电金属的镀层131b，第二外电极132还可包括设置在第一电极层132a上并包括第二导电金属的镀层132b。
第二导电金属没有具体限制，并且可以是例如从由铜(Cu)、镍(Ni)、锡(Sn)以及它们的合金组成的组中选择的一种或更多种。
第一导电金属和第二导电金属可以是相同的金属或可以是不同的金属。
例如，包括在第一电极层131a和132a中的第一导电金属可以是镍(Ni)，并且包括在镀层131b和132b中的第二导电金属可以是镍(Ni)、铜(Cu)或锡(Sn)。
同样地，包括在第一电极层131a和132a中的第一导电金属可以是铜(Cu)，并且包括在镀层131b和132b中的第二导电金属可以是镍(Ni)、铜(Cu)或锡(Sn)。
根据本公开中的示例性实施例，多层陶瓷电容器的厚度可以是100μm或更小。
近来，随着电路板的安装密度的增加，对厚度为100μm或更小的多层陶瓷电容器的需求已经增加。然而，具有100μm或更小的小厚度的多层陶瓷电容器具有诸如脆性增加和低断裂强度的问题。
这种低断裂强度使在测量、选择和缠绕多层陶瓷电容器时或在安装多层陶瓷电容器时多层陶瓷电容器将被破坏的可能性增大。
根据本公开中的示例性实施例，可基于第一外电极131和第二外电极132的导电金属的杨氏模量与覆盖部C的陶瓷材料的杨氏模量的比来调整第一外电极131和第二外电极132中的一个的厚度与覆盖部C中的一个的厚度之间的比。这可使具有100μm或更小的小厚度的多层陶瓷电容器的断裂强度增大，以防止由于对多层陶瓷电容器的损坏或裂纹引起的可靠性降低。
根据本公开中的示例性实施例，第一外电极131和第二外电极132的厚度(例如，如图4中的外电极的厚度t1和厚度t2之和，或如图5中的外电极的厚度t1、厚度t2和厚度t3之和)与上覆盖部C或下覆盖部C(上覆盖部C和下覆盖部C也可称为覆盖部C)的厚度tc的比可与第一外电极131和第二外电极132的杨氏模量与覆盖部C的杨氏模量的比的立方根的倒数成比例。例如，第一外电极131和第二外电极132的厚度与上覆盖部C或下覆盖部C的厚度tc的比可以是第一外电极131和第二外电极132的杨氏模量与上覆盖部C或下覆盖部C的杨氏模量的比的立方根的倒数的70％或更大。
根据本公开中的示例性实施例，可基于第一外电极131和第二外电极132的导电金属的杨氏模量与覆盖部C的陶瓷材料的杨氏模量的比的立方根值来确定根据覆盖部C的厚度tc的第一外电极131和第二外电极132的厚度。
由于覆盖部C中没有金属层，因此当覆盖部的厚度减小到预定厚度以下时，覆盖部的断裂强度可能迅速降低。
为了控制覆盖部C的脆性，需要确保外电极的厚度为预定厚度或更大厚度，以防止多层陶瓷电容器中发生裂纹。
在本公开中的示例性实施例中，可选择用于补充具有小厚度的覆盖部C的低断裂强度的外电极的适当厚度。详细地，外电极的厚度与覆盖部C的厚度tc的比可与第一外电极131和第二外电极132的导电金属的杨氏模量与覆盖部C的陶瓷材料的杨氏模量的比的立方根值的倒数成比例。
因此，根据本公开，可在数值上确定外电极的最小厚度，所述外电极的最小厚度可防止具有100μm或更小的小厚度的多层陶瓷电容器中在覆盖部C具有小厚度时可靠性降低。
根据本公开中的示例性实施例，在具有100μm或更小的小厚度的多层陶瓷电容器中，可确定外电极的厚度与覆盖部的厚度的比。在具有超过100μm厚度的根据现有技术的多层陶瓷电容器中，由于覆盖部的厚度较大，因此不发生工艺中的诸如损坏和裂纹的问题。
为了获得可防止由于损坏和裂纹导致的可靠性降低的外电极的厚度与覆盖部C的厚度tc的比(这变为参考值)，可计算第一外电极131和第二外电极132的导电金属的杨氏模量与覆盖部C的陶瓷材料的杨氏模量的比，并且可推导出比的立方根值。
可基于包括钛酸钡(BaTiO3)作为陶瓷材料的覆盖部C通过上述方法推导出根据外电极的材料的外电极的厚度。
例如，外电极可包括杨氏模量为覆盖部C的杨氏模量的约70％的镍(Ni)。外电极厚度需要为覆盖部C的厚度的80％或更大，以防止由于损坏和裂纹导致的可靠性降低。
作为另一示例，当外电极包括具有杨氏模量为覆盖部C的杨氏模量的约50％的铜(Cu)时，外电极厚度需要为覆盖部C的厚度的96％或更大，以防止由于损坏和裂纹导致的可靠性降低。
作为另一示例，当外电极包括杨氏模量为覆盖部C的杨氏模量的约20％的锡(Sn)时，外电极厚度需要为覆盖部C的厚度的130％或更大，以防止由于损坏和裂纹导致的可靠性降低。
如上所述，第一外电极131可包括包含第一导电金属的第一电极层131a以及设置在第一电极层131a上并包含第二导电金属的镀层131b，第二外电极132可包括包含第一导电金属的第一电极层132a以及设置在第一电极层132a上并包含第二导电金属的镀层132b。
第一外电极131的厚度可以是第一电极层131a的厚度和镀层131b的厚度之和，第二外电极132的厚度可以是第一电极层132a的厚度和镀层132b的厚度之和。可基于第一导电金属的杨氏模量和第二导电金属的杨氏模量来确定第一电极层和镀层的最小厚度。
当第一导电金属和第二导电金属是相同的金属时，可通过上述方法确定第一外电极131和第二外电极132中的每个的厚度。
例如，当覆盖部C的厚度tc为10μm并且第一导电金属和第二导电金属均为镍(Ni)时，第一外电极131和第二外电极132中的每个的总厚度(即，图4中的厚度t1和厚度t2之和)需要为8μm或更大，该总厚度为覆盖部C的厚度tc的80％或更大。例如，第一电极层131a和132a中的每个的厚度t1可以是3μm，并且镀层131b和132b中的每个的厚度t2可以是5μm。
第一导电金属和第二导电金属可以是不同的金属。在这种情况下，可通过使外电极的包括相应金属的相应层的厚度和外电极的总厚度的比与相应金属的杨氏模量和覆盖部C的杨氏模量的比结合来确定第一外电极131和第二外电极132中的每个的最小总厚度。
例如，当覆盖部C的厚度为10μm时，第一导电金属为镍(Ni)，第二导电金属为铜(Cu)，第一外电极131和第二外电极132中的每个的总厚度需要为9μm或更大，该总厚度为覆盖部C的厚度tc的90％或更大。例如，第一电极层131a和132a中的每个的厚度t1可以是3μm，并且镀层131b和132b中的每个的厚度t2可以是6μm。
总之，第一外电极131和第二外电极132中的每个的厚度可以是覆盖部C的厚度的80％或更大。例如，覆盖部C的厚度的可以为8μm至10μm。此外，当第一外电极131和第二外电极132包括镍(Ni)时，第一外电极131和第二外电极132的厚度可以为10.2μm或更小，或者当第一外电极131和第二外电极132包括铜(Cu)时，第一外电极131和第二外电极132的厚度可以为12.4μm或更小。
同时，当第一导电金属和第二导电金属的杨氏模量为覆盖部C的陶瓷材料的杨氏模量的70％或更大时，第一外电极131和第二外电极132中的每个的总厚度可以是覆盖部C的厚度tc的80％或更大。
当第一导电金属和第二导电金属的杨氏模量为覆盖部C的陶瓷材料的杨氏模量的大于等于50％且小于70％时，第一外电极131和第二外电极132中的每个的总厚度可以是覆盖部C的厚度tc的96％或更大。
当第一导电金属和第二导电金属的杨氏模量为覆盖部C的陶瓷材料的杨氏模量的大于等于20％且小于50％时，第一外电极131和第二外电极132中的每个的总厚度可以是覆盖部C的厚度tc的130％或更大。
参照图4，覆盖部C的厚度tc可以是多层陶瓷电子组件的宽度“W”的1/40或更小，并且可以是多层陶瓷电子组件的厚度“T”的1/5或更小。
当覆盖部C的厚度tc是多层陶瓷电子组件的宽度W的1/40或更小或者是多层陶瓷电子组件的厚度T的1/5或更小时，断裂强度可能迅速降低，使得可靠性可能由于损坏或裂纹而降低。
然而，根据本公开中的第一示例性实施例，即使覆盖部C的厚度tc是多层陶瓷电子组件的宽度W的1/40或更小且是多层陶瓷电子组件的厚度T的1/5或更小，也可基于外电极的导电金属的杨氏模量和陶瓷主体中的覆盖部的陶瓷材料的杨氏模量来调整外电极的厚度与覆盖部的厚度之间的比，以增加多层陶瓷电子组件的断裂强度。这样，能够防止由于损坏和裂纹导致的多层陶瓷电子组件的可靠性降低。
图5是根据本公开中的第二示例性实施例的沿图1的线I-I'截取的截面图。
如上所述，镀层可具有双层结构。因此，镀层可分别包括第一镀层131b和132b以及第二镀层131c和132c。
参照图5，在根据本公开中的第二示例性实施例的多层陶瓷电容器中，第一外电极131可包括设置在第一电极层131a上并包括第二导电金属的镀层，第二外电极132可包括设置在第一电极层132a上并包括第二导电金属的镀层。镀层可分别包括第一镀层131b和132b以及第二镀层131c和132c。
第二导电金属没有具体限制，但可以是例如从由铜(Cu)、镍(Ni)、锡(Sn)以及它们的合金组成的组中选择的一种或更多种。
第一导电金属和第二导电金属可以是相同的金属或可以是不同的金属。
例如，包括在第一电极层131a和132a中的第一导电金属可以是镍(Ni)，包括在镀层中的第一镀层131b和132b中的第二导电金属可以是镍(Ni)，并且镀层中的第二镀层131c和132c可包括锡(Sn)。
在这种情况下，第一外电极131和第二外电极132中的每个的总厚度(即，图5中的厚度t1、厚度t2和厚度t3之和)与覆盖部C的厚度tc的比可与第一外电极131和第二外电极132中的每个的杨氏模量与覆盖部C的杨氏模量的比的立方根的倒数成比例。
如上所述，第一导电金属和第二导电金属可以是不同的金属。在这种情况下，可通过将外电极的包括相应金属的相应层的厚度与外电极的总厚度的比与相应金属的杨氏模量与覆盖部C的杨氏模量的比结合来确定第一外电极131和第二外电极132中的每个的最小厚度。
例如，当覆盖部C的厚度为10μm时，第一导电金属为镍(Ni)，第一镀层131b和132b中包括的第二导电金属为镍(Ni)，第二镀层131c和132c中包括的第三导电金属为锡(Sn)，第一外电极131和第二外电极132中的每个的总厚度需要为10μm或更大，该总厚度是覆盖部C的厚度tc的100％或更大。例如，第一电极层131a和132a中的每个的厚度t1可以是3μm，第一镀层131b和132b中的每个的厚度t2可以是4μm，并且第二镀层131c和132c中的每个的厚度t3可以是2μm。
参照图5，覆盖部C的厚度tc可以是多层陶瓷电子组件的宽度W'的1/40或更小，并且可以是多层陶瓷电子组件的厚度T'的1/5或更小。
图6是图1的沿方向B观看的俯视图。
参照图6，第一外电极131和第二外电极132的设置在陶瓷主体110的在厚度方向上的第一表面S1和第二表面S2上的面积可占据陶瓷主体110的第一表面S1和第二表面S2中的每个的面积的50％或更大。
根据本公开中的另一示例性实施例的多层陶瓷电子组件可包括陶瓷主体110以及设置在陶瓷主体110的外表面上的外电极131和132。陶瓷主体110可包括设置成彼此面对的内电极121和122，并且介电层111介于内电极121和122之间。陶瓷主体110可具有彼此背对的第一表面S1和第二表面S2、连接到第一表面S1和第二表面S2并彼此背对的第三表面S3和第四表面S4以及连接到第一表面至第四表面并彼此背对的第五表面S5和第六表面S6。外电极131和132可分别电连接到内电极121和122。陶瓷主体110可包括：有效部A，在有效部A中，通过内电极121和122(介电层111介于内电极121和122之间)形成电容；以及上覆盖部C和下覆盖部C，分别形成在有效部A的上表面和下表面上。覆盖部可包括陶瓷材料。第一外电极131可包括设置在陶瓷主体110的外表面上并包括第一导电金属的第一电极层131a以及设置在第一电极层131a上并包括第二导电金属的镀层131b，第二外电极132可包括设置在陶瓷主体110的外表面上并包括第一导电金属的第一电极层132a以及设置在第一电极层132a上并包括第二导电金属的镀层132b。第一外电极131的厚度是第一电极层131a的厚度与镀层131b的厚度之和，第二外电极132的厚度是第一电极层132a的厚度与镀层132b的厚度之和。可基于第一导电金属的杨氏模量、第二导电金属的杨氏模量来确定外电极131和132的厚度，并且外电极131和132的厚度与覆盖部C的厚度tc的比与第一导电金属和第二导电金属的杨氏模量与覆盖部C的陶瓷材料的杨氏模量的比的立方根的倒数成比例。
在下面对根据本公开中的另一示例性实施例的多层陶瓷电子组件的描述中，将省略重复的特征。
根据本公开中的另一示例性实施例，如上所述，可根据外电极的导电金属的杨氏模量与陶瓷主体中的覆盖部的陶瓷材料的杨氏模量之间的比来调整外电极的厚度与覆盖部的厚度之间的比，以增加具有小厚度的多层陶瓷电容器的断裂强度。这样，可能够防止由于多层陶瓷电容器中的损坏和裂纹导致的可靠性降低。
在下文中，将描述根据本公开中的示例性实施例的制造多层陶瓷电子组件的方法，但是本公开不限于此。
在根据本公开中的示例性实施例的制造多层陶瓷电子组件的方法中，首先可将包括诸如钛酸钡(BaTiO3)粉末颗粒等的粉末颗粒的浆料施加到载体膜上并干燥，以制备多个陶瓷生片，得到介电层。
可通过经由将陶瓷粉末颗粒、粘合剂和溶剂彼此混合来制备浆料并通过刮刀法将浆料制造成具有几μm厚度的片形状来制造陶瓷生片。
可制备包括40重量份至50重量份(基于100重量份的导电膏)的平均颗粒尺寸为0.1μm至0.2μm的镍粉末颗粒的用于内电极的导电膏。
通过丝网印刷法将用于内电极的导电膏施加到陶瓷生片上以形成内电极，并且将其上设置有内电极图案的陶瓷生片堆叠以形成陶瓷主体110。
可在陶瓷主体的外表面上形成包括第一导电金属和玻璃的第一电极层。
第一导电金属没有具体限制，但可以是例如从由铜(Cu)、银(Ag)、镍(Ni)以及它们的合金组成的组中选择的一种或更多种。
玻璃没有具体限制，但可以是具有与用于制造普通的多层陶瓷电容器的外电极的玻璃的成分相同成分的材料。
第一电极层可形成在陶瓷主体的上表面和下表面以及端部上，以分别电连接到第一内电极和第二内电极。
第一电极层可包括基于第一导电金属体积百分比(vol％)为5或更多的玻璃。
可在第一电极层上形成包括第二导电金属的镀层。
第二导电金属没有具体限制，但可以是例如从由铜(Cu)、镍(Ni)、锡(Sn)以及它们的合金组成的组中选择的一种或更多种。
根据本公开中的示例性实施例，可根据外电极的导电金属的杨氏模量与陶瓷主体中的覆盖部的陶瓷材料的杨氏模量之间的比来调整外电极的厚度与覆盖部的厚度之间的比。
也就是说，外电极的厚度可被确定为与根据外电极的导电金属的杨氏模量与陶瓷主体中的覆盖部的陶瓷材料的杨氏模量之间的比的外电极的杨氏模量与覆盖部的杨氏模量的比的立方根的倒数成比例。
在表1中，具有各种厚度和多种导电金属的外电极设置在具有不同厚度的覆盖部的陶瓷主体的外表面上，并测量裂纹发生频率。
[表1]
*：比较示例
表1中的数据是从在多层陶瓷电容器100的陶瓷主体110在陶瓷主体110的长度方向L上的中心部沿着宽度-厚度方向(W-T)切割的每个电容器的截面(如图4中所示)的通过扫描电子显微镜(SEM)捕获的图像中测量每个电容器的尺寸来获得的。这里，每个外电极的厚度测量为第一电极层的厚度和镀层的厚度之和(例如，图4中的厚度t1和厚度t2之和)。为了测量裂纹发生频率，分析每个样品的200个样本。
样品1和样品2是比较示例，其中，覆盖部C的厚度为10μm，并且包括镍(Ni)的第一外电极131和第二外电极132中的每个的厚度小于覆盖部的厚度的80％，裂纹发生频率高。
样品3和样品4是发明示例，其中，覆盖部C的厚度为10μm，并且包括镍(Ni)的第一外电极131和第二外电极132中的每个的厚度为覆盖部的厚度的80％或更大，不发生裂纹，使得可靠性优异。
样品5至样品7是比较示例，其中，覆盖部C的厚度为10μm，并且包括铜(Cu)的第一外电极131和第二外电极132中的每个的厚度小于覆盖部的厚度的90％，裂纹发生频率高。
样品8和样品9是发明示例，其中，覆盖部C的厚度为10μm，并且包括铜(Cu)的第一外电极131和第二外电极132中的每个的厚度为覆盖部的厚度的90％或更大，不发生裂纹，使得可靠性优异。
样品10和样品11是比较示例，其中，覆盖部C的厚度是10μm，并且包括锡(Sn)的第一外电极131和第二外电极132中的每个的厚度小于覆盖部的厚度的130％，裂纹发生频率高。
样品12和样品13是发明示例，其中，覆盖部C的厚度为10μm，并且包括锡(Sn)的第一外电极131和第二外电极132中的每个的厚度为覆盖部的厚度的130％或更大，不发生裂纹，使得可靠性优异。
样品14和样品15是比较示例，其中，覆盖部C的厚度是8μm，并且包括镍(Ni)的第一外电极131和第二外电极132中的每个的厚度小于覆盖部的厚度的80％，裂纹发生频率高。
样品16和样品17是发明示例，其中，覆盖部C的厚度为8μm，并且包括镍(Ni)的第一外电极131和第二外电极132中的每个的厚度为覆盖部的厚度的80％或更大，不发生裂纹，使得可靠性优异。
样品18和样品19是比较示例，其中，覆盖部C的厚度为8μm，并且包括铜(Cu)的第一外电极131和第二外电极132中的每个的厚度小于覆盖部的厚度的90％，裂纹发生频率高。
样品20和样品21是发明示例，其中，覆盖部C的厚度为8μm，并且包括铜(Cu)的第一外电极131和第二外电极132中的每个的厚度为覆盖部的厚度的90％或更大，不发生裂纹，使得可靠性优异。
样品22和样品23是比较示例，其中，覆盖部C的厚度是8μm，并且包括锡(Sn)的第一外电极131和第二外电极132中的每个的厚度小于覆盖部的厚度的130％，裂纹发生频率高。
样品24和样品25是发明示例，其中，覆盖部C的厚度为8μm，并且包括锡(Sn)的第一外电极131和第二外电极132中的每个的厚度为覆盖部的厚度的130％或更大，不发生裂纹，使得可靠性优异。
样品26至样品30是具有不同的第一导电金属和第二导电金属(诸如第一导电金属是镍(Ni)并且第二导电金属是锡(Sn))的情况。在这种情况下，可通过将外电极的包括相应金属的相应层的厚度与外电极的总厚度的比和相应金属的杨氏模量与覆盖部C的杨氏模量的比结合来确定第一外电极131和第二外电极132中的每个的所需厚度。
样品26至样品28是比较示例，其中，覆盖部C的厚度为8μm，并且包括镍(Ni)和锡(Sn)的第一外电极131和第二外电极132中的每个的厚度与覆盖部的厚度的比超出本公开的数值范围，并且裂纹发生频率高。
样品29和样品30是发明示例，其中，覆盖部C的厚度为8μm，并且包括镍(Ni)和锡(Sn)的第一外电极131和第二外电极132中的每个的厚度与覆盖部的厚度的比在本公开的数值范围内，不发生裂纹，使得可靠性优异。
如上所述，根据本公开中的示例性实施例，可根据外电极的导电金属的杨氏模量与陶瓷主体中的覆盖部的陶瓷材料的杨氏模量之间的比来调整外电极的厚度与覆盖部的厚度之间的比，以增加具有小厚度的多层陶瓷电容器的断裂强度。这样，能够防止由于多层陶瓷电容器中的损坏或裂纹导致的可靠性降低。
尽管上面已经示出和描述了示例性实施例，但是对于本领域技术人员将明显的是，可在不脱离本发明的由所附权利要求限定的范围的情况下做出修改和改变。

Claims (35)

1.一种多层陶瓷电子组件，包括：
陶瓷主体，包括彼此面对的第一内电极和第二内电极并且介电层介于所述第一内电极和所述第二内电极之间，并且所述陶瓷主体具有彼此背对的第一表面和第二表面、连接到所述第一表面和所述第二表面并彼此背对的第三表面和第四表面以及连接到所述第一表面至所述第四表面并彼此背对的第五表面和第六表面；以及
第一外电极和第二外电极，位于所述陶瓷主体的外表面上并分别电连接到所述第一内电极和所述第二内电极，
其中，所述陶瓷主体包括形成电容的有效部以及分别形成在所述有效部的上表面和下表面上的上覆盖部和下覆盖部，所述有效部包括彼此面对的所述第一内电极和所述第二内电极并且介电层介于所述第一内电极和所述第二内电极之间，并且
所述第一外电极和所述第二外电极中的一个的第一厚度与所述上覆盖部和所述下覆盖部中的一个的第二厚度的第一比是所述第一外电极和所述第二外电极中的一个的第一杨氏模量与所述上覆盖部和所述下覆盖部中的一个的第二杨氏模量的第二比的立方根的倒数的70％或更大。
2.根据权利要求1所述的多层陶瓷电子组件，其中，所述第一外电极和所述第二外电极均包括位于所述陶瓷主体的外表面上并包括第一导电金属的第一电极层以及位于所述第一电极层上并包括第二导电金属的镀层。
3.根据权利要求2所述的多层陶瓷电子组件，其中，所述第一导电金属是从由铜、银、镍以及它们的合金组成的组中选择的一种或更多种。
4.根据权利要求2所述的多层陶瓷电子组件，其中，所述第二导电金属是从由铜、镍、锡以及它们的合金组成的组中选择的一种或更多种。
5.根据权利要求2所述的多层陶瓷电子组件，其中，所述镀层包括两个或更多个层。
6.根据权利要求1所述的多层陶瓷电子组件，其中，所述多层陶瓷电子组件的第三厚度为100μm或更小。
7.根据权利要求1所述的多层陶瓷电子组件，其中，所述第二厚度是所述多层陶瓷电子组件的宽度的1/40或更小。
8.根据权利要求1所述的多层陶瓷电子组件，其中，所述第二厚度是所述多层陶瓷电子组件的第三厚度的1/5或更小。
9.根据权利要求1所述的多层陶瓷电子组件，其中，所述陶瓷主体的长度是所述第三表面和所述第四表面之间的距离，所述陶瓷主体的宽度是所述第五表面和所述第六表面之间的距离，所述长度大于所述宽度，所述第一内电极和所述第二内电极交替地暴露于所述第五表面和所述第六表面。
10.根据权利要求1所述的多层陶瓷电子组件，其中，所述第一外电极和所述第二外电极分别位于所述陶瓷主体的所述第五表面和所述第六表面上，并且均延伸到所述第一表面和所述第二表面，并且
其中，所述陶瓷主体的所述第一表面的上部区域和所述第二表面的下部区域中的每个的50％或更大被所述第一外电极和所述第二外电极覆盖。
11.根据权利要求1所述的多层陶瓷电子组件，其中，所述上覆盖部和所述下覆盖部包括钛酸钡基陶瓷材料。
12.一种多层陶瓷电子组件，包括：
陶瓷主体，包括彼此面对的内电极并且介电层介于所述内电极之间，并且所述陶瓷主体具有彼此背对的第一表面和第二表面、连接到所述第一表面和所述第二表面并彼此背对的第三表面和第四表面以及连接到所述第一表面至所述第四表面并且彼此背对的第五表面和第六表面；以及
外电极，位于所述陶瓷主体的外表面上并分别电连接到所述内电极，
其中，所述陶瓷主体包括形成电容的有效部以及分别位于所述有效部的上表面和下表面上并包括陶瓷材料的上覆盖部和下覆盖部，所述有效部包括彼此面对的所述内电极并且介电层介于所述内电极之间，
所述外电极均包括位于所述陶瓷主体的外表面上并包括第一导电金属的第一电极层以及位于所述第一电极层上并包括第二导电金属的镀层，
所述外电极中的一个外电极的第一厚度是所述外电极中的所述一个外电极的所述第一电极层的第二厚度和所述外电极中的所述一个外电极的所述镀层的第三厚度之和，并且
所述外电极中的所述一个外电极的所述第一厚度与所述上覆盖部和所述下覆盖部中的一个的第四厚度的第一比为所述第一导电金属的第一杨氏模量和所述第二导电金属的第二杨氏模量分别与所述上覆盖部和所述下覆盖部中的一个的陶瓷材料的第三杨氏模量的第二比和第三比的立方根的倒数的70％或更大。
13.根据权利要求12所述的多层陶瓷电子组件，其中，所述外电极中的所述一个外电极的所述第一厚度是所述上覆盖部和所述下覆盖部中的一个的所述第四厚度的80％或更大。
14.根据权利要求12所述的多层陶瓷电子组件，其中，当所述第一导电金属的第一杨氏模量和所述第二导电金属的第二杨氏模量分别为所述上覆盖部和所述下覆盖部中的一个的陶瓷材料的第三杨氏模量的70％或更大时，所述外电极的所述第一厚度是所述上覆盖部和所述下覆盖部中的一个的所述第四厚度的80％或更大。
15.根据权利要求12所述的多层陶瓷电子组件，其中，当所述第一导电金属的第一杨氏模量和所述第二导电金属的第二杨氏模量分别为所述上覆盖部和所述下覆盖部中的一个的陶瓷材料的第三杨氏模量的大于等于50％且小于70％时，所述外电极的所述第一厚度是所述上覆盖部和所述下覆盖部中的一个的所述第四厚度的96％或更大。
16.根据权利要求12所述的多层陶瓷电子组件，其中，当所述第一导电金属的第一杨氏模量和所述第二导电金属的第二杨氏模量分别为所述上覆盖部和所述下覆盖部中的一个的陶瓷材料的第三杨氏模量的大于等于20％且小于50％时，所述外电极的所述第一厚度是所述上覆盖部和所述下覆盖部中的一个的所述第四厚度的130％或更大。
17.根据权利要求12所述的多层陶瓷电子组件，其中，所述多层陶瓷电子组件的第五厚度为100μm或更小。
18.根据权利要求12所述的多层陶瓷电子组件，其中，所述上覆盖部和所述下覆盖部中的一个的所述第四厚度是所述多层陶瓷电子组件的宽度的1/40或更小。
19.根据权利要求12所述的多层陶瓷电子组件，其中，所述上覆盖部和所述下覆盖部中的一个的所述第四厚度是所述多层陶瓷电子组件的第五厚度的1/5或更小。
20.根据权利要求12所述的多层陶瓷电子组件，其中，所述陶瓷主体的长度是所述第三表面和所述第四表面之间的距离，所述陶瓷主体的宽度是所述第五表面和所述第六表面之间的距离，所述长度大于所述宽度，并且所述内电极交替地暴露于所述第五表面和所述第六表面。
21.根据权利要求12所述的多层陶瓷电子组件，其中，所述外电极分别位于所述陶瓷主体的所述第五表面和所述第六表面上，并且均延伸到所述第一表面和所述第二表面，并且
其中，所述陶瓷主体的所述第一表面的上部区域和所述第二表面的下部区域中的每个的50％或更大被所述外电极覆盖。
22.根据权利要求12所述的多层陶瓷电子组件，其中，所述上覆盖部和所述下覆盖部包括钛酸钡基陶瓷材料。
23.权利要求12的多层陶瓷电子组件，其中，所述第一导电金属是从由铜、银、镍以及它们的合金组成的组中选择的一种或更多种。
24.根据权利要求12所述的多层陶瓷电子组件，其中，所述第二导电金属是从由铜、镍、锡以及它们的合金组成的组中选择的一种或更多种。
25.根据权利要求12所述的多层陶瓷电子组件，其中，所述镀层包括两个或更多个层。
26.一种多层陶瓷电子组件，包括：
陶瓷主体，包括彼此面对的内电极并且介电层介于所述内电极之间，并且所述陶瓷主体具有彼此背对的第一表面和第二表面、连接到所述第一表面和所述第二表面并彼此背对的第三表面和第四表面以及连接到所述第一表面至所述第四表面并彼此背对的第五表面和第六表面；以及
外电极，位于所述陶瓷主体的外表面上并分别电连接到所述内电极，
其中，所述陶瓷主体包括形成电容的有效部以及分别位于所述有效部的上表面和下表面上并包括陶瓷材料的上覆盖部和下覆盖部，所述有效部包括彼此面对的所述内电极并且介电层介于所述内电极之间，
所述上覆盖部和所述下覆盖部中的一个的第一厚度为8μm至10μm，并且
所述外电极包括镍，并且所述外电极的第二厚度为10.2μm或更小。
27.一种多层陶瓷电子组件，包括：
陶瓷主体，包括彼此面对的内电极并且介电层介于所述内电极之间，并且所述陶瓷主体具有彼此背对的第一表面和第二表面、连接到所述第一表面和所述第二表面并彼此背对的第三表面和第四表面以及连接到所述第一表面至所述第四表面并彼此背对的第五表面和第六表面；以及
外电极，位于所述陶瓷主体的外表面上并分别电连接到所述内电极，
其中，所述陶瓷主体包括形成电容的有效部以及分别位于所述有效部的上表面和下表面上并包括陶瓷材料的上覆盖部和下覆盖部，所述有效部包括彼此面对的所述内电极并且介电层介于所述内电极之间，
所述上覆盖部和所述下覆盖部中的一个的第一厚度为8μm至10μm，并且
所述外电极包括铜，并且所述外电极的第二厚度为12.4μm或更小。
28.一种多层陶瓷电子组件，包括：
有效部，包括在堆叠方向上交替地堆叠的第一内电极和第二内电极并且介电层介于所述第一内电极和所述第二内电极之间；
上覆盖部，在所述堆叠方向上位于所述有效部上方、包括陶瓷材料并具有第一厚度T1；
第一外电极，电连接到所述第一内电极、位于所述有效部和所述上覆盖部的大体上平行于所述堆叠方向的第一侧表面上、位于所述上覆盖部的大体上垂直于所述堆叠方向的上表面上、包括导电材料并且在所述上覆盖部的所述上表面的部分中具有在所述堆叠方向上的第二厚度T2，
其中，所述陶瓷材料具有第一杨氏模量E1，所述导电材料具有第二杨氏模量E2，并且所述第二厚度T2满足以下表达式：
29.根据权利要求28所述的多层陶瓷电子组件，其中，所述上覆盖部的所述第一厚度是所述多层陶瓷电子组件的宽度的1/40或更小。
30.根据权利要求28所述的多层陶瓷电子组件，其中，所述上覆盖部的所述第一厚度是所述多层陶瓷电子组件的第三厚度的1/5或更小。
31.根据权利要求28所述的多层陶瓷电子组件，所述多层陶瓷电子组件还包括：
下覆盖部，在所述堆叠方向上位于所述有效部下方、包括所述陶瓷材料并具有所述第一厚度T1；
第二外电极，电连接到所述第二内电极、位于所述有效部和所述上覆盖部的大体上平行于所述堆叠方向并与所述第一侧表面背对的第二侧表面上、位于所述上覆盖部的上表面上、包括所述导电材料、并且在所述上覆盖部的所述上表面上的部分中具有在所述堆叠方向上的所述第二厚度T2，
其中，所述第一外电极和所述第二外电极也均位于所述下覆盖部的下表面上，使得所述下覆盖部的所述下表面的50％或更大被所述第一外电极和所述第二外电极覆盖，并且所述上覆盖部的所述上表面的50％或更大被所述第一外电极和所述第二外电极覆盖。
32.一种多层陶瓷电子组件，包括：
有效部，包括在堆叠方向上交替地堆叠的第一内电极和第二内电极并且介电层介于所述第一内电极和所述第二内电极之间；
上覆盖部，在所述堆叠方向上位于所述有效部上方、包括陶瓷材料并具有第一厚度T1；
第一外电极，电连接到所述第一内电极，包括：
第一电极层，位于所述有效部和所述上覆盖部的大体上平行于所述堆叠方向的第一侧表面上、位于所述上覆盖部的大体上垂直于所述堆叠方向的上表面上、包括第一导电材料，并且在所述上覆盖部的所述上表面上的部分中具有在所述堆叠方向上的第二厚度T2，以及
镀层，位于在所述上覆盖部的所述上表面上的所述第一电极层上、包括不同于所述第一导电材料的第二导电材料并且在所述上覆盖部的所述上表面上方的部分中具有在所述堆叠方向上的第三厚度T3，
其中，所述陶瓷材料具有第一杨氏模量E1，所述第一导电材料具有第二杨氏模量E2，所述第二导电材料具有第三杨氏模量E3，所述第一外电极具有等于所述第二厚度T2和所述第三厚度T3之和的第四厚度T4，以上参数满足如下表达式：
或者
33.根据权利要求32所述的多层陶瓷电子组件，其中，所述上覆盖部的所述第一厚度是所述多层陶瓷电子组件的宽度的1/40或更小。
34.根据权利要求32所述的多层陶瓷电子组件，其中，所述上覆盖部的所述第一厚度是所述多层陶瓷电子组件的厚度的1/5或更小。
35.根据权利要求32所述的多层陶瓷电子组件，所述多层陶瓷电子组件还包括：
下覆盖部，在所述堆叠方向上位于所述有效部下方、包括所述陶瓷材料并具有所述第一厚度T1；
第二外电极，电连接到所述第二内电极、位于所述有效部和所述上覆盖部的大体上平行于所述堆叠方向并与所述第一侧表面背对的第二侧表面上、位于所述上覆盖部的所述上表面上并且在所述上覆盖部的所述上表面上的部分中具有在所述堆叠方向上的所述第二厚度T2，
其中，所述第一外电极和所述第二外电极也均位于所述下覆盖部的下表面上，使得所述下覆盖部的所述下表面的50％或更大被所述第一外电极和所述第二外电极覆盖，并且所述上覆盖部的所述上表面的50％或更大被所述第一外电极和所述第二外电极覆盖。
CN201811599478.5A 2018-04-20 2018-12-26 多层陶瓷电子组件 Active CN110391084B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20180046195 2018-04-20
KR10-2018-0046195 2018-04-20
KR1020180090639A KR20190122524A (ko) 2018-04-20 2018-08-03 적층 세라믹 전자부품
KR10-2018-0090639 2018-08-03

Publications (2)

Publication Number Publication Date
CN110391084A true CN110391084A (zh) 2019-10-29
CN110391084B CN110391084B (zh) 2022-10-11

Family

ID=68238067

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811599478.5A Active CN110391084B (zh) 2018-04-20 2018-12-26 多层陶瓷电子组件

Country Status (4)

Country Link
US (3) US10957488B2 (zh)
JP (1) JP7364152B2 (zh)
KR (2) KR102169905B1 (zh)
CN (1) CN110391084B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10957488B2 (en) * 2018-04-20 2021-03-23 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component
JP7092052B2 (ja) * 2019-01-23 2022-06-28 株式会社村田製作所 積層セラミックコンデンサ
JP2020202220A (ja) * 2019-06-07 2020-12-17 株式会社村田製作所 積層セラミック電子部品
JP6904383B2 (ja) * 2019-07-17 2021-07-14 Tdk株式会社 積層電子部品およびその実装構造
KR20220084754A (ko) * 2020-12-14 2022-06-21 삼성전기주식회사 적층형 전자 부품
JP2023043725A (ja) * 2021-09-16 2023-03-29 株式会社村田製作所 積層セラミックコンデンサ
JP2023048283A (ja) * 2021-09-28 2023-04-07 Tdk株式会社 金属端子付き電子部品

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1314686A (zh) * 2000-03-17 2001-09-26 株式会社村田制作所 叠层陶瓷电子器件
CN101162648A (zh) * 2006-09-29 2008-04-16 Tdk株式会社 叠层电容器及其制造方法
US20150021079A1 (en) * 2013-07-22 2015-01-22 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component to be embedded in board and printed circuit board having multilayer ceramic electronic component embedded therein
KR20150049162A (ko) * 2013-10-29 2015-05-08 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
CN105900195A (zh) * 2014-01-17 2016-08-24 京瓷株式会社 层叠型电子部件及其安装构造体

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06196351A (ja) * 1992-12-24 1994-07-15 Kyocera Corp 積層セラミックコンデンサの製造方法
DE102011076672B3 (de) 2011-05-30 2012-12-06 Osram Ag Signalisierungsvorrichtung und Sensorvorrichtung
KR102029468B1 (ko) * 2012-01-18 2019-10-07 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
KR101792268B1 (ko) 2012-03-13 2017-11-01 삼성전기주식회사 적층 세라믹 전자 부품
KR101444536B1 (ko) 2012-10-18 2014-09-24 삼성전기주식회사 적층 세라믹 전자 부품 및 그 제조방법
KR20140085097A (ko) * 2012-12-27 2014-07-07 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
JP5689143B2 (ja) * 2013-03-19 2015-03-25 太陽誘電株式会社 低背型積層セラミックコンデンサ
WO2014148133A1 (ja) * 2013-03-19 2014-09-25 株式会社村田製作所 積層セラミックコンデンサ
KR101862422B1 (ko) * 2013-06-14 2018-05-29 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
JP6798766B2 (ja) 2013-06-19 2020-12-09 太陽誘電株式会社 積層セラミックコンデンサ
US9460855B2 (en) 2013-10-01 2016-10-04 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board having the same
KR20140038912A (ko) * 2013-10-01 2014-03-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR101641574B1 (ko) 2014-02-03 2016-07-22 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품, 그 제조방법 및 적층 세라믹 전자부품 내장형 인쇄회로기판
JP2016136561A (ja) * 2015-01-23 2016-07-28 Tdk株式会社 積層コンデンサ
JP2016181597A (ja) 2015-03-24 2016-10-13 太陽誘電株式会社 積層セラミックコンデンサ
JP6436921B2 (ja) * 2015-03-30 2018-12-12 太陽誘電株式会社 積層セラミックコンデンサ
KR101884392B1 (ko) 2015-03-30 2018-08-02 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서
JP6632808B2 (ja) * 2015-03-30 2020-01-22 太陽誘電株式会社 積層セラミックコンデンサ
JP6822155B2 (ja) * 2017-01-12 2021-01-27 株式会社村田製作所 積層セラミックコンデンサおよびその実装構造体
US10957488B2 (en) * 2018-04-20 2021-03-23 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1314686A (zh) * 2000-03-17 2001-09-26 株式会社村田制作所 叠层陶瓷电子器件
CN101162648A (zh) * 2006-09-29 2008-04-16 Tdk株式会社 叠层电容器及其制造方法
US20150021079A1 (en) * 2013-07-22 2015-01-22 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component to be embedded in board and printed circuit board having multilayer ceramic electronic component embedded therein
KR20150049162A (ko) * 2013-10-29 2015-05-08 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
CN105900195A (zh) * 2014-01-17 2016-08-24 京瓷株式会社 层叠型电子部件及其安装构造体

Also Published As

Publication number Publication date
CN110391084B (zh) 2022-10-11
US10957488B2 (en) 2021-03-23
KR102568254B1 (ko) 2023-08-21
US11488779B2 (en) 2022-11-01
KR20190122533A (ko) 2019-10-30
US12020868B2 (en) 2024-06-25
JP7364152B2 (ja) 2023-10-18
JP2019192895A (ja) 2019-10-31
US20210166880A1 (en) 2021-06-03
US20190326058A1 (en) 2019-10-24
KR20200121277A (ko) 2020-10-23
KR102169905B1 (ko) 2020-10-26
US20220351909A1 (en) 2022-11-03

Similar Documents

Publication Publication Date Title
CN110164689B (zh) 多层陶瓷电子组件
CN110391084A (zh) 多层陶瓷电子组件
US11017948B2 (en) Multilayer ceramic electronic component
CN108682556A (zh) 多层陶瓷电容器及具有该多层陶瓷电容器的板
CN112530696B (zh) 多层电子组件
CN116417258A (zh) 多层电子组件
US11664164B2 (en) Multilayer electronic component
US11721491B2 (en) Multilayer electronic component
US11133131B2 (en) Multilayer ceramic electronic component
CN111326344B (zh) 层叠陶瓷电子部件和电路板
CN114765095A (zh) 多层电子组件及其制造方法
US11735367B2 (en) Multilayer electronic component
CN113161145B (zh) 多层电子组件
KR102500107B1 (ko) 적층 세라믹 전자부품
US12033804B2 (en) Multilayer electronic component
US20230260708A1 (en) Multilayer electronic component
US20230215627A1 (en) Multilayer electronic component
US20240203650A1 (en) Multilayer electronic component
US20230215650A1 (en) Multilayer electronic component

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant