CN110389615B - 电压调整电路 - Google Patents

电压调整电路 Download PDF

Info

Publication number
CN110389615B
CN110389615B CN201910679602.7A CN201910679602A CN110389615B CN 110389615 B CN110389615 B CN 110389615B CN 201910679602 A CN201910679602 A CN 201910679602A CN 110389615 B CN110389615 B CN 110389615B
Authority
CN
China
Prior art keywords
tube
electrode
voltage
nmos tube
pmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910679602.7A
Other languages
English (en)
Other versions
CN110389615A (zh
Inventor
邵博闻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201910679602.7A priority Critical patent/CN110389615B/zh
Publication of CN110389615A publication Critical patent/CN110389615A/zh
Application granted granted Critical
Publication of CN110389615B publication Critical patent/CN110389615B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Abstract

本发明提供一种电压调整电路，包括第一至第四PMOS管、第一至第七NMOS管、第一至第三电阻和第一至第三电容；传统电压调整电路中的第一电容被分为新的两个第一、第二电容，当本发明中的输出负载电流100μA突变到10mA，输出电压恢复到终值5％所需的时间为1.34us，在负载快速跳变时，能加速输出电压的稳定。避免了负载电流可能发生突变造成输出电压的抖动。

Description

电压调整电路
技术领域
本发明涉及集成电路领域，特别是涉及一种电压调整电路。
背景技术
电压调整器/线性稳压器在集成电路中被广泛应用。如图1所示，图1显示的是一种现有的电压调整电路，由四个PMOS晶体管MP1～MP4，六个NMOS晶体管MN1～MN6，一个电容C1，两个电阻R1、R2组成。其中VB1～VB4是相应MOS晶体管栅极偏置电压，来自其它电路在实际应用中负载电流有可能发生突变造成输出电压抖动，这种传统的电压调整器，当负载电流突然变大时，将使输出电压OUT迅速下降，并且恢复较慢。图1中，NGATE端的电压由于电容C1较大，充电电流小。
因此，为了解决负载电流可能发生突变造成输出电压抖动的问题，需要提出一种新的电压调整电路。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种电压调整电路，用于解决现有技术中负载电流可能发生突变造成输出电压抖动的问题。
为实现上述目的及其他相关目的，本发明提供一种电压调整电路，至少包括：第一至第四PMOS管、第一至第七NMOS管、第一至第三电阻和第一至第三电容；其中所述第一、第二PMOS管的源极、第六NMOS管的漏极与电源电压端VDD相连接；所述第一PMOS管的漏极与第三PMOS的源极连接；第一PMOS管的栅极、第二PMOS管的栅极与第三PMOS管的漏极、第三NMOS管的漏极相连接；所述第二PMOS管的漏极与第四PMOS管的源极连接；该第四PMOS管的栅极与第三PMOS管的栅极连接；所述第四PMOS管的漏极与第四NMOS管的漏极、第六NMOS管的栅极、第一电容的上极板相连接；所述第三NMOS管的栅极与第四NMOS管的栅极连接；所述第三NMOS管的源极与第一NMOS管的漏极相连；第四NMOS管的源极与第二NMOS管的漏极连接；第一NMOS管的源极与第二NMOS管的源极、第五NMOS管的漏极相连；所述第六NMOS管的源极与第一电阻的一端连接，节点为该电路的输出端OUT；所述第一电阻的另一端与第二电阻的一端、第二NMOS管的栅极相连接；所述输出端OUT连接第三电容的上极板；第三电容的下极板连接第三电阻的一端、第七NMOS管的栅极；所述第三电阻的另一端连接第二电容的下极板、第七NMOS管的漏极。
优选地，所述第五NMOS管的源极、第一电容的下极板、所述第二电阻的另一端以及第七NMOS管的源极相互连接，并且接地。
优选地，所述第一、第二PMOS管的源极、第六NMOS管的漏极的连接端接入偏置电流源的一端，该偏置电流源的另一端与所述第三电阻的另一端、第七NMOS管的漏极、第二电容的下极板共节点CBOT。
优选地，所述第二电容的上极板为直流工作点NGATE。
优选地，所述第一NMOS管的栅极为电压输入端VREF。
优选地，所述第五NMOS管的栅极接入偏置电压VB1。
优选地，所述第三NMOS管的栅极与第四NMOS管的栅极之间的电压为偏置电压VB2；所述第三PMOS管的栅极与第四PMOS管的栅极之间的电压为偏置电压VB3；所述第一PMOS管的栅极与第二PMOS管的栅极之间的电压为偏置电压VB4。
优选地，所述第七NMOS管的栅极为DET端，所述电压调整电路正常工作时，所述DET端和所述节点CBOT电压相等。
如上所述，本发明的电压调整电路，具有以下有益效果：在负载快速跳变时，能加速输出电压的稳定。
附图说明
图1显示的是一种现有的电压调整电路图；
图2显示为本发明的电压调整电路图；
图3显示为本发明的传统的电压调整电路和本发明的电压调整电路中输出电压-时间关系曲线的对比。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图3。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明提供一种电压调整电路，参考图2，图2显示为本发明的电压调整电路图。该电压调整电路包括：第一至第四PMOS管、第一至第七NMOS管、第一至第三电阻和第一至第三电容；参考图2，亦即该电压调整电路包括：第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4；第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7；第一电阻R1、第二电阻R2、第三电阻R3；第一电容C1、第二电容C2、第三电容C3。
其中所述第一、第二PMOS管的源极、第六NMOS管的漏极与电源电压端VDD相连接；也就是说，图2中，所述第一PMOS管MP1的source端(源极)、第二PMOS管MP2的source端(源极)与所述第六NMOS管MN6的drain端(漏极)、电源电压端VDD相互连接。
所述第一PMOS管的漏极与第三PMOS管的源极连接；亦即第一PMOS管MP1的drain端(漏极)和所述第三PMOS管MP3的source端(源极)相互连接。
第一PMOS管的栅极、第二PMOS管的栅极与第三PMOS管的漏极、第三NMOS管的漏极相连接；参考图2，也就是说所述第一PMOS管MP1的Gate端(栅极)、所述第二PMOS管MP2的Gate端(栅极)和所述第三PMOS管MP3的drain端(漏极)、第三NMOS管MN3的drain端(漏极)相互连接在一起。
所述第二PMOS管的漏极与第四PMOS管的源极连接；亦即所述第二PMOS管MP2的drain端(漏极)与所述第四PMOS管MP4的source端(源极)彼此相互连接。该第四PMOS管的栅极与第三PMOS管的栅极连接；亦即所述第四PMOS管MP4的Gate端(栅极)与所述第三PMOS管MP3的Gate端(栅极)连接在一起。
所述第四PMOS管的漏极与第四NMOS管的漏极、第六NMOS管的栅极、第一电容的上极板相连接；也就是说所述第四PMOS管MP4的drain端(漏极)与第四NMOS管MN4的drain端(漏极)、第六NMOS管MN6的Gate端(栅极)、第一电容C1的上极板相连接在一起。
所述第三NMOS管的栅极与第四NMOS管的栅极连接；即所述第三NMOS管MN3的Gate端(栅极)与第四NMOS管MN4的Gate端(栅极)相互连接。所述第三NMOS管的源极与第一NMOS管的漏极相连；即所述第三NMOS管MN3的source端(源极)与第一NMOS管MN1的drain端(漏极)彼此相互连接。
第四NMOS管的源极与第二NMOS管的漏极连接；即所述第四NMOS管MN4的source端(源极)与第二NMOS管MN2的drain端(漏极)相互连接。第一NMOS管的源极与第二NMOS管的源极、第五NMOS管的漏极相连；亦即所述第一NMOS管MN1的source端(源极)与第二NMOS管MN2的source端(源极)、第五NMOS管MN5的drain端(漏极)相互连接。
所述第六NMOS管的源极与第一电阻的一端连接，节点为该电路的输出端OUT；如图2所示，亦即所述第六NMOS管MN6的source端(源极)与第一电阻R1的一端连接，节点表示该电路的输出端OUT。所述第一电阻的另一端与第二电阻的一端、第二NMOS管的栅极相连接；亦即所述第一电阻R1的另一端与第二电阻R2的一端、第二NMOS管MN2的Gate端(栅极)相互连接。
所述输出端OUT连接第三电容的上极板；即该电压调整电路的OUT输出端与所述第三电容C3的其中一个极板(上极板)连接。所述第三电容C3的另一个极板(下极板)连接所述第三电阻R3的其中一端、第七NMOS管MN7的Gate端(栅极)；所述第三电阻R3的另一端连接第二电容C2的另一极板(下极板)、所述第七NMOS管MN7的drain端(漏极)。
本发明进一步地，如图2所示，所述第五NMOS管的源极、第一电容的下极板、所述第二电阻的另一端以及第七NMOS管的源极相互连接，并且接地。也就是说，所述第五NMOS管MN5的source端(源极)、第一电容C1的其中一个极板(下极板)、所述第二电阻R2的另一端以及所述第七NMOS管MN7的source端(源极)彼此相互连接，共节点，该节点接地。
本发明再进一步地，所述第一、第二PMOS管的源极、第六NMOS管的漏极的连接端接入偏置电流源的一端，该偏置电流源的另一端与所述第三电阻的另一端、第七NMOS管的漏极、第二电容的下极板共节点CBOT。亦即，所述第一PMOS管MP1的source端(源极)和所述第二PMOS管MP2的source端(源极)与所述第六NMOS管MP6的drain端(漏极)相互连接且共节点，接电源电压VDD，该节点(接电源电压VDD端)处接入偏置电流IB，所述偏置电流的连接在所述电源电压VDD与所述节点CBOT之间，而所述第三电阻R3的另一端、第七NMOS管MN7的drain端(漏极)、第二电容C2的另一极板(下极板)共节点CBOT。
本发明更进一步地，所述第二电容的上极板为直流工作点NGATE。如图2所示，所述第二电容C2的一端(上极板)为NGATE端，作为所述电压调整电路的直流工作点。
本发明优选地，所述第一NMOS管的栅极为电压输入端VREF。也就是说，所述第一NMOS管MN1的Gate端(栅极)作为电压输入端VREF。
本发明再进一步地，所述第五NMOS管的栅极接入偏置电压VB1，也就是说，所述第五NMOS管MN5的Gate端(栅极)连接偏置电压VB1，该偏置电压VB1来自其他电路。
同时，本发明进一步地，所述第三NMOS管的栅极与第四NMOS管的栅极之间的电压为偏置电压VB2；所述第三PMOS管的栅极与第四PMOS管的栅极之间的电压为偏置电压VB3；所述第一PMOS管的栅极与第二PMOS管的栅极之间的电压为偏置电压VB4。也即所述第三NMOS管MN3的Gate端(栅极)与第四NMOS管MN4的Gate端(栅极)之间的电压为偏置电压VB2；所述第三PMOS管MP3的Gate端(栅极)与第四PMOS管MP4的栅极Gate端(栅极)之间的电压为偏置电压VB3；所述第一PMOS管MP1的栅极Gate端(栅极)与第二PMOS管MP2的栅极Gate端(栅极)之间的电压为偏置电压VB4。
本发明更进一步地，所述第七NMOS管的栅极为DET端，所述电压调整电路正常工作时，所述DET端和所述节点CBOT电压相等。亦即所述第七NMOS管MN7的Gate端(栅极)为DET端，在所述电压调整电路正常工作状态，所述DET端与所述节点CBOT的电压二者相等。
相比传统的电压调整电路，如图1所示，图1中的第一电容C1的值相当于图2中的第二电容C1和所述第二电容C2的值的总和。本发明的所述电压调整电路正常工作时，所述DET端和所述节点CBOT电压相等。当所述输出端OUT下跳变时，所述DET端下跳变，所述第七NMOS管MN7关断，节点CBOT的电压上升，加速了第二电容C2的充电，使得NGATE端快速上升到所需的直流工作点，所述输出端OUT快速被拉升。
如图3所示，图3显示为本发明的传统的电压调整电路和本发明的电压调整电路中输出电压-时间关系曲线的对比。其中，位于上方的为传统的电压调整电路中的电压-时间关系，位于下方的为本发明的电压调整电路中的电压-时间关系，当本发明中的输出负载电流100μA突变到10mA，输出电压恢复到终值5％所需的时间为1.34us；而传统的电压调整电路中的输出负载电流100μA突变到10mA，输出电压恢复到终值5％所需的时间为8us。因此，在负载快速跳变时，能加速输出电压的稳定。
综上所述，本发明的电压调整电路在传统的电压调整电路的基础上进行了改进，在负载快速跳变时，能加速输出电压的稳定。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (6)

1.一种电压调整电路，其特征在于，至少包括：
第一至第四PMOS管、第一至第七NMOS管、第一至第三电阻和第一至第三电容；
其中所述第一、第二PMOS管的源极、第六NMOS管的漏极与电源电压端VDD相连接；所述第一PMOS管的漏极与第三PMOS管的源极连接；第一PMOS管的栅极、第二PMOS管的栅极与第三PMOS管的漏极、第三NMOS管的漏极相连接；所述第二PMOS管的漏极与第四PMOS管的源极连接；该第四PMOS管的栅极与第三PMOS管的栅极连接；所述第四PMOS管的漏极与第四NMOS管的漏极、第六NMOS管的栅极、第一电容的上极板相连接；所述第三NMOS管的栅极与第四NMOS管的栅极连接；所述第三NMOS管的源极与第一NMOS管的漏极相连；第四NMOS管的源极与第二NMOS管的漏极连接；第一NMOS管的源极与第二NMOS管的源极、第五NMOS管的漏极相连；
所述第六NMOS管的源极与第一电阻的一端连接，节点为该电路的输出端OUT；所述第一电阻的另一端与第二电阻的一端、第二NMOS管的栅极相连接；
所述输出端OUT连接第三电容的上极板；第三电容的下极板连接第三电阻的一端、第七NMOS管的栅极；所述第三电阻的另一端连接第二电容的下极板、第七NMOS管的漏极；
所述第五NMOS管的源极、第一电容的下极板、所述第二电阻的另一端以及第七NMOS管的源极相互连接，并且接地；
所述第一、第二PMOS管的源极、第六NMOS管的漏极的连接端接入偏置电流源的一端，该偏置电流源的另一端与所述第三电阻的另一端、第七NMOS管的漏极、第二电容的下极板共节点CBOT。
2.根据权利要求1所述的电压调整电路，其特征在于：所述第二电容的上极板为直流工作点NGATE。
3.根据权利要求1所述的电压调整电路，其特征在于：所述第一NMOS管的栅极为电压输入端VREF。
4.根据权利要求1所述的电压调整电路，其特征在于：所述第五NMOS管的栅极接入偏置电压VB1。
5.根据权利要求1所述的电压调整电路，其特征在于：所述第三NMOS管的栅极与第四NMOS管的栅极之间的电压为偏置电压VB2；所述第三PMOS管的栅极与第四PMOS管的栅极之间的电压为偏置电压VB3；所述第一PMOS管的栅极与第二PMOS管的栅极之间的电压为偏置电压VB4。
6.根据权利要求1所述的电压调整电路，其特征在于：所述第七NMOS管的栅极为DET端，所述电压调整电路正常工作时，所述DET端和所述节点CBOT电压相等。
CN201910679602.7A 2019-07-26 2019-07-26 电压调整电路 Active CN110389615B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910679602.7A CN110389615B (zh) 2019-07-26 2019-07-26 电压调整电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910679602.7A CN110389615B (zh) 2019-07-26 2019-07-26 电压调整电路

Publications (2)

Publication Number Publication Date
CN110389615A CN110389615A (zh) 2019-10-29
CN110389615B true CN110389615B (zh) 2021-04-06

Family

ID=68287414

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910679602.7A Active CN110389615B (zh) 2019-07-26 2019-07-26 电压调整电路

Country Status (1)

Country Link
CN (1) CN110389615B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111290461B (zh) * 2020-03-09 2022-03-08 上海华虹宏力半导体制造有限公司 电压调整器
CN112099560A (zh) * 2020-09-25 2020-12-18 上海华虹宏力半导体制造有限公司 线性稳压器
CN113347763B (zh) * 2021-07-29 2021-11-19 上海裕芯电子科技有限公司 一种具有功能型定时电路的芯片

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10078342B2 (en) * 2016-06-24 2018-09-18 International Business Machines Corporation Low dropout voltage regulator with variable load compensation
CN107092295B (zh) * 2017-04-28 2018-08-14 电子科技大学 一种高摆率快速瞬态响应ldo电路
CN108287588B (zh) * 2018-01-30 2019-10-11 上海华虹宏力半导体制造有限公司 电压调整器
CN109062308B (zh) * 2018-09-29 2020-06-09 上海华虹宏力半导体制造有限公司 电压调整电路
CN109710017B (zh) * 2019-02-12 2024-03-19 麦堆微电子技术（上海）有限公司 一种低压差线性稳压器系统

Also Published As

Publication number Publication date
CN110389615A (zh) 2019-10-29

Similar Documents

Publication Publication Date Title
CN110389615B (zh) 电压调整电路
US9081404B2 (en) Voltage regulator having input stage and current mirror
JP5008472B2 (ja) ボルテージレギュレータ
CN108075737B (zh) 用于驱动电容性负载的低输出阻抗、高速高压电压生成器
CN113359931B (zh) 线性稳压器及软启动方法
JP2014098984A (ja) 基準電圧発生回路
CN102331806A (zh) 差动放大电路以及串联稳压器
TW201931046A (zh) 包括帶隙參考電路的電路
JP2014115861A (ja) バンドギャップリファレンス回路
CN110690864A (zh) 能隙电压参考电路
CN114356008B (zh) 一种低压差线性稳压器
CN103955251B (zh) 一种高压线性稳压器
CN212586761U (zh) 一种基于低压放大器的易集成稳压电路
CN109062308B (zh) 电压调整电路
CN116736922A (zh) 低压差线性稳压器
CN115079762B (zh) 低压差线性稳压器电路
CN110908427A (zh) 一种应用于高压线性稳压器的限流保护电路
CN107193317B (zh) 稳压器
CN113885639B (zh) 基准电路、集成电路及电子设备
TW202310546A (zh) 降壓電路
CN112684841B (zh) 高电源抑制比的低压差线性稳压器
CN112558680B (zh) 线性调整器及其控制电路
CN114895739B (zh) 一种ldo电路
CN111831046A (zh) 输出级电路及其稳压器
CN112994697B (zh) 一种比较器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant