CN113347763B - 一种具有功能型定时电路的芯片 - Google Patents
一种具有功能型定时电路的芯片 Download PDFInfo
- Publication number
- CN113347763B CN113347763B CN202110860485.1A CN202110860485A CN113347763B CN 113347763 B CN113347763 B CN 113347763B CN 202110860485 A CN202110860485 A CN 202110860485A CN 113347763 B CN113347763 B CN 113347763B
- Authority
- CN
- China
- Prior art keywords
- nmos transistor
- transistor
- resistor
- circuit
- pmos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
- H05B45/50—Circuit arrangements for operating light-emitting diodes [LED] responsive to malfunctions or undesirable behaviour of LEDs; responsive to LED life; Protective circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
- H05B45/40—Details of LED load circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
- Y02B20/40—Control techniques providing energy savings, e.g. smart controller or presence detection
Landscapes
- Electronic Switches (AREA)
Abstract
一种具有功能型定时电路芯片，包括一种具有功能型定时电路的芯片，其特征在于，包括芯片内部电路、端口和外围负载LED；低电池防摔电路、OSC振荡电路、晶振检测电路、功能选择电路、逻辑驱动电路、内部NMOS管及定时电路；所述端口包括外围电路输出端L、供电电源VDD、第一振荡器输入端OSCO、第二振荡器输入端OSCI、第一开关SW1与第二开关SW2。因此，本发明可有效解决定时定时电路芯片应用于电池盒产品时，因运输途中或人为操作摔落所造成的定时复位问题，以及晶振未接时外围负载LED输出问题和客户所需多种功能的需求；相比同类的产品降低了电路功耗，本发明有效地节省了外围应用成本。
Description
技术领域
本发明属于照明电路技术领域，涉及一种具有功能型定时电路的芯片。
背景技术
集成电路的日益成熟，户外照明应用越来越广泛，户外照明是在道路上
设置为在夜间给车辆和行人提供必要能见度的照明设施。户外照明可以改善
交通条件，减轻驾驶员疲劳，并有利于提高道路通行能力和保证交通安全。
庭院灯、景观灯与路灯形成立体的照明模式，增强道路装饰效果，美化城市
夜景，也可弥补道路灯照度的不足。
目前，具有定时开启及关断的LED 照明在户外照明应用中成了主力。具
有开启及关断的功能可以减少人为控制，可保证LED 照明灯在白天关断和夜
晚开启。本领域技术人员清楚，LED 照明离不开电池盒产品，然而，在应用
电池盒产品时，在运输途中或人为操作失误均可能导致电池盒中电池抖动造
成供电瞬间消失，通常电池供电瞬间消失的时间最大可达5~10ms。
在现有技术中，可以采用一种用存储记忆方式去保持该供电电压持续一
会，但该技术方案所涉及的芯片内部功耗会较高，不适合长时间存储信息且
成本较高；另外一种方式可以在供电电源端并联电容，虽然该技术方案可有
效解决上述问题，但应用成本相应提高不少。
发明内容
为解决的上述技术问题，本发明提出一种全新的具有功能型定时电路的
芯片，其通过内置电池防摔功能电路和晶振检测灯功能，以有效地延迟内部
电池放电时间，在防摔时间过后不需要定时复位，降低客户因外围电路所产生的应用成本，同时降低了芯片功耗。
为实现上述目的，本发明的技术方案如下：
一种具有功能型定时电路的芯片，其包括芯片内部电路、端口和外围负
载LED；低电池防摔电路、OSC 振荡电路、晶振检测电路、功能选择电路、
逻辑驱动电路、内部NMOS 管及定时电路；
所述端口包括外围电路输出端L、供电电源VDD、第一振荡器输入端
OSCO、第二振荡器输入端OSCI、第一开关SW1 与第二开关SW2；所述
外围负载LED 接在外围电路输出端L 和供电电源VDD 之间；
其中，供电电源VDD 经所述低电池防摔电路产生供电电压VDD1，所
述供电电压VDD1 为所述定时电路提供电源，所述OSC 振荡电路、晶振检
测电路、功能选择电路及逻辑驱动电路由VDD 供电；所述第一开关SW1 与
第二开关SW2 的输出端接所述功能选择电路的输入端，电池接在所述第一
开关SW1 与第二开关SW2 的输入端接在所述供电电压VDD 和接地端之间，
所述功能选择电路输出用于控制所述外围负载的多种功能状态；所述功能选
择电路输出端接所述逻辑驱动电路的一输入端，并通过所述第一开关SW1
与第二开关SW2 输出的开关选择来决定所述外围电路输出端L 的输出；
所述第一振荡器输入端OSCO 和第二振荡器输入端OSCI 为所述OSC
振荡电路的输入端，所述OSC 振荡电路的输出端接所述晶振检测电路与所
述定时电路的输入端，所述定时电路用于产生固定周期，所述逻辑驱动电路
接所述定时电路、晶振检测电路与定时电路的输出端，所述逻辑驱动电路的
输出端接所述内部NMOS 管的栅极，所述内部NMOS 管的源极连接地端，
所述内部NMOS 管的漏极接所述外围电路输出端L。
进一步地，所述的电池防摔电路，其包括：
第一PMOS 管P1、第二PMOS 管P2、第三PMOS 管P3、第四PMOS
管P4、第一NMOS 管N1、第二NMOS 管N2、第三NMOS 管N3、第四
NMOS 管N4、第五NMOS 管N5、第一电阻R1、第二电阻R2、第三电阻
R3 及第一电容C1；
所述第一PMOS 管P1、第二PMOS 管P2、第三PMOS 管P3 的源极
与第一NMOS 管N1 的栅极及第三电阻R3 的一端相连，且接在所述供电电
源VDD 上，所述第一PMOS 管P1 的栅极与漏极与第一NMOS 管N1 的漏
极相连，所述第一NMOS 管N1 的源极与第二电阻R2 的一端相连，所述第
二电阻R2 的另一端与第一电阻R1 的一端及第二NMOS 管N2 的栅极相连；
所述第二NMOS 管N2 的漏极与第二PMOS 管P2 的栅极、漏极及第三
NMOS 管N3 的栅极相连，所述第二NMOS 管N2 的源极与第一电阻R1 的
另一端、第三NMOS 管N3 的源极、第四NMOS 管N4 的源极及第一电容
C1 的一端接在接地端GND 上；所述第三NMOS 管N3 的漏极与第三PMOS
管P3 的栅极、第三PMOS 管P3 的漏极及第四PMOS 管P4 的源极、第五
NMOS 管N5 的栅极相连；所述第四PMOS 管P4 的栅极与所述第四PMOS
管P4 的漏极、第四NMOS 管N4 的栅极、所述第四PMOS 管P4 的漏极连
接在一起；所述第三电阻R3 的另一端与第五NMOS 管N5 的漏极相连，所
述第五NMOS 管N5 的源极与第一电容C1 的另一端相连且连接供电电源
VDD1。
进一步地，所述的电池防摔电路，其包括：
第一PMOS 管P1、第二PMOS 管P2、第三PMOS 管P3、第四PMOS
管P4、第一NMOS 管N1、第二NMOS 管N2、第三NMOS 管N3、第四
NMOS 管N4、第五NMOS 管N5、第二电阻R2、第一电阻R1 及第一电容
C1；
所述第一PMOS 管P1、第二PMOS 管P2、第三PMOS 管P3 的源极
与第一NMOS 管N1 的栅极及第五NMOS 管N5 的漏极相连，且接在所述
供电电源VDD 上，所述第一PMOS 管P1 的栅极、所述第一PMOS 管P1
漏极与第一NMOS 管N1 的漏极相连，所述第一NMOS 管N1 的源极与第
二电阻R2 的一端相连，所述第二电阻R2 的另一端与第二NMOS 管N2 的
栅极和所述第一电阻R1 的一端相连；所述第二NMOS 管N2 的漏极与第二
PMOS 管P2 的栅极、第二PMOS 管P2 的漏极及第三NMOS 管N3 的栅极
相连，所述第二NMOS 管N2 的源极与第三NMOS 管N3 的源极、第四NMOS
管N4 的源极及第一电容C1 的一端接在接地端GND 上；所述第三NMOS
管N3 的漏极与第三PMOS 管P3 的栅极、第三PMOS 管P3 的漏极、第四
PMOS 管P4 的源极和第五NMOS 管N5 的栅极相连；所述第四PMOS 管
P4 的栅极与第四PMOS 管P4 的漏极、第四NMOS 管N4 的栅极和第四
NMOS 管N4 的漏极连接在一起；所述第二NMOS 管N2 的源极与第一电阻
R1 的另一端、第三NMOS 管N3 的源极、第四NMOS 管N4 的源极及第一
电容C1 的一端接在接地端GND 上，所述第五NMOS 管N5 的源极与第一
电容C1 的另一端相连且连接供电电源VDD1。
进一步地，所述的电池防摔电路，其包括：
第一PMOS 管P1、第二PMOS 管P2、第三PMOS 管P3、第一NMOS
管N1、第二NMOS 管N2、第三NMOS 管N3、第四NMOS 管N4、第五
NMOS 管N5、第一电阻R1、第二电阻R2、第三电阻R3 及第一电容C1；
所述第一PMOS 管P1、第二PMOS 管P2、第三PMOS 管P3 的源极
与第一NMOS 管N1 的栅极及第三电阻R3 的一端相连，且接在所述供电电
源VDD 上，所述第一PMOS 管P1 的栅极和所述第一PMOS 管P1 的漏极
与第一NMOS 管N1 的漏极相连，所述第一NMOS 管N1 的源极与第二电
阻R2 的一端相连，所述第二电阻R2 的另一端与第一电阻R1 的一端及第二
NMOS 管N2 的栅极相连；所述第二NMOS 管N2 的漏极与第二PMOS 管
P2 的栅极、第二PMOS 管P2 漏极及第三NMOS 管N3 的栅极相连，所述
第二NMOS 管N2 的源极与第一电阻R1 的另一端、第三NMOS 管N3 的源
极、第四NMOS 管N4 的源极及第一电容C1 的一端接在接地端GND 上；
所述第三NMOS 管N3 的漏极与第三PMOS 管P3 的栅极和漏极、第四
NMOS 管N4 的栅极和漏极、第五NMOS 管N5 的栅极相连；所述第三电阻
R3 的另一端与第五NMOS 管N5 的漏极相连，所述第五NMOS 管N5 的源
极与第一电容C1 的另一端相连且连接供电电源VDD1。
进一步地，所述的电池防摔电路，其包括：
第一PMOS 管P1、第二PMOS 管P2、第三PMOS 管P3、第四PMOS
管P4、第一NMOS 管N1、第二NMOS 管N2、第三NMOS 管N3、第五
NMOS 管N5、第一电阻R1、第二电阻R2、第三电阻R3 及第一电容C1；
所述第一PMOS 管P1、第二PMOS 管P2、第三PMOS 管P3 的源极
与第一NMOS 管N1 的栅极及第三电阻R3 的一端相连，且接在所述供电电
源VDD 上，所述第一PMOS 管P1 的栅极和漏极与第一NMOS 管N1 的漏
极相连，所述第一NMOS 管N1 的源极与第二电阻R2 的一端相连，所述第
二电阻R2 的另一端与第一电阻R1 的一端及第二NMOS 管N2 的栅极相连；
所述第二NMOS 管N2 的漏极与第二PMOS 管P2 的栅极、漏极及第三
NMOS 管N3 的栅极相连，所述第二NMOS 管N2 的源极与第一电阻R1 的
另一端、第三NMOS 管N3 的源极、所述第四PMOS 管P4 的栅极和漏极及
第一电容C1 的一端接在接地端GND 上；所述第三NMOS 管N3 的漏极与
第三PMOS 管P3 的栅极、漏极及P4 的源极、第五NMOS 管N5 的栅极相
连；所述第三电阻R3 的另一端与第五NMOS 管N5 的漏极相连，所述第五
NMOS 管N5 的源极与第一电容C1 的另一端相连且连接供电电源VDD1。
进一步地，所述的低电池防摔电路，其包括：
第一PMOS 管P1、第二PMOS 管P2、第三PMOS 管P3、第一NMOS
管N1、第二NMOS 管N2、第三NMOS 管N3、第四NMOS 管N4、第五
NMOS 管N5、第一电阻R1、第二电阻R2 及第一电容C1；
所述第一PMOS 管P1、第二PMOS 管P2、第三PMOS 管P3 的源极
与第一NMOS 管N1 的栅极及第五NMOS 管N5 的漏极相连且接在所述供
电电源VDD 上，所述第一PMOS 管P1 的栅极和所述第一PMOS 管P1 的
漏极与第一NMOS 管N1 的漏极相连，所述第一NMOS 管N1 的源极与第
二电阻R2 的一端相连，所述第二电阻R2 的另一端与第一电阻R1 的一端及
第二NMOS 管N2 的栅极相连；所述第二NMOS 管N2 的漏极与第二PMOS
管P2 的栅极、第二PMOS 管P2 漏极及第三NMOS 管N3 的栅极相连，所
述第二NMOS 管N2 的源极与第一电阻R1 的另一端、第三NMOS 管N3 的
源极、第四NMOS 管N4 的源极及第一电容C1 的一端接在接地端GND 上；
所述第三NMOS 管N3 的漏极与第三PMOS 管P3 的栅极和漏极、第四
NMOS 管N4 的栅极和漏极、第五NMOS 管N5 的栅极相连；所述第五NMOS
管N5 的源极与第一电容C1 的另一端相连且连接供电电源VDD1。
进一步地，所述的低电池防摔电路，其包括：
第一PMOS 管P1、第二PMOS 管P2、第三PMOS 管P3、第四PMOS
管P4、第一NMOS 管N1、第二NMOS 管N2、第三NMOS 管N3、第五
NMOS 管N5、第一电阻R1、第二电阻R2 及第一电容C1；
所述第一PMOS 管P1、第二PMOS 管P2、第三PMOS 管P3 的源极
与第一NMOS 管N1 的栅极及第五NMOS 管N5 的漏极相连且接在所述供
电电源VDD 上，所述第一PMOS 管P1 的栅极和漏极与第一NMOS 管N1
的漏极相连，所述第一NMOS 管N1 的源极与第二电阻R2 的一端相连，所
述第二电阻R2 的另一端与第一电阻R1 的一端及第二NMOS 管N2 的栅极
相连；所述第二NMOS 管N2 的漏极与第二PMOS 管P2 的栅极、漏极及第
三NMOS 管N3 的栅极相连，所述第二NMOS 管N2 的源极与第一电阻R1
的另一端、第三NMOS 管N3 的源极、所述第四PMOS 管P4 的栅极和漏极
及第一电容C1 的一端接在接地端GND 上；所述第三NMOS 管N3 的漏极
与第三PMOS 管P3 的栅极、漏极及P4 的源极、第五NMOS 管N5 的栅极
相连；所述第五NMOS 管N5 的源极与第一电容C1 的另一端相连且连接供
电电源VDD1。
进一步地，所述内部NMOS 管为场效应晶体管NPN。
进一步地，所述第一开关SW1 与第二开关SW2 为外围接拨动开关。
进一步地，所述第一开关SW1 与第二开关SW2 为轻触按键开关。
进一步地，所述的晶振检测电路的功能异常后直接关断输出。
从上述技术方案可以看出，本发明的具有功能型定时电路的芯片，相较
市场上的产品，其功耗得到降低，成本及应用均得到了提高。
附图说明
图1 所示为本发明实施例中具有功能型定时电路的芯片的示意图
图2 所示为本发明实施例中电池摔落后的波形示意图
图3 所示为本发明实施例中电池防摔电路示意图
具体实施方式
下面结合附图1-3，对本发明的具体实施方式作进一步的详细说明。
请参阅附图1，图1 所示为本发明实施例中具有功能型定时电路的芯片
的示意图。如图所示，一种具有功能型定时电路的芯片，其包括芯片内部电
路、端口和外围负载LED；低电池防摔电路、OSC 振荡电路、晶振检测电
路、功能选择电路、逻辑驱动电路、内部NMOS 管及定时电路。
所述端口包括外围电路输出端L、供电电源VDD、第一振荡器输入端
OSCO、第二振荡器输入端OSCI、第一开关SW1 与第二开关SW2；所述
外围负载LED 接在外围电路输出端L 和供电电源VDD 之间。
其中，供电电源VDD 经所述低电池防摔电路产生供电电压VDD1，所
述供电电压VDD1 为所述定时电路提供电源，所述OSC 振荡电路、晶振检
测电路、功能选择电路及逻辑驱动电路由VDD 供电；所述第一开关SW1 与
第二开关SW2 的输出端接所述功能选择电路的输入端，电池接在所述第一
开关SW1 与第二开关SW2 的输入端接在所述供电电压VDD 和接地端之间，
所述功能选择电路输出用于控制所述外围负载的多种功能状态；所述功能选
择电路输出端接所述逻辑驱动电路的一输入端，并通过所述第一开关SW1
与第二开关SW2 输出的开关选择来决定所述外围电路输出端L 的输出。
所述第一振荡器输入端OSCO 和第二振荡器输入端OSCI 为所述OSC
振荡电路的输入端，所述OSC 振荡电路的输出端接所述晶振检测电路与所
述定时电路的输入端，所述定时电路用于产生固定周期，所述逻辑驱动电路
接所述定时电路、晶振检测电路与定时电路的输出端，所述逻辑驱动电路的
输出端接所述内部NMOS 管的栅极，所述内部NMOS 管的源极连接地端，
所述内部NMOS 管的漏极接所述外围电路输出端L。
在本发明的实施例中，在外部电池（供电电源VDD）给芯片电路供电后，
OSC 振荡电路开始工作，产生误差极小固定振荡频率供电电源VDD 经电池
防摔电路产生供电电源VDD1，从而为定时电路提供电源。
需要说明的是，本发明的具有电池防摔功能的定时电路中，实现电池为
供电电源VDD1，当电池由于被摔或其它原因，其供电电流在供电电源VDD1
瞬间消失时，本发明可以有效地延迟内部电池放电时间，即其不仅能确保在
防摔时间过后不用启动定时复位功能，且节省了功耗太阳能草坪灯可长时间
待机，同时功耗得到降低。
请参阅图2，图2 所示为本发明实施例中电池摔落后的波形示意图。如
图所示，在本发明的实施例中，由于有电池防摔电路，因此，如果供电电源
VDD（图中标识为供电电源Vdd1）的电压掉到0V 时，供电电源VDD1（图
中标识为供电电源Vdd2）会缓慢掉到0V，在后续电池恢复供电时，电源也
可以从0V 直接上升到供电电源VDD；或者，在后续电池恢复供电时，电源
也可以从Vx 直接上升到供电电源VDD。
也就是说，如果供电电源VDD1 在缓慢掉到0V 之前，供电电源VDD
的电压供电恢复正常了（10ms 时间内），从而确保在掉电的10ms 时间内
电路可正常进行计时。另外，在本发明的实施例中，分频定时电路可以提供
6 小时常亮18 小时灭灯或客户所需的其他定时模式。
并且，在本发明的一些实施例中，还提供晶振检测电路，当外围晶振异
常或未接时可保证无输出，这样客户在使用时可检查晶振异常情况，并及时
更换。
再者，在本发明的一些实施例中，其通过调节NMOS 管的大小，提供满
足现有大部分客户的需求，在可选外围负载电路范围内，客户可不用外接电
阻，从而节约了外围应用成本。同时，第一开关SW1 与第二开关SW2 的功
能还包括快速测试模式，客户可通过判别亮几次来分辨定时具体的时间，以
免使用时发生错误。
实施例1
请参阅图3，图3 所示为本发明实施例中电池防摔电路示意图。在该实
施例的图中，包括供电电源Vdd1、供电电源Vdd2 和接地端GND。
如图3 所示，所述的电池防摔电路，其包括：第一PMOS 管P1、第二
PMOS 管P2、第三PMOS 管P3、第四PMOS 管P4、第一NMOS 管N1、
第二NMOS 管N2、第三NMOS 管N3、第四NMOS 管N4、第五NMOS
管N5、第一电阻R1、第二电阻R2、第三电阻R3 及第一电容C1。
其具体接法如下：所述第一PMOS 管P1、第二PMOS 管P2、第三PMOS
管P3 的源极与第一NMOS 管N1 的栅极及第三电阻R3 的一端相连，且接
在所述供电电源Vdd1 上，所述第一PMOS 管P1 的栅极与漏极与第一NMOS
管N1 的漏极相连，所述第一NMOS 管N1 的源极与第二电阻R2 的一端相
连，所述第二电阻R2 的另一端与第一电阻R1 的一端及第二NMOS 管N2
的栅极相连；所述第二NMOS 管N2 的漏极与第二PMOS 管P2 的栅极、漏
极及第三NMOS 管N3 的栅极相连，所述第二NMOS 管N2 的源极与第一
电阻R1 的另一端、第三NMOS 管N3 的源极、第四NMOS 管N4 的源极及
第一电容C1 的一端接在接地端GND 上；所述第三NMOS 管N3 的漏极与
第三PMOS 管P3 的栅极、第三PMOS 管P3 的漏极及第四PMOS 管P4
的源极、第五NMOS 管N5 的栅极相连；所述第四PMOS 管P4 的栅极与所
述第四PMOS 管P4 的漏极、第四NMOS 管N4 的栅极、所述第四PMOS
管P4 的漏极连接在一起；所述第三电阻R3 的另一端与第五NMOS 管N5
的漏极相连，所述第五NMOS 管N5 的源极与第一电容C1 的另一端相连且
连接供电电源Vdd2。
当外部供电vdd1 较大时，第二NMOS 管N2 栅极电压经R2 与R1 分压，
该第二NMOS 管导通，此时第三NMOS 管N3 的栅极电压拉低，第五NMOS
管N5 电平受第三PMOS 管P3 与第四PMOS 管P4 及第四NMOS 管N4 的
Vgs 决定，保持此时第五NMOS 管N5 导通，电压vdd2 的电压值为：
Vdd1-Vgs_P3-Vgs_N5。
随着供电电源vdd1 电压逐渐降低，当满足第二NMOS 管N2 电平为低
时，此时第三NMOS 管N3 的栅极电压受第二PMOS 管P2 上拉影响，第三
NMOS 管N3 的导通，将第五NMOS 管N5 电平拉低，电压Vdd2 与供电电
源Vdd1 连接关系断开，此时，电压Vdd2 电平仅由第一电容C1 的电容值及
为后面供电的分频定时电路功耗所决定。
由以上的设计说明可以看出，采用本发明中的设计方案相较市场上的产
品，其功耗得到降低，成本及应用均得到了提高。
实施例2
请再参阅图3，在本发明的一个实施例中，在设计时，上述电池防摔电
路的第四PMOS 管P4 可以省去。具体电路的连接关系如下：
所述的低电池防摔电路，其包括：
第一PMOS 管P1、第二PMOS 管P2、第三PMOS 管P3、第一NMOS
管N1、第二NMOS 管N2、第三NMOS 管N3、第四NMOS 管N4、第五
NMOS 管N5、第一电阻R1、第二电阻R2、第三电阻R3 及第一电容C1；
所述第一PMOS 管P1、第二PMOS 管P2、第三PMOS 管P3 的源极
与第一NMOS 管N1 的栅极及第三电阻R3 的一端相连，且接在所述供电电
源Vdd1 上，所述第一PMOS 管P1 的栅极和所述第一PMOS 管P1 的漏极
与第一NMOS 管N1 的漏极相连，所述第一NMOS 管N1 的源极与第二电
阻R2 的一端相连，所述第二电阻R2 的另一端与第一电阻R1 的一端及第二
NMOS 管N2 的栅极相连；所述第二NMOS 管N2 的漏极与第二PMOS 管
P2 的栅极、第二PMOS 管P2 漏极及第三NMOS 管N3 的栅极相连，所述
第二NMOS 管N2 的源极与第一电阻R1 的另一端、第三NMOS 管N3 的源
极、第四NMOS 管N4 的源极及第一电容C1 的一端接在接地端GND 上；
所述第三NMOS 管N3 的漏极与第三PMOS 管P3 的栅极和漏极、第四
NMOS 管N4 的栅极和漏极、第五NMOS 管N5 的栅极相连；所述第三电阻
R3 的另一端与第五NMOS 管N5 的漏极相连，所述第五NMOS 管N5 的源
极与第一电容C1 的另一端相连且连接供电电源Vdd2。
实施例3
请再参阅图3，在本发明的又一个实施例中，在设计时，上述电池防摔
电路的第四NMOS 管N4 可以省去。具体电路的连接关系如下：
所述的低电池防摔电路，其包括：
第一PMOS 管P1、第二PMOS 管P2、第三PMOS 管P3、第四PMOS
管P4、第一NMOS 管N1、第二NMOS 管N2、第三NMOS 管N3、第五
NMOS 管N5、第一电阻R1、第二电阻R2、第三电阻R3 及第一电容C1；
所述第一PMOS 管P1、第二PMOS 管P2、第三PMOS 管P3 的源极
与第一NMOS 管N1 的栅极及第三电阻R3 的一端相连，且接在所述供电电
源Vdd1 上，所述第一PMOS 管P1 的栅极和漏极与第一NMOS 管N1 的漏
极相连，所述第一NMOS 管N1 的源极与第二电阻R2 的一端相连，所述第
二电阻R2 的另一端与第一电阻R1 的一端及第二NMOS 管N2 的栅极相连；
所述第二NMOS 管N2 的漏极与第二PMOS 管P2 的栅极、漏极及第三
NMOS 管N3 的栅极相连，所述第二NMOS 管N2 的源极与第一电阻R1 的
另一端、第三NMOS 管N3 的源极、所述第四PMOS 管P4 的栅极和漏极及
第一电容C1 的一端接在接地端GND 上；所述第三NMOS 管N3 的漏极与
第三PMOS 管P3 的栅极、漏极及P4 的源极、第五NMOS 管N5 的栅极相
连；所述第三电阻R3 的另一端与第五NMOS 管N5 的漏极相连，所述第五
NMOS 管N5 的源极与第一电容C1 的另一端相连且连接供电电源Vdd2。
实施例4
请再参阅图3，在本发明的一些实施例中，在设计时，为防止所述第五
NMOS 管N5 端击穿，上述电池防摔电路的第三电阻R3 也可以省去。具体
电路的连接关系如下：
所述的电池防摔电路，其包括：
第一PMOS 管P1、第二PMOS 管P2、第三PMOS 管P3、第四PMOS
管P4、第一NMOS 管N1、第二NMOS 管N2、第三NMOS 管N3、第四
NMOS 管N4、第五NMOS 管N5、第二电阻R2、第一电阻R1 及第一电容
C1；
所述第一PMOS 管P1、第二PMOS 管P2、第三PMOS 管P3 的源极
与第一NMOS 管N1 的栅极及第五NMOS 管N5 的漏极相连，且接在所述
供电电源Vdd1 上，所述第一PMOS 管P1 的栅极、所述第一PMOS 管P1
漏极与第一NMOS 管N1 的漏极相连，所述第一NMOS 管N1 的源极与第
二电阻R2 的一端相连，所述第二电阻R2 的另一端与第二NMOS 管N2 的
栅极和所述第一电阻R1 的一端相连；所述第二NMOS 管N2 的漏极与第二
PMOS 管P2 的栅极、第二PMOS 管P2 的漏极及第三NMOS 管N3 的栅极
相连，所述第二NMOS 管N2 的源极与第三NMOS 管N3 的源极、第四NMOS
管N4 的源极及第一电容C1 的一端接在接地端GND 上；所述第三NMOS
管N3 的漏极与第三PMOS 管P3 的栅极、第三PMOS 管P3 的漏极、第四
PMOS 管P4 的源极和第五NMOS 管N5 的栅极相连；所述第四PMOS 管
P4 的栅极与第四PMOS 管P4 的漏极、第四NMOS 管N4 的栅极和第四
NMOS 管N4 的漏极连接在一起；所述第二NMOS 管N2 的源极与第一电阻
R1 的另一端、第三NMOS 管N3 的源极、第四NMOS 管N4 的源极及第一
电容C1 的一端接在接地端GND 上，所述第五NMOS 管N5 的源极与第一
电容C1 的另一端相连且连接供电电源Vdd2。
实施例5
请再参阅图3，在本发明的其它实施例中，在设计时，根据实际需要可
以省略所述的第四PMOS 管P4 和第三电阻R3。具体电路的连接关系如下：
所述的低电池防摔电路，其包括：
第一PMOS 管P1、第二PMOS 管P2、第三PMOS 管P3、第一NMOS
管N1、第二NMOS 管N2、第三NMOS 管N3、第四NMOS 管N4、第五
NMOS 管N5、第一电阻R1、第二电阻R2 及第一电容C1；
所述第一PMOS 管P1、第二PMOS 管P2、第三PMOS 管P3 的源极
与第一NMOS 管N1 的栅极及第五NMOS 管N5 的漏极相连且接在所述供
电电源Vdd1 上，所述第一PMOS 管P1 的栅极和所述第一PMOS 管P1 的
漏极与第一NMOS 管N1 的漏极相连，所述第一NMOS 管N1 的源极与第
二电阻R2 的一端相连，所述第二电阻R2 的另一端与第一电阻R1 的一端及
第二NMOS 管N2 的栅极相连；所述第二NMOS 管N2 的漏极与第二PMOS
管P2 的栅极、第二PMOS 管P2 漏极及第三NMOS 管N3 的栅极相连，所
述第二NMOS 管N2 的源极与第一电阻R1 的另一端、第三NMOS 管N3 的
源极、第四NMOS 管_N4 的源极及第一电容C1 的一端接在接地端GND 上；
所述第三NMOS 管N3 的漏极与第三PMOS 管P3 的栅极和漏极、第四
NMOS 管N4 的栅极和漏极、第五NMOS 管N5 的栅极相连；所述第五NMOS
管N5 的源极与第一电容C1 的另一端相连且连接供电电源Vdd2。
实施例6
请再参阅图3，在本发明的另一个实施例中，在设计时，根据实际需要
可以省略所述的第四NMOS 管N4 和第三电阻R3。具体电路的连接关系如
下：
所述的低电池防摔电路，其包括：
第一PMOS 管P1、第二PMOS 管P2、第三PMOS 管P3、第四PMOS
管P4、第一NMOS 管N1、第二NMOS 管N2、第三NMOS 管N3、第五
NMOS 管N5、第一电阻R1、第二电阻R2 及第一电容C1；
所述第一PMOS 管P1、第二PMOS 管P2、第三PMOS 管P3 的源极
与第一NMOS 管N1 的栅极及第五NMOS 管N5 的漏极相连且接在所述供
电电源Vdd1 上，所述第一PMOS 管P1 的栅极和漏极与第一NMOS 管N1
的漏极相连，所述第一NMOS 管N1 的源极与第二电阻R2 的一端相连，所
述第二电阻R2 的另一端与第一电阻R1 的一端及第二NMOS 管N2 的栅极
相连；所述第二NMOS 管N2 的漏极与第二PMOS 管P2 的栅极、漏极及第
三NMOS 管N3 的栅极相连，所述第二NMOS 管N2 的源极与第一电阻R1
的另一端、第三NMOS 管N3 的源极、所述第四PMOS 管P4 的栅极和漏极
及第一电容C1 的一端接在接地端GND 上；所述第三NMOS 管N3 的漏极
与第三PMOS 管P3 的栅极、漏极及P4 的源极、第五NMOS 管N5 的栅极
相连；所述第五NMOS 管N5 的源极与第一电容C1 的另一端相连且连接供
电电源Vdd2。
综上所述，本发明通过该供电切换电路，可有效的解决市场上同类产品
遇到的该问题，不仅拓展了应用场景中宽度，同时也减少了所述低待机耗的
控制芯片的功耗。
以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明
的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构
变化，同理均应包含在本发明的保护范围内。
Claims (9)
1.一种具有功能型定时电路的芯片，其特征在于，包括芯片内部电路、端口和外围负载LED；低电池防摔电路、OSC振荡电路、晶振检测电路、功能选择电路、逻辑驱动电路、内部NMOS管及定时电路；
所述端口包括外围电路输出端L、供电电源VDD、第一振荡器输入端OSCO、第二振荡器输入端OSCI、第一开关SW1与第二开关SW2；所述外围负载LED接在外围电路输出端L和供电电源VDD之间；
其中，供电电源VDD经所述低电池防摔电路产生供电电压VDD1，所述供电电压VDD1为所述定时电路提供电源，所述OSC振荡电路、晶振检测电路、功能选择电路及逻辑驱动电路由VDD供电；所述第一开关SW1与第二开关SW2的输出端接所述功能选择电路的输入端，电池的正极接在所述供电电压VDD，电池的负极接在所述第一开关SW1的输入端、第二开关SW2的输入端和接地端的连接点，所述功能选择电路输出用于控制所述外围负载的多种功能状态；所述功能选择电路输出端接所述逻辑驱动电路的一输入端，并通过所述第一开关SW1与第二开关SW2输出的开关选择来决定所述外围电路输出端L的输出；
所述第一振荡器输入端OSCO和第二振荡器输入端OSCI为所述OSC振荡电路的输入端，所述OSC振荡电路的输出端接所述晶振检测电路与所述定时电路的输入端，所述定时电路用于产生固定周期，所述逻辑驱动电路接所述定时电路、晶振检测电路与定时电路的输出端，所述逻辑驱动电路的输出端接所述内部NMOS管的栅极，所述内部NMOS管的源极连接地端，所述内部NMOS管的漏极接所述外围电路输出端L；
其中，所述的低电池防摔电路，其包括：
第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第一电阻R1、第二电阻R2、第三电阻R3及第一电容C1；
所述第一PMOS管P1、第二PMOS管P2、第三PMOS管P3的源极与第一NMOS管N1的栅极及第三电阻R3的一端相连，且接在所述供电电源VDD上，所述第一PMOS管P1的栅极与漏极与第一NMOS管N1的漏极相连，所述第一NMOS管N1的源极与第二电阻R2的一端相连，所述第二电阻R2的另一端与第一电阻R1的一端及第二NMOS管N2的栅极相连；所述第二NMOS管N2的漏极与第二PMOS管P2的栅极、漏极及第三NMOS管N3的栅极相连，所述第二NMOS管N2的源极与第一电阻R1的另一端、第三NMOS管N3的源极、第四NMOS管N4的源极及第一电容C1的一端接在接地端GND上；所述第三NMOS管N3的漏极与第三PMOS管P3的栅极、第三PMOS管P3的漏极及第四PMOS管P4的源极、第五NMOS管N5的栅极相连；所述第四PMOS管P4的栅极与所述第四PMOS管P4的漏极、第四NMOS管N4的栅极、所述第四PMOS管P4的漏极连接在一起；所述第三电阻R3的另一端与第五NMOS管N5的漏极相连，所述第五NMOS管N5的源极与第一电容C1的另一端相连且连接供电电源VDD1。
2.根据权利要求1所述的具有功能型定时电路的芯片，其特征在于，权利要求1中的所述的低电池防摔电路用如下低电池防摔电路替换，其包括：
第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第二电阻R2、第一电阻R1及第一电容C1；
所述第一PMOS管P1、第二PMOS管P2、第三PMOS管P3的源极与第一NMOS管N1的栅极及第五NMOS管N5的漏极相连，且接在所述供电电源VDD上，所述第一PMOS管P1的栅极、所述第一PMOS管P1漏极与第一NMOS管N1的漏极相连，所述第一NMOS管N1的源极与第二电阻R2的一端相连，所述第二电阻R2的另一端与第二NMOS管N2的栅极和所述第一电阻R1的一端相连；所述第二NMOS管N2的漏极与第二PMOS管P2的栅极、第二PMOS管P2的漏极及第三NMOS管N3的栅极相连，所述第二NMOS管N2的源极与第三NMOS管N3的源极、第四NMOS管N4的源极及第一电容C1的一端接在接地端GND上；所述第三NMOS管N3的漏极与第三PMOS管P3的栅极、第三PMOS管P3的漏极、第四PMOS管P4的源极和第五NMOS管N5的栅极相连；所述第四PMOS管P4的栅极与第四PMOS管P4的漏极、第四NMOS管N4的栅极和第四NMOS管N4的漏极连接在一起；所述第二NMOS管N2的源极与第一电阻R1的另一端、第三NMOS管N3的源极、第四NMOS管N4的源极及第一电容C1的一端接在接地端GND上，所述第五NMOS管N5的源极与第一电容C1的另一端相连且连接供电电源VDD1。
3.根据权利要求1所述的具有功能型定时电路的芯片，其特征在于，权利要求1中的所述的低电池防摔电路用如下低电池防摔电路替换，其包括：
第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第一电阻R1、第二电阻R2、第三电阻R3及第一电容C1；
所述第一PMOS管P1、第二PMOS管P2、第三PMOS管P3的源极与第一NMOS管N1的栅极及第三电阻R3的一端相连，且接在所述供电电源VDD上，所述第一PMOS管P1的栅极和所述第一PMOS管P1的漏极与第一NMOS管N1的漏极相连，所述第一NMOS管N1的源极与第二电阻R2的一端相连，所述第二电阻R2的另一端与第一电阻R1的一端及第二NMOS管N2的栅极相连；所述第二NMOS管N2的漏极与第二PMOS管P2的栅极、第二PMOS管P2漏极及第三NMOS管N3的栅极相连，所述第二NMOS管N2的源极与第一电阻R1的另一端、第三NMOS管N3的源极、第四NMOS管N4的源极及第一电容C1的一端接在接地端GND上；所述第三NMOS管N3的漏极与第三PMOS管P3的栅极和漏极、第四NMOS管N4的栅极和漏极、第五NMOS管N5的栅极相连；所述第三电阻R3的另一端与第五NMOS管N5的漏极相连，所述第五NMOS管N5的源极与第一电容C1的另一端相连且连接供电电源VDD1。
4.根据权利要求1所述的具有功能型定时电路的芯片，其特征在于，权利要求1中的所述的低电池防摔电路用如下低电池防摔电路替换，其包括：
第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第五NMOS管N5、第一电阻R1、第二电阻R2、第三电阻R3及第一电容C1；
所述第一PMOS管P1、第二PMOS管P2、第三PMOS管P3的源极与第一NMOS管N1的栅极及第三电阻R3的一端相连，且接在所述供电电源VDD上，所述第一PMOS管P1的栅极和漏极与第一NMOS管N1的漏极相连，所述第一NMOS管N1的源极与第二电阻R2的一端相连，所述第二电阻R2的另一端与第一电阻R1的一端及第二NMOS管N2的栅极相连；所述第二NMOS管N2的漏极与第二PMOS管P2的栅极、漏极及第三NMOS管N3的栅极相连，所述第二NMOS管N2的源极与第一电阻R1的另一端、第三NMOS管N3的源极、所述第四PMOS管P4的栅极和漏极及第一电容C1的一端接在接地端GND上；所述第三NMOS管N3的漏极与第三PMOS管P3的栅极、漏极及P4的源极、第五NMOS管N5的栅极相连；所述第三电阻R3的另一端与第五NMOS管N5的漏极相连，所述第五NMOS管N5的源极与第一电容C1的另一端相连且连接供电电源VDD1。
5.根据权利要求1所述的具有功能型定时电路的芯片；其特征在于，权利要求1中的所述的低电池防摔电路用如下低电池防摔电路替换，其包括：
第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第一电阻R1、第二电阻R2及第一电容C1；
所述第一PMOS管P1、第二PMOS管P2、第三PMOS管P3的源极与第一NMOS管N1的栅极及第五NMOS管N5的漏极相连且接在所述供电电源VDD上，所述第一PMOS管P1的栅极和所述第一PMOS管P1的漏极与第一NMOS管N1的漏极相连，所述第一NMOS管N1的源极与第二电阻R2的一端相连，所述第二电阻R2的另一端与第一电阻R1的一端及第二NMOS管N2的栅极相连；所述第二NMOS管N2的漏极与第二PMOS管P2的栅极、第二PMOS管P2漏极及第三NMOS管N3的栅极相连，所述第二NMOS管N2的源极与第一电阻R1的另一端、第三NMOS管N3的源极、第四NMOS管N4的源极及第一电容C1的一端接在接地端GND上；所述第三NMOS管N3的漏极与第三PMOS管P3的栅极和漏极、第四NMOS管N4的栅极和漏极、第五NMOS管N5的栅极相连；所述第五NMOS管N5的源极与第一电容C1的另一端相连且连接供电电源VDD1。
6.根据权利要求1所述的具有功能型定时电路的芯片，其特征在于，权利要求1中的所述的低电池防摔电路用如下低电池防摔电路替换，其包括：
第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第五NMOS管N5、第一电阻R1、第二电阻R2及第一电容C1；
所述第一PMOS管P1、第二PMOS管P2、第三PMOS管P3的源极与第一NMOS管N1的栅极及第五NMOS管N5的漏极相连且接在所述供电电源VDD上，所述第一PMOS管P1的栅极和漏极与第一NMOS管N1的漏极相连，所述第一NMOS管N1的源极与第二电阻R2的一端相连，所述第二电阻R2的另一端与第一电阻R1的一端及第二NMOS管N2的栅极相连；所述第二NMOS管N2的漏极与第二PMOS管P2的栅极、漏极及第三NMOS管N3的栅极相连，所述第二NMOS管N2的源极与第一电阻R1的另一端、第三NMOS管N3的源极、所述第四PMOS管P4的栅极和漏极及第一电容C1的一端接在接地端GND上；所述第三NMOS管N3的漏极与第三PMOS管P3的栅极、漏极及P4的源极、第五NMOS管N5的栅极相连；所述第五NMOS管N5的源极与第一电容C1的另一端相连且连接供电电源VDD1。
7.根据权利要求1所述的具有功能型定时电路的芯片，其特征在于，所述内部NMOS管为场效应晶体管NPN。
8.根据权利要求1所述的具有功能型定时电路的芯片，其特征在于，所述第一开关SW1与第二开关SW2为轻触按键开关，或所述第一开关SW1与第二开关SW2为外围接拨动开关。
9.根据权利要求1所述的具有功能型定时电路的芯片，其特征在于，所述的晶振检测电路的功能异常后直接关断输出。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110860485.1A CN113347763B (zh) | 2021-07-29 | 2021-07-29 | 一种具有功能型定时电路的芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110860485.1A CN113347763B (zh) | 2021-07-29 | 2021-07-29 | 一种具有功能型定时电路的芯片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113347763A CN113347763A (zh) | 2021-09-03 |
| CN113347763B true CN113347763B (zh) | 2021-11-19 |
Family
ID=77480441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110860485.1A Active CN113347763B (zh) | 2021-07-29 | 2021-07-29 | 一种具有功能型定时电路的芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113347763B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN204761290U (zh) * | 2015-06-08 | 2015-11-11 | 台衡精密测控(昆山)股份有限公司 | 单键低压电源开关控制电路 |
| CN110597127A (zh) * | 2019-09-20 | 2019-12-20 | 深圳市易马智行科技有限公司 | 一种带有激活功能的电动车控制系统 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101447691B (zh) * | 2007-11-27 | 2013-08-28 | 深圳迈瑞生物医疗电子股份有限公司 | 一种外置电源和电池的切换电路及其控制方法 |
| CN101707827B (zh) * | 2009-05-07 | 2012-12-26 | 海洋王照明科技股份有限公司 | 一种led灯具的电池电源控制方法及系统 |
| CN103532106B (zh) * | 2013-11-04 | 2016-05-25 | 武汉大学 | 一种带精确延时及休眠功能的单节锂电池保护芯片 |
| CN103944379B (zh) * | 2013-11-30 | 2016-06-15 | 上海晶丰明源半导体有限公司 | 直流转换开关降压开关电源 |
| TWI528148B (zh) * | 2014-11-28 | 2016-04-01 | 環鴻科技股份有限公司 | 具有電池脫落偵測功能之電子裝置 |
| CN107645202A (zh) * | 2016-07-21 | 2018-01-30 | 神讯电脑(昆山)有限公司 | 不断电的电源控制方法及具不断电的电源的电子装置 |
| CN206259748U (zh) * | 2016-11-01 | 2017-06-16 | 三一重型能源装备有限公司 | 一种不间断电源 |
| CN107248725A (zh) * | 2017-05-11 | 2017-10-13 | 南京中感微电子有限公司 | 一种电池保护电路及系统 |
| CN107863811B (zh) * | 2017-12-13 | 2024-03-22 | 珠海格力电器股份有限公司 | 遥控器电源的控制装置及遥控器 |
| CN207854224U (zh) * | 2017-12-21 | 2018-09-11 | 上海裕芯电子科技有限公司 | 一种太阳能led恒流可调驱动控制器 |
| CN109121256B (zh) * | 2018-10-10 | 2023-12-05 | 络明芯微电子(厦门)有限公司 | 一种驱动芯片的pwm信号控制电路以及汽车阅读灯led驱动芯片 |
| CN110389615B (zh) * | 2019-07-26 | 2021-04-06 | 上海华虹宏力半导体制造有限公司 | 电压调整电路 |
-
2021
- 2021-07-29 CN CN202110860485.1A patent/CN113347763B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN204761290U (zh) * | 2015-06-08 | 2015-11-11 | 台衡精密测控(昆山)股份有限公司 | 单键低压电源开关控制电路 |
| CN110597127A (zh) * | 2019-09-20 | 2019-12-20 | 深圳市易马智行科技有限公司 | 一种带有激活功能的电动车控制系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113347763A (zh) | 2021-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4895854B2 (ja) | ドライバ回路 | |
| WO2009096414A1 (ja) | 電気回路 | |
| US7504779B2 (en) | Plasma display panel sustain driver having decreased flywheel current | |
| TW200937369A (en) | The circuit and method for driving strings of light emitting diode | |
| CN102034445B (zh) | 液晶显示器供电电路 | |
| CN113347763B (zh) | 一种具有功能型定时电路的芯片 | |
| CN102316625A (zh) | 照明装置与其光源控制电路 | |
| US20090243666A1 (en) | A driving circuit to drive an output stage | |
| CN102281683A (zh) | 一种led防闪烁电路 | |
| CN209845375U (zh) | 用于led驱动器的输出电流控制电路 | |
| US20160190804A1 (en) | Power supply system and power control circuit thereof | |
| CN110942747A (zh) | Oled显示装置及其控制方法 | |
| CN212992001U (zh) | 一种具有关断功能光控升压电路 | |
| CN217590354U (zh) | 一种具有电池防摔功能的定时电路 | |
| CN112185305B (zh) | 背光控制装置、背光控制方法和显示装置 | |
| CN113452136A (zh) | 一种具有电池防摔功能的定时电路 | |
| CN218514544U (zh) | 新型led控制电路、线路板及led灯 | |
| CN218071868U (zh) | 一种汽车led灯的断路控制电路 | |
| CN215420863U (zh) | 一种单火线遥控开关 | |
| CN218006573U (zh) | 用于汽车灯具的开路保护电路及其汽车灯具 | |
| CN218183558U (zh) | 一种灯光控制器 | |
| CN212013120U (zh) | 一种led灯 | |
| CN215734934U (zh) | 一种可选择输出电路的太阳能灯 | |
| CN217741950U (zh) | 具备待机断路功能的led驱动电路 | |
| CN113112965B (zh) | 一种背光源保护电路及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: A Chip with Functional Timing Circuit Effective date of registration: 20230621 Granted publication date: 20211119 Pledgee: New Area Branch of Shanghai pilot free trade zone of Bank of Communications Co.,Ltd. Pledgor: SHANGHAI SHININGIC ELECTRONIC TECHNOLOGY CO.,LTD. Registration number: Y2023980044756 |