CN217590354U - 一种具有电池防摔功能的定时电路 - Google Patents

Abstract

一种具有电池防摔功能的定时电路，包括低电池防摔电路、晶振电路、第一PMOS管P0、第一电容C0及分频定时电路；其中，供电电源Vdd1接晶振电路及低电池防摔电路的一端，晶振电路的另一端接分频定时电路，低电池防摔电路的另一端输出供电电源vdd2，供电电源vdd2接分频定时电路的输入端及第一PMOS管P0的源极，第一PMOS管P0的栅极与第一电容C0的一端接接地端GND，第一PMOS管P0的漏极与第一电容C0的另一端相连，且作为复位信号接在分频定时电路的一端，分频定时电路输出定时信号；当供电电源Vdd1瞬间掉电后，低电池防摔电路输出的供电电源vdd2持续供电一预定时间。

Description

一种具有电池防摔功能的定时电路

技术领域

本实用新型属于照明电路技术领域，涉及一种具有电池防摔功能的定时电路。

背景技术

户外照明应用越来越广泛，例如，道路灯(英文road lamp/street light) 道路是城市的动脉。道路灯是在道路上设置为在夜间给车辆和行人提供必要能见度的照明设施。道路灯可以改善交通条件，减轻驾驶员疲劳，并有利于提高道路通行能力和保证交通安全。庭院灯、景观灯与路灯形成立体的照明模式，增强道路装饰效果，美化城市夜景，也可弥补道路灯照度的不足。

目前，具有定时开启及关断的LED照明在户外照明应用中成了主力。具有开启及关断的功能可以减少人为控制，可保证LED照明灯在白天关断和夜晚开启。本领域技术人员清楚，LED照明离不开电池盒产品，然而，在应用电池盒产品时，在运输途中或人为操作失误均可能导致电池盒中电池抖动造成供电瞬间消失，通常电池供电瞬间消失的时间最大可达5～10ms。

在现有技术中，可以采用一种用存储记忆方式去保持该供电电压持续一会，但该技术方案所涉及的芯片内部功耗会较高，不适合长时间存储信息且成本较高；另外一种方式可以在供电电源端并联电容，虽然该技术方案可有效解决上述问题，但应用成本相应提高不少。

实用新型内容

为解决的上述技术问题，本实用新型提出一种全新的具有电池防摔功能的定时电路，其在电源供电瞬间消失时，可有效延迟内部电池放电时间，其不仅能确保在防摔时间过后不用启动定时复位功能，且节省了功耗。

为实现上述目的，本实用新型的技术方案如下：

一种具有电池防摔功能的定时电路，其包括低电池防摔电路、晶振电路、第一PMOS管P0、第一电容C0及分频定时电路；其中，供电电源Vdd1 接所述晶振电路及所述低电池防摔电路的一端，所述晶振电路的另一端接所述分频定时电路，所述低电池防摔电路的另一端输出供电电源vdd2，所述供电电源vdd2接分频定时电路的输入端及第一PMOS管P0的源极，所述第一PMOS管P0的栅极与所述第一电容C0的一端接接地端GND，所述第一 PMOS管P0的漏极与所述第一电容C0的另一端相连，且作为复位信号接在所述分频定时电路的一端，所述分频定时电路输出定时信号；其中，在所述供电电源Vdd1供电后，所述晶振电路开始工作，所述供电电源Vdd1经所述低电池防摔电路产生供电电源vdd2，从而为分频定时电路提供电源；在所述供电电源Vdd1瞬间掉电后，所述低电池防摔电路输出的所述供电电源 vdd2持续供电一预定时间。

进一步地，所述低电池防摔电路包括第一PMOS管P1、第二PMOS管 P2、第三PMOS管P3、第四PMOS管P4、第一NMOS管N1、第二NMOS 管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第一电阻R1、第二电阻R2、第三电阻R3及第一电容C1；所述第一PMOS管 P1、第二PMOS管P2、第三PMOS管P3的源极与第一NMOS管N1的栅极及第三电阻R3的一端相连，且接在所述供电电源Vdd1上，所述第一 PMOS管P1的栅极与漏极与第一NMOS管N1的漏极相连，所述第一NMOS 管N1的源极与第二电阻R2的一端相连，所述第二电阻R2的另一端与第一电阻R1的一端及第二NMOS管N2的栅极相连；所述第二NMOS管N2的漏极与第二PMOS管P2的栅极、漏极及第三NMOS管N3的栅极相连，所述第二NMOS管N2的源极与第一电阻R1的另一端、第三NMOS管N3的源极、第四NMOS管N4的源极及第一电容C1的一端接在接地端GND上；所述第三NMOS管N3的漏极与第三PMOS管P3的栅极、第三PMOS管 P3的漏极及第四PMOS管P4的源极、第五NMOS管N5的栅极相连；所述第四PMOS管P4的栅极与所述第四PMOS管P4的漏极、第四NMOS 管N4的栅极、所述第四PMOS管P4的漏极连接在一起；所述第三电阻R3 的另一端与第五NMOS管N5的漏极相连，所述第五NMOS管N5的源极与第一电容C1的另一端相连且连接供电电源vdd2。

进一步地，所述的低电池防摔电路，其包括：

第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS 管P4、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四 NMOS管N4、第五NMOS管N5、第二电阻R2、第一电阻R1及第一电容 C1；所述第一PMOS管P1、第二PMOS管P2、第三PMOS管P3的源极与第一NMOS管N1的栅极及第五NMOS管N5的漏极相连，且接在所述供电电源Vdd1上，所述第一PMOS管P1的栅极、所述第一PMOS管P1 漏极与第一NMOS管N1的漏极相连，所述第一NMOS管N1的源极与第二电阻R2的一端相连，所述第二电阻R2的另一端与第二NMOS管N2的栅极和所述第一电阻R1的一端相连；所述第二NMOS管N2的漏极与第二 PMOS管P2的栅极、第二PMOS管P2的漏极及第三NMOS管N3的栅极相连，所述第二NMOS管N2的源极与第三NMOS管N3的源极、第四NMOS 管N4的源极及第一电容C1的一端接在接地端GND上；所述第三NMOS 管N3的漏极与第三PMOS管P3的栅极、第三PMOS管P3的漏极、第四 PMOS管P4的源极和第五NMOS管N5的栅极相连；所述第四PMOS管 P4的栅极与第四PMOS管P4的漏极、第四NMOS管N4的栅极和第四 NMOS管N4的漏极连接在一起；所述第二NMOS管N2的源极与第一电阻 R1的另一端、第三NMOS管N3的源极、第四NMOS管N4的源极及第一电容C1的一端接在接地端GND上，所述第五NMOS管N5的源极与第一电容C1的另一端相连且连接供电电源vdd2。

进一步地，所述的低电池防摔电路，其包括：

第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第一NMOS 管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五 NMOS管N5、第一电阻R1、第二电阻R2、第三电阻R3及第一电容C1；所述第一PMOS管P1、第二PMOS管P2、第三PMOS管P3的源极与第一NMOS管N1的栅极及第三电阻R3的一端相连，且接在所述供电电源 Vdd1上，所述第一PMOS管P1的栅极和所述第一PMOS管P1的漏极与第一NMOS管N1的漏极相连，所述第一NMOS管N1的源极与第二电阻 R2的一端相连，所述第二电阻R2的另一端与第一电阻R1的一端及第二NMOS管N2的栅极相连；所述第二NMOS管N2的漏极与第二PMOS管 P2的栅极、第二PMOS管P2漏极及第三NMOS管N3的栅极相连，所述第二NMOS管N2的源极与第一电阻R1的另一端、第三NMOS管N3的源极、第四NMOS管N4的源极及第一电容C1的一端接在接地端GND上；所述第三NMOS管N3的漏极与第三PMOS管P3的栅极和漏极、第四 NMOS管N4的栅极和漏极、第五NMOS管N5的栅极相连；所述第三电阻 R3的另一端与第五NMOS管N5的漏极相连，所述第五NMOS管N5的源极与第一电容C1的另一端相连且连接供电电源vdd2。

进一步地，所述的低电池防摔电路，其包括：第一PMOS管P1、第二 PMOS管P2、第三PMOS管P3、第四PMOS管P4、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第五NMOS管N5、第一电阻R1、第二电阻R2、第三电阻R3及第一电容C1；所述第一PMOS管P1、第二 PMOS管P2、第三PMOS管P3的源极与第一NMOS管N1的栅极及第三电阻R3的一端相连，且接在所述供电电源Vdd1上，所述第一PMOS管P1 的栅极和漏极与第一NMOS管N1的漏极相连，所述第一NMOS管N1的源极与第二电阻R2的一端相连，所述第二电阻R2的另一端与第一电阻R1 的一端及第二NMOS管N2的栅极相连；所述第二NMOS管N2的漏极与第二PMOS管P2的栅极、漏极及第三NMOS管N3的栅极相连，所述第二 NMOS管N2的源极与第一电阻R1的另一端、第三NMOS管N3的源极、所述第四PMOS管P4的栅极和漏极及第一电容C1的一端接在接地端GND 上；所述第三NMOS管N3的漏极与第三PMOS管P3的栅极、漏极及P4 的源极、第五NMOS管N5的栅极相连；所述第三电阻R3的另一端与第五 NMOS管N5的漏极相连，所述第五NMOS管N5的源极与第一电容C1的另一端相连且连接供电电源vdd2。

进一步地，所述的低电池防摔电路，其包括：第一PMOS管P1、第二 PMOS管P2、第三PMOS管P3、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第一电阻R1、第二电阻R2及第一电容C1；所述第一PMOS管P1、第二PMOS管P2、第三PMOS管P3的源极与第一NMOS管N1的栅极及第五NMOS管N5 的漏极相连且接在所述供电电源Vdd1上，所述第一PMOS管P1的栅极和所述第一PMOS管P1的漏极与第一NMOS管N1的漏极相连，所述第一NMOS管N1的源极与第二电阻R2的一端相连，所述第二电阻R2的另一端与第一电阻R1的一端及第二NMOS管N2的栅极相连；所述第二NMOS 管N2的漏极与第二PMOS管P2的栅极、第二PMOS管P2漏极及第三 NMOS管N3的栅极相连，所述第二NMOS管N2的源极与第一电阻R1的另一端、第三NMOS管N3的源极、第四NMOS管N4的源极及第一电容 C1的一端接在接地端GND上；所述第三NMOS管N3的漏极与第三PMOS 管P3的栅极和漏极、第四NMOS管N4的栅极和漏极、第五NMOS管N5 的栅极相连；所述第五NMOS管N5的源极与第一电容C1的另一端相连且连接供电电源vdd2。

进一步地，所述的低电池防摔电路，其包括：第一PMOS管P1、第二 PMOS管P2、第三PMOS管P3、第四PMOS管P4、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第五NMOS管N5、第一电阻R1、第二电阻R2及第一电容C1；所述第一PMOS管P1、第二PMOS管P2、第三PMOS管P3的源极与第一NMOS管N1的栅极及第五NMOS管N5 的漏极相连且接在所述供电电源Vdd1上，所述第一PMOS管P1的栅极和漏极与第一NMOS管N1的漏极相连，所述第一NMOS管N1的源极与第二电阻R2的一端相连，所述第二电阻R2的另一端与第一电阻R1的一端及第二NMOS管N2的栅极相连；所述第二NMOS管N2的漏极与第二PMOS 管P2的栅极、漏极及第三NMOS管N3的栅极相连，所述第二NMOS管 N2的源极与第一电阻R1的另一端、第三NMOS管N3的源极、所述第四PMOS管P4的栅极和漏极及第一电容C1的一端接在接地端GND上；所述第三NMOS管N3的漏极与第三PMOS管P3的栅极、漏极及P4的源极、第五NMOS管N5的栅极相连；所述第五NMOS管N5的源极与第一电容 C1的另一端相连且连接供电电源vdd2。

为实现上述目的，本实用新型又一技术方案如下：一种具有电池防摔功能的定时电路，其包括低电池防摔电路、晶振电路、电阻R、第一电容C0 及分频定时电路；其中，供电电源Vdd1接所述晶振电路及所述低电池防摔电路的一端，所述晶振电路的另一端接所述分频定时电路，所述低电池防摔电路的另一端输出供电电源vdd2，所述供电电源vdd2接分频定时电路的输入端及所述电阻R的一端，且作为复位信号接在所述分频定时电路的一输入端，所述电阻R的另一端与所述第一电容C0的一端接接地端GND，所述分频定时电路输出定时信号；其中，在所述供电电源Vdd1供电后，所述晶振电路开始工作，所述供电电源Vdd1经所述低电池防摔电路产生供电电源 vdd2，从而为分频定时电路提供电源；在所述供电电源Vdd1瞬间掉电后，所述低电池防摔电路输出的所述供电电源vdd2持续供电一预定时间。

从上述技术方案可以看出，本实用新型中的设计方案相较市场上的产品，其功耗得到降低，成本及应用均得到了提高。

附图说明

图1所示为本实用新型实施例中具有电池防摔功能的定时电路示意图

图2所示为本实用新型实施例中电池摔落后的波形示意图

图3所示为本实用新型实施例中低电池防摔电路示意图

具体实施方式

下面结合附图1-3，对本实用新型的具体实施方式作进一步的详细说明。

需要说明的是，本实用新型的具有电池防摔功能的定时电路中，实现电池为电源供电Vdd1，当电池由于被摔或其它原因，其供电电流在电源供电瞬间消失时，本实用新型可以有效地延迟内部电池放电时间，即其不仅能确保在防摔时间过后不用启动定时复位功能，且节省了功耗太阳能草坪灯可长时间待机，同时功耗得到降低。

实施例1

请参阅图1，图1所示为本实用新型实施例中具有电池防摔功能的定时电路示意图。如图所示，该种具有防摔功能的定时电路可以包括低电池防摔电路、晶振电路、第一PMOS管P0、第一电容C0及分频定时电路等。

具体地，供电电源Vdd1接所述晶振电路及所述低电池防摔电路的一端，所述晶振电路的另一端接所述分频定时电路，所述低电池防摔电路的另一端输出供电电源vdd2，所述供电电源vdd2接分频定时电路的输入端及第一 PMOS管P0的源极，所述第一PMOS管P0的栅极与所述第一电容C0的一端接接地端GND，所述第一PMOS管P0的漏极与所述第一电容C0的另一端相连，且作为复位信号接在所述分频定时电路的一端，所述分频定时电路输出定时信号；其中，在所述供电电源Vdd1供电后，所述晶振电路开始工作，晶振电路开始工作，产生误差极小固定震荡频率，所述供电电源Vdd1 经所述低电池防摔电路产生供电电源vdd2，从而为分频定时电路提供电源；在所述供电电源Vdd1瞬间掉电后，所述低电池防摔电路输出的所述供电电源vdd2持续供电一预定时间，也就是说，经过低电池防摔电路使所述供电电源vdd2缓慢掉电，该过程可持续例如10ms时间。

请参阅图3，图3所示为本实用新型实施例中电池摔落后的波形示意图。如图所示，在本实用新型的实施例中，由于有低电池防摔电路，因此，如果供电电源Vdd1的电压掉到0V时，供电电源vdd2会缓慢掉到0V，在后续电池恢复供电时，电源也可以从0V直接上升到Vdd1；或者，在后续电池恢复供电时，电源也可以从Vx直接上升到Vdd1。

也就是说，如果供电电源vdd2在缓慢掉到0V之前，供电电源Vdd1的电压供电恢复正常了(10ms时间内)，那么，第一PMOS管P0与第一电容C0组成的复位电路未产生复位信号，从而确保在掉电的10ms时间内电路可正常进行计时。

另外，在本实用新型的实施例中，分频定时电路可以提供6小时常亮18 小时灭灯或客户所需的其他定时模式。

请参阅图2，图2所示为本实用新型实施例中低电池防摔电路示意图。如图所示，所述的低电池防摔电路，其包括：第一PMOS管P1、第二PMOS 管P2、第三PMOS管P3、第四PMOS管P4、第一NMOS管N1、第二 NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第一电阻R1、第二电阻R2、第三电阻R3及第一电容C1。

其具体接法如下：所述第一PMOS管P1、第二PMOS管P2、第三PMOS 管P3的源极与第一NMOS管N1的栅极及第三电阻R3的一端相连，且接在所述供电电源Vdd1上，所述第一PMOS管P1的栅极与漏极与第一NMOS 管N1的漏极相连，所述第一NMOS管N1的源极与第二电阻R2的一端相连，所述第二电阻R2的另一端与第一电阻R1的一端及第二NMOS管N2 的栅极相连；所述第二NMOS管N2的漏极与第二PMOS管P2的栅极、漏极及第三NMOS管N3的栅极相连，所述第二NMOS管N2的源极与第一电阻R1的另一端、第三NMOS管N3的源极、第四NMOS管N4的源极及第一电容C1的一端接在接地端GND上；所述第三NMOS管N3的漏极与第三PMOS管P3的栅极、第三PMOS管P3的漏极及第四PMOS管P4 的源极、第五NMOS管N5的栅极相连；所述第四PMOS管P4的栅极与所述第四PMOS管P4的漏极、第四NMOS管N4的栅极、所述第四PMOS 管P4的漏极连接在一起；所述第三电阻R3的另一端与第五NMOS管N5 的漏极相连，所述第五NMOS管N5的源极与第一电容C1的另一端相连且连接供电电源vdd2。

当外部供电vdd1较大时，第二NMOS管N2栅极电压经R2与R1分压，该第二NMOS管导通，此时第三NMOS管N3的栅极电压拉低，第五NMOS 管N5电平受第三PMOS管P3与第四PMOS管P4及第四NMOS管N4的 Vgs决定，保持此时第五NMOS管N5导通，供电电源vdd2的电压值为：Vdd1-Vgs_P3-Vgs_N5。

随着供电电源vdd1电压逐渐降低，当满足第二NMOS管N2电平为低时，此时第三NMOS管N3的栅极电压受第二PMOS管P2上拉影响，第三 NMOS管N3的导通，将第五NMOS管N5电平拉低，供电电源vdd2与供电电源Vdd1连接关系断开，此时，供电电源vdd2电平仅由第一电容C1的电容值及为后面供电的分频定时电路功耗所决定。

由以上的设计说明可以看出，采用本实用新型中的设计方案相较市场上的产品，其功耗得到降低，成本及应用均得到了提高。

请再参阅图3，在本实用新型的一些实施例中，在设计时，为防止所述第五NMOS管N5端击穿，上述电池防摔电路的第三电阻R3也可以省去。具体电路的连接关系如下：

所述的电池防摔电路，其包括：

第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS 管P4、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四 NMOS管N4、第五NMOS管N5、第二电阻R2、第一电阻R1及第一电容 C1；

所述第一PMOS管P1、第二PMOS管P2、第三PMOS管P3的源极与第一NMOS管N1的栅极及第五NMOS管N5的漏极相连，且接在所述供电电源Vdd1上，所述第一PMOS管P1的栅极、所述第一PMOS管P1 漏极与第一NMOS管N1的漏极相连，所述第一NMOS管N1的源极与第二电阻R2的一端相连，所述第二电阻R2的另一端与第二NMOS管N2的栅极和所述第一电阻R1的一端相连；所述第二NMOS管N2的漏极与第二 PMOS管P2的栅极、第二PMOS管P2的漏极及第三NMOS管N3的栅极相连，所述第二NMOS管N2的源极与第三NMOS管N3的源极、第四NMOS 管N4的源极及第一电容C1的一端接在接地端GND上；所述第三NMOS 管N3的漏极与第三PMOS管P3的栅极、第三PMOS管P3的漏极、第四 PMOS管P4的源极和第五NMOS管N5的栅极相连；所述第四PMOS管P4的栅极与第四PMOS管P4的漏极、第四NMOS管N4的栅极和第四 NMOS管N4的漏极连接在一起；所述第二NMOS管N2的源极与第一电阻 R1的另一端、第三NMOS管N3的源极、第四NMOS管N4的源极及第一电容C1的一端接在接地端GND上，所述第五NMOS管N5的源极与第一电容C1的另一端相连且连接供电电源Vdd2。

请再参阅图2，在本实用新型的另一个实施例中，在设计时，上述电池防摔电路的第四PMOS管P4可以省去。具体电路的连接关系如下：

所述的低电池防摔电路，其包括：

第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第一NMOS 管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五 NMOS管N5、第一电阻R1、第二电阻R2、第三电阻R3及第一电容C1；

所述第一PMOS管P1、第二PMOS管P2、第三PMOS管P3的源极与第一NMOS管N1的栅极及第三电阻R3的一端相连，且接在所述供电电源Vdd1上，所述第一PMOS管P1的栅极和所述第一PMOS管P1的漏极与第一NMOS管N1的漏极相连，所述第一NMOS管N1的源极与第二电阻R2的一端相连，所述第二电阻R2的另一端与第一电阻R1的一端及第二 NMOS管N2的栅极相连；所述第二NMOS管N2的漏极与第二PMOS管 P2的栅极、第二PMOS管P2漏极及第三NMOS管N3的栅极相连，所述第二NMOS管N2的源极与第一电阻R1的另一端、第三NMOS管N3的源极、第四NMOS管N4的源极及第一电容C1的一端接在接地端GND上；所述第三NMOS管N3的漏极与第三PMOS管P3的栅极和漏极、第四NMOS管N4的栅极和漏极、第五NMOS管N5的栅极相连；所述第三电阻 R3的另一端与第五NMOS管N5的漏极相连，所述第五NMOS管N5的源极与第一电容C1的另一端相连且连接供电电源Vdd2。

请再参阅图2，在本实用新型的又一个实施例中，在设计时，上述电池防摔电路的第四NMOS管N4可以省去。具体电路的连接关系如下：

所述的低电池防摔电路，其包括：

第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS 管P4、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第五 NMOS管N5、第一电阻R1、第二电阻R2、第三电阻R3及第一电容C1；

所述第一PMOS管P1、第二PMOS管P2、第三PMOS管P3的源极与第一NMOS管N1的栅极及第三电阻R3的一端相连，且接在所述供电电源Vdd1上，所述第一PMOS管P1的栅极和漏极与第一NMOS管N1的漏极相连，所述第一NMOS管N1的源极与第二电阻R2的一端相连，所述第二电阻R2的另一端与第一电阻R1的一端及第二NMOS管N2的栅极相连；所述第二NMOS管N2的漏极与第二PMOS管P2的栅极、漏极及第三 NMOS管N3的栅极相连，所述第二NMOS管N2的源极与第一电阻R1的另一端、第三NMOS管N3的源极、所述第四PMOS管P4的栅极和漏极及第一电容C1的一端接在接地端GND上；所述第三NMOS管N3的漏极与第三PMOS管P3的栅极、漏极及P4的源极、第五NMOS管N5的栅极相连；所述第三电阻R3的另一端与第五NMOS管N5的漏极相连，所述第五 NMOS管N5的源极与第一电容C1的另一端相连且连接供电电源Vdd2。

请再参阅图2，在本实用新型的其它实施例中，在设计时，根据实际需要可以省略所述的第四PMOS管P4和第三电阻R3。具体电路的连接关系如下：

所述的低电池防摔电路，其包括：

第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第一NMOS 管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五 NMOS管N5、第一电阻R1、第二电阻R2及第一电容C1；

所述第一PMOS管P1、第二PMOS管P2、第三PMOS管P3的源极与第一NMOS管N1的栅极及第五NMOS管N5的漏极相连且接在所述供电电源Vdd1上，所述第一PMOS管P1的栅极和所述第一PMOS管P1的漏极与第一NMOS管N1的漏极相连，所述第一NMOS管N1的源极与第二电阻R2的一端相连，所述第二电阻R2的另一端与第一电阻R1的一端及第二NMOS管N2的栅极相连；所述第二NMOS管N2的漏极与第二PMOS 管P2的栅极、第二PMOS管P2漏极及第三NMOS管N3的栅极相连，所述第二NMOS管N2的源极与第一电阻R1的另一端、第三NMOS管N3的源极、第四NMOS管N4的源极及第一电容C1的一端接在接地端GND上；所述第三NMOS管N3的漏极与第三PMOS管P3的栅极和漏极、第四 NMOS管N4的栅极和漏极、第五NMOS管N5的栅极相连；所述第五NMOS 管N5的源极与第一电容C1的另一端相连且连接供电电源Vdd2。

请再参阅图2，在本实用新型的另一个实施例中，在设计时，根据实际需要可以省略所述的第四NMOS管N4和第三电阻R3。具体电路的连接关系如下：

所述的低电池防摔电路，其包括：

第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS 管P4、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第五 NMOS管N5、第一电阻R1、第二电阻R2及第一电容C1；

所述第一PMOS管P1、第二PMOS管P2、第三PMOS管P3的源极与第一NMOS管N1的栅极及第五NMOS管N5的漏极相连且接在所述供电电源Vdd1上，所述第一PMOS管P1的栅极和漏极与第一NMOS管N1 的漏极相连，所述第一NMOS管N1的源极与第二电阻R2的一端相连，所述第二电阻R2的另一端与第一电阻R1的一端及第二NMOS管N2的栅极相连；所述第二NMOS管N2的漏极与第二PMOS管P2的栅极、漏极及第三NMOS管N3的栅极相连，所述第二NMOS管N2的源极与第一电阻R1 的另一端、第三NMOS管N3的源极、所述第四PMOS管P4的栅极和漏极及第一电容C1的一端接在接地端GND上；所述第三NMOS管N3的漏极与第三PMOS管P3的栅极、漏极及P4的源极、第五NMOS管N5的栅极相连；所述第五NMOS管N5的源极与第一电容C1的另一端相连且连接供电电源Vdd2。

实施例2

请再参阅图1，在本实用新型的实施例中，图1中的第一PMOS管P0 可用电阻进行替换，即电阻的一端与第一电容C0一端相连作为复位信号，电阻的另一端接供电电源vdd2端。

具体地，一种具有电池防摔功能的定时电路，其特征在于，包括：

低电池防摔电路、晶振电路、电阻R、第一电容C0及分频定时电路；

其中，供电电源Vdd1接所述晶振电路及所述低电池防摔电路的一端，所述晶振电路的另一端接所述分频定时电路，所述低电池防摔电路的另一端输出供电电源vdd2，所述供电电源vdd2接分频定时电路的输入端及所述电阻R的一端，且作为复位信号接在所述分频定时电路的一输入端，所述电阻 R的另一端与所述第一电容C0的一端接接地端GND，所述分频定时电路输出定时信号；

其中，在所述供电电源Vdd1供电后，所述晶振电路开始工作，所述供电电源Vdd1经所述低电池防摔电路产生供电电源vdd2，从而为分频定时电路提供电源；在所述供电电源Vdd1瞬间掉电后，所述低电池防摔电路输出的所述供电电源vdd2持续供电一预定时间。

并且，在本实施例中，上述所有的低电池防摔电路的具体电路，均可以在实施例2中运用，在此不再赘述。

综上所述，本实用新型通过该供电切换电路，可有效的解决市场上同类产品遇到的该问题，不仅拓展了应用场景中宽度，同时也减少了所述低待机耗的控制芯片的功耗。

以上所述的仅为本实用新型的优选实施例，所述实施例并非用以限制本实用新型的专利保护范围，因此凡是运用本实用新型的说明书及附图内容所作的等同结构变化，同理均应包含在本实用新型的保护范围内。

Claims (14)

1.一种具有电池防摔功能的定时电路，其特征在于，包括：

低电池防摔电路、晶振电路、第一PMOS管P0、第一电容C0及分频定时电路；其中，

供电电源Vdd1接所述晶振电路及所述低电池防摔电路的一端，所述晶振电路的另一端接所述分频定时电路，所述低电池防摔电路的另一端输出供电电源vdd2，所述供电电源vdd2接分频定时电路的输入端及第一PMOS管P0的源极，所述第一PMOS管P0的栅极与所述第一电容C0的一端接接地端GND，所述第一PMOS管P0的漏极与所述第一电容C0的另一端相连，且作为复位信号接在所述分频定时电路的一端，所述分频定时电路输出定时信号；

其中，在所述供电电源Vdd1供电后，所述晶振电路开始工作，所述供电电源Vdd1经所述低电池防摔电路产生供电电源vdd2，从而为分频定时电路提供电源；在所述供电电源Vdd1瞬间掉电后，所述低电池防摔电路输出的所述供电电源vdd2持续供电一预定时间。

2.根据权利要求1所述的具有电池防摔功能的定时电路；其特征在于，所述的低电池防摔电路，其包括：

第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第一电阻R1、第二电阻R2、第三电阻R3及第一电容C1；

所述第一PMOS管P1、第二PMOS管P2、第三PMOS管P3的源极与第一NMOS管N1的栅极及第三电阻R3的一端相连，且接在所述供电电源Vdd1上，所述第一PMOS管P1的栅极与漏极与第一NMOS管N1的漏极相连，所述第一NMOS管N1的源极与第二电阻R2的一端相连，所述第二电阻R2的另一端与第一电阻R1的一端及第二NMOS管N2的栅极相连；所述第二NMOS管N2的漏极与第二PMOS管P2的栅极、漏极及第三NMOS管N3的栅极相连，所述第二NMOS管N2的源极与第一电阻R1的另一端、第三NMOS管N3的源极、第四NMOS管N4的源极及第一电容C1的一端接在接地端GND上；所述第三NMOS管N3的漏极与第三PMOS管P3的栅极、第三PMOS管P3的漏极及第四PMOS管P4的源极、第五NMOS管N5的栅极相连；所述第四PMOS管P4的栅极与所述第四PMOS管P4的漏极、第四NMOS管N4的栅极、所述第四PMOS管P4的漏极连接在一起；所述第三电阻R3的另一端与第五NMOS管N5的漏极相连，所述第五NMOS管N5的源极与第一电容C1的另一端相连且连接供电电源vdd2。

3.根据权利要求1所述的具有功能型定时电路的芯片；其特征在于，所述的低电池防摔电路，其包括：

第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第二电阻R2、第一电阻R1及第一电容C1；

所述第一PMOS管P1、第二PMOS管P2、第三PMOS管P3的源极与第一NMOS管N1的栅极及第五NMOS管N5的漏极相连，且接在所述供电电源Vdd1上，所述第一PMOS管P1的栅极、所述第一PMOS管P1漏极与第一NMOS管N1的漏极相连，所述第一NMOS管N1的源极与第二电阻R2的一端相连，所述第二电阻R2的另一端与第二NMOS管N2的栅极和所述第一电阻R1的一端相连；所述第二NMOS管N2的漏极与第二PMOS管P2的栅极、第二PMOS管P2的漏极及第三NMOS管N3的栅极相连，所述第二NMOS管N2的源极与第三NMOS管N3的源极、第四NMOS管N4的源极及第一电容C1的一端接在接地端GND上；所述第三NMOS管N3的漏极与第三PMOS管P3的栅极、第三PMOS管P3的漏极、第四PMOS管P4的源极和第五NMOS管N5的栅极相连；所述第四PMOS管P4的栅极与第四PMOS管P4的漏极、第四NMOS管N4的栅极和第四NMOS管N4的漏极连接在一起；所述第二NMOS管N2的源极与第一电阻R1的另一端、第三NMOS管N3的源极、第四NMOS管N4的源极及第一电容C1的一端接在接地端GND上，所述第五NMOS管N5的源极与第一电容C1的另一端相连且连接供电电源vdd2。

4.根据权利要求1所述的具有功能型定时电路的芯片；其特征在于，所述的低电池防摔电路，其包括：

第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第一电阻R1、第二电阻R2、第三电阻R3及第一电容C1；

所述第一PMOS管P1、第二PMOS管P2、第三PMOS管P3的源极与第一NMOS管N1的栅极及第三电阻R3的一端相连，且接在所述供电电源Vdd1上，所述第一PMOS管P1的栅极和所述第一PMOS管P1的漏极与第一NMOS管N1的漏极相连，所述第一NMOS管N1的源极与第二电阻R2的一端相连，所述第二电阻R2的另一端与第一电阻R1的一端及第二NMOS管N2的栅极相连；所述第二NMOS管N2的漏极与第二PMOS管P2的栅极、第二PMOS管P2漏极及第三NMOS管N3的栅极相连，所述第二NMOS管N2的源极与第一电阻R1的另一端、第三NMOS管N3的源极、第四NMOS管N4的源极及第一电容C1的一端接在接地端GND上；所述第三NMOS管N3的漏极与第三PMOS管P3的栅极和漏极、第四NMOS管N4的栅极和漏极、第五NMOS管N5的栅极相连；所述第三电阻R3的另一端与第五NMOS管N5的漏极相连，所述第五NMOS管N5的源极与第一电容C1的另一端相连且连接供电电源vdd2。

5.根据权利要求1所述的具有功能型定时电路的芯片；其特征在于，所述的低电池防摔电路，其包括：

第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第五NMOS管N5、第一电阻R1、第二电阻R2、第三电阻R3及第一电容C1；

所述第一PMOS管P1、第二PMOS管P2、第三PMOS管P3的源极与第一NMOS管N1的栅极及第三电阻R3的一端相连，且接在所述供电电源Vdd1上，所述第一PMOS管P1的栅极和漏极与第一NMOS管N1的漏极相连，所述第一NMOS管N1的源极与第二电阻R2的一端相连，所述第二电阻R2的另一端与第一电阻R1的一端及第二NMOS管N2的栅极相连；所述第二NMOS管N2的漏极与第二PMOS管P2的栅极、漏极及第三NMOS管N3的栅极相连，所述第二NMOS管N2的源极与第一电阻R1的另一端、第三NMOS管N3的源极、所述第四PMOS管P4的栅极和漏极及第一电容C1的一端接在接地端GND上；所述第三NMOS管N3的漏极与第三PMOS管P3的栅极、漏极及P4的源极、第五NMOS管N5的栅极相连；所述第三电阻R3的另一端与第五NMOS管N5的漏极相连，所述第五NMOS管N5的源极与第一电容C1的另一端相连且连接供电电源vdd2。

6.根据权利要求1所述的具有功能型定时电路的芯片；其特征在于，所述的低电池防摔电路，其包括：

第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第一电阻R1、第二电阻R2及第一电容C1；

所述第一PMOS管P1、第二PMOS管P2、第三PMOS管P3的源极与第一NMOS管N1的栅极及第五NMOS管N5的漏极相连且接在所述供电电源Vdd1上，所述第一PMOS管P1的栅极和所述第一PMOS管P1的漏极与第一NMOS管N1的漏极相连，所述第一NMOS管N1的源极与第二电阻R2的一端相连，所述第二电阻R2的另一端与第一电阻R1的一端及第二NMOS管N2的栅极相连；所述第二NMOS管N2的漏极与第二PMOS管P2的栅极、第二PMOS管P2漏极及第三NMOS管N3的栅极相连，所述第二NMOS管N2的源极与第一电阻R1的另一端、第三NMOS管N3的源极、第四NMOS管N4的源极及第一电容C1的一端接在接地端GND上；所述第三NMOS管N3的漏极与第三PMOS管P3的栅极和漏极、第四NMOS管N4的栅极和漏极、第五NMOS管N5的栅极相连；所述第五NMOS管N5的源极与第一电容C1的另一端相连且连接供电电源vdd2。

7.根据权利要求1所述的具有功能型定时电路的芯片；其特征在于，所述的低电池防摔电路，其包括：

第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第五NMOS管N5、第一电阻R1、第二电阻R2及第一电容C1；

所述第一PMOS管P1、第二PMOS管P2、第三PMOS管P3的源极与第一NMOS管N1的栅极及第五NMOS管N5的漏极相连且接在所述供电电源Vdd1上，所述第一PMOS管P1的栅极和漏极与第一NMOS管N1的漏极相连，所述第一NMOS管N1的源极与第二电阻R2的一端相连，所述第二电阻R2的另一端与第一电阻R1的一端及第二NMOS管N2的栅极相连；所述第二NMOS管N2的漏极与第二PMOS管P2的栅极、漏极及第三NMOS管N3的栅极相连，所述第二NMOS管N2的源极与第一电阻R1的另一端、第三NMOS管N3的源极、所述第四PMOS管P4的栅极和漏极及第一电容C1的一端接在接地端GND上；所述第三NMOS管N3的漏极与第三PMOS管P3的栅极、漏极及P4的源极、第五NMOS管N5的栅极相连；所述第五NMOS管N5的源极与第一电容C1的另一端相连且连接供电电源vdd2。

8.一种具有电池防摔功能的定时电路，其特征在于，包括：

低电池防摔电路、晶振电路、电阻R、第一电容C0及分频定时电路；

其中，供电电源Vdd1接所述晶振电路及所述低电池防摔电路的一端，所述晶振电路的另一端接所述分频定时电路，所述低电池防摔电路的另一端输出供电电源vdd2，所述供电电源vdd2接分频定时电路的输入端及所述电阻R的一端，且作为复位信号接在所述分频定时电路的一输入端，所述电阻R的另一端与所述第一电容C0的一端接接地端GND，所述分频定时电路输出定时信号；

其中，在所述供电电源Vdd1供电后，所述晶振电路开始工作，所述供电电源Vdd1经所述低电池防摔电路产生供电电源vdd2，从而为分频定时电路提供电源；在所述供电电源Vdd1瞬间掉电后，所述低电池防摔电路输出的所述供电电源vdd2持续供电一预定时间。

9.根据权利要求8所述的具有电池防摔功能的定时电路；其特征在于，所述的低电池防摔电路包括：

所述的低电池防摔电路，其包括：

第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第一电阻R1、第二电阻R2、第三电阻R3及第一电容C1；

所述第一PMOS管P1、第二PMOS管P2、第三PMOS管P3的源极与第一NMOS管N1的栅极及第三电阻R3的一端相连，且接在所述供电电源Vdd1上，所述第一PMOS管P1的栅极与漏极与第一NMOS管N1的漏极相连，所述第一NMOS管N1的源极与第二电阻R2的一端相连，所述第二电阻R2的另一端与第一电阻R1的一端及第二NMOS管N2的栅极相连；所述第二NMOS管N2的漏极与第二PMOS管P2的栅极、漏极及第三NMOS管N3的栅极相连，所述第二NMOS管N2的源极与第一电阻R1的另一端、第三NMOS管N3的源极、第四NMOS管N4的源极及第一电容C1的一端接在接地端GND上；所述第三NMOS管N3的漏极与第三PMOS管P3的栅极、第三PMOS管P3的漏极及第四PMOS管P4的源极、第五NMOS管N5的栅极相连；所述第四PMOS管P4的栅极与所述第四PMOS管P4的漏极、第四NMOS管N4的栅极、所述第四PMOS管P4的漏极连接在一起；所述第三电阻R3的另一端与第五NMOS管N5的漏极相连，所述第五NMOS管N5的源极与第一电容C1的另一端相连且连接供电电源vdd2。

10.根据权利要求8所述的具有功能型定时电路的芯片；其特征在于，所述的低电池防摔电路，其包括：

第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第二电阻R2、第一电阻R1及第一电容C1；

所述第一PMOS管P1、第二PMOS管P2、第三PMOS管P3的源极与第一NMOS管N1的栅极及第五NMOS管N5的漏极相连，且接在所述供电电源Vdd1上，所述第一PMOS管P1的栅极、所述第一PMOS管P1漏极与第一NMOS管N1的漏极相连，所述第一NMOS管N1的源极与第二电阻R2的一端相连，所述第二电阻R2的另一端与第二NMOS管N2的栅极和所述第一电阻R1的一端相连；所述第二NMOS管N2的漏极与第二PMOS管P2的栅极、第二PMOS管P2的漏极及第三NMOS管N3的栅极相连，所述第二NMOS管N2的源极与第三NMOS管N3的源极、第四NMOS管N4的源极及第一电容C1的一端接在接地端GND上；所述第三NMOS管N3的漏极与第三PMOS管P3的栅极、第三PMOS管P3的漏极、第四PMOS管P4的源极和第五NMOS管N5的栅极相连；所述第四PMOS管P4的栅极与第四PMOS管P4的漏极、第四NMOS管N4的栅极和第四NMOS管N4的漏极连接在一起；所述第二NMOS管N2的源极与第一电阻R1的另一端、第三NMOS管N3的源极、第四NMOS管N4的源极及第一电容C1的一端接在接地端GND上，所述第五NMOS管N5的源极与第一电容C1的另一端相连且连接供电电源vdd2。

11.根据权利要求8所述的具有功能型定时电路的芯片；其特征在于，所述的低电池防摔电路，其包括：

第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第一电阻R1、第二电阻R2、第三电阻R3及第一电容C1；

所述第一PMOS管P1、第二PMOS管P2、第三PMOS管P3的源极与第一NMOS管N1的栅极及第三电阻R3的一端相连，且接在所述供电电源Vdd1上，所述第一PMOS管P1的栅极和所述第一PMOS管P1的漏极与第一NMOS管N1的漏极相连，所述第一NMOS管N1的源极与第二电阻R2的一端相连，所述第二电阻R2的另一端与第一电阻R1的一端及第二NMOS管N2的栅极相连；所述第二NMOS管N2的漏极与第二PMOS管P2的栅极、第二PMOS管P2漏极及第三NMOS管N3的栅极相连，所述第二NMOS管N2的源极与第一电阻R1的另一端、第三NMOS管N3的源极、第四NMOS管N4的源极及第一电容C1的一端接在接地端GND上；所述第三NMOS管N3的漏极与第三PMOS管P3的栅极和漏极、第四NMOS管N4的栅极和漏极、第五NMOS管N5的栅极相连；所述第三电阻R3的另一端与第五NMOS管N5的漏极相连，所述第五NMOS管N5的源极与第一电容C1的另一端相连且连接供电电源vdd2。

12.根据权利要求8所述的具有功能型定时电路的芯片；其特征在于，所述的低电池防摔电路，其包括：

第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第五NMOS管N5、第一电阻R1、第二电阻R2、第三电阻R3及第一电容C1；

所述第一PMOS管P1、第二PMOS管P2、第三PMOS管P3的源极与第一NMOS管N1的栅极及第三电阻R3的一端相连，且接在所述供电电源Vdd1上，所述第一PMOS管P1的栅极和漏极与第一NMOS管N1的漏极相连，所述第一NMOS管N1的源极与第二电阻R2的一端相连，所述第二电阻R2的另一端与第一电阻R1的一端及第二NMOS管N2的栅极相连；所述第二NMOS管N2的漏极与第二PMOS管P2的栅极、漏极及第三NMOS管N3的栅极相连，所述第二NMOS管N2的源极与第一电阻R1的另一端、第三NMOS管N3的源极、所述第四PMOS管P4的栅极和漏极及第一电容C1的一端接在接地端GND上；所述第三NMOS管N3的漏极与第三PMOS管P3的栅极、漏极及P4的源极、第五NMOS管N5的栅极相连；所述第三电阻R3的另一端与第五NMOS管N5的漏极相连，所述第五NMOS管N5的源极与第一电容C1的另一端相连且连接供电电源vdd2。

13.根据权利要求8所述的具有功能型定时电路的芯片；其特征在于，所述的低电池防摔电路，其包括：

第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第一电阻R1、第二电阻R2及第一电容C1；

所述第一PMOS管P1、第二PMOS管P2、第三PMOS管P3的源极与第一NMOS管N1的栅极及第五NMOS管N5的漏极相连且接在所述供电电源Vdd1上，所述第一PMOS管P1的栅极和所述第一PMOS管P1的漏极与第一NMOS管N1的漏极相连，所述第一NMOS管N1的源极与第二电阻R2的一端相连，所述第二电阻R2的另一端与第一电阻R1的一端及第二NMOS管N2的栅极相连；所述第二NMOS管N2的漏极与第二PMOS管P2的栅极、第二PMOS管P2漏极及第三NMOS管N3的栅极相连，所述第二NMOS管N2的源极与第一电阻R1的另一端、第三NMOS管N3的源极、第四NMOS管N4的源极及第一电容C1的一端接在接地端GND上；所述第三NMOS管N3的漏极与第三PMOS管P3的栅极和漏极、第四NMOS管N4的栅极和漏极、第五NMOS管N5的栅极相连；所述第五NMOS管N5的源极与第一电容C1的另一端相连且连接供电电源vdd2。

14.根据权利要求8所述的具有功能型定时电路的芯片；其特征在于，所述的低电池防摔电路，其包括：

第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第五NMOS管N5、第一电阻R1、第二电阻R2及第一电容C1；

所述第一PMOS管P1、第二PMOS管P2、第三PMOS管P3的源极与第一NMOS管N1的栅极及第五NMOS管N5的漏极相连且接在所述供电电源Vdd1上，所述第一PMOS管P1的栅极和漏极与第一NMOS管N1的漏极相连，所述第一NMOS管N1的源极与第二电阻R2的一端相连，所述第二电阻R2的另一端与第一电阻R1的一端及第二NMOS管N2的栅极相连；所述第二NMOS管N2的漏极与第二PMOS管P2的栅极、漏极及第三NMOS管N3的栅极相连，所述第二NMOS管N2的源极与第一电阻R1的另一端、第三NMOS管N3的源极、所述第四PMOS管P4的栅极和漏极及第一电容C1的一端接在接地端GND上；所述第三NMOS管N3的漏极与第三PMOS管P3的栅极、漏极及P4的源极、第五NMOS管N5的栅极相连；所述第五NMOS管N5的源极与第一电容C1的另一端相连且连接供电电源vdd2。

Images