CN110365326A - 一种星用抗辐照过温保护电路 - Google Patents

Abstract

一种星用抗辐照过温保护电路，包括核心基准产生模块、比较器、滞回反馈通路和单粒子脉冲消除模块，核心基准产生模块用于产生正温电压和负温电压；比较器的正向输入端连接正温电压，其负向输入端连接负温电压，其输出端连接单粒子脉冲消除模块的输入端；滞回反馈通路用于将比较器的输出信号反馈回核心基准产生模块，在比较器的输出信号翻高后增大正温电压的变化斜率；单粒子脉冲消除模块用于将比较器的输出信号消除单粒子效应后产生过温保护电路的输出信号。本发明采用DTMOS作为核心管代替传统过温保护电路的BJT，并结合比较器实现过温判定，防止辐照环境下BJT低剂量率下放大倍数下降造成的基准失效问题；另外本发明还消除了输出结果中的单粒子效应。

Description

一种星用抗辐照过温保护电路

技术领域

本发明属于集成电路技术领域，涉及带隙基准电路，具体为一种星用抗辐照过温保护电路。

背景技术

航天器在宇宙环境中工作，内部设备需要稳定的温度控制系统来保证其工作的有效性以及可靠性，因此需要设计具有过温保护功能的模块来实现对整体电路的保护，以此保证各种仪器设备工作的安全性和可靠性。

鉴于宇宙辐照环境的复杂性、以及其受总剂量效应以及单粒子注入效应的影响，目前未有被广泛接受的星用过温保护方案。传统的过温保护电路采用三极管阈值以及PTAT电流电压比较的方法进行过温保护，图2为传统的过温保护电路实现方式，I_PTAT电流注入到BJT三极管的基极与地之间的电阻上，随着温度上升，电阻上的电压提升，BJT的基极-发射极电压VBE达到开启阈值，则BJT开启，BJT的集电极电压下降，导致过温保护电路的输出电平发生变化。由于星用电路的特殊性，在低剂量率辐照效应下，传统过温保护电路中BJT三极管的开启阈值会发生漂移、放大倍数失效，且单粒子注入会使传统过温保护方式产生误信号、错误保护，因此传统的过温保护技术不能满足星用电路的使用要求。

发明内容

针对上述在宇宙环境中，不同剂量率、可能单粒子注入的情况下，传统过温保护技术在片内集成过温保护电路时存在的三极管、MOS管失效，温度翻转阈值漂移，单粒子翻转等问题，本发明通过利用区别于传统过温保护技术的过温信号产生机制，结合了抗辐照机制，提出一种星用抗辐照过温保护电路，将DTMOS管作为基准电路的核心管，结合比较器实现过温判定，引入单粒子脉冲消除模块消除过温保护信号中的单粒子效应。

本发明的技术方案为：

一种星用抗辐照过温保护电路，包括核心基准产生模块、比较器、滞回反馈通路和单粒子脉冲消除模块，

所述核心基准产生模块用于产生正温电压和负温电压；

所述比较器的正向输入端连接所述正温电压，其负向输入端连接所述负温电压，其输出端连接所述单粒子脉冲消除模块的输入端；

所述滞回反馈通路用于将所述比较器的输出信号反馈回所述核心基准产生模块，在所述比较器的输出信号翻高后增大所述正温电压的变化斜率；

所述单粒子脉冲消除模块用于将所述比较器的输出信号消除单粒子效应后产生所述过温保护电路的输出信号。

具体的，所述单粒子脉冲消除模块包括缓冲器、第一延时单元、第二延时单元和投票器，

缓冲器的输入端作为所述单粒子脉冲消除模块的输入端，其输出端连接第一延时单元的输入端和所述投票器的第一输入端；

第二延时单元的输入端连接第一延时单元的输出端和所述投票器的第二输入端，其输出端连接所述投票器的第三输入端；

所述投票器包括第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管、第十三NMOS管、第十四NMOS管、第十五NMOS管、第十六PMOS管、第十七PMOS管、第十八PMOS管、第十九PMOS管、第二十PMOS管、第二十一PMOS管和第二十二PMOS管，

第十六PMOS管的栅极连接第二十一PMOS管、第九NMOS管和第十一NMOS管的栅极并作为所述投票器的第一输入端，其源极连接第十七PMOS管和第二十二PMOS管的源极并连接电源电压，其漏极连接第十七PMOS管的漏极、第十八PMOS管和第十九PMOS管的源极；

第十二NMOS管的栅极连接第十NMOS管、第十七PMOS管和第十八PMOS管的栅极并作为所述投票器的第二输入端，其源极连接第十三NMOS管、第十四NMOS管和第十五NMOS管的源极并接地，其漏极连接第九NMOS管的源极；

第二十PMOS管的栅极连接第十九PMOS管、第十三NMOS管和第十四NMOS管的栅极并作为所述投票器的第三输入端，其源极连接第二十一PMOS管的源极、第十八PMOS管和第十九PMOS管的漏极，其漏极连接第二十一PMOS管、第九NMOS管、第十NMOS管和第十一NMOS管的漏极以及第十五NMOS管和第二十二PMOS管的栅极；

第十NMOS管的源极连接第十三NMOS管的漏极；

第十一NMOS管的源极连接第十四NMOS管的漏极；

第二十二PMOS管的漏极连接第十五NMOS管的漏极并作为所述投票器的输出端连接所述单粒子脉冲消除模块的输出端。

具体的，所述核心基准产生模块包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第十二PMOS管、第十三PMOS管、第十四PMOS管、第十五PMOS管、第一电阻、第二电阻、第三电阻、第四电阻、第一DTMOS管、第二DTMOS管、第三DTMOS管、第四DTMOS管和第五DTMOS管，

第一PMOS管的栅漏短接并连接第二PMOS管的源极，其源极连接第五PMOS管、第六PMOS管、第八PMOS管、第十PMOS管、第十二PMOS管和第十四PMOS管的源极以及第二NMOS管和第五PMOS管的栅极并连接电源电压；

第三PMOS管的栅漏短接并连接第四PMOS管的源极，其源极连接第二PMOS管的栅极和漏极；

第三NMOS管的栅极连接第一NMOS管和第四PMOS管的漏极，其漏极连接第二NMOS管的源极，其源极连接第一NMOS管的源极、第一DTMOS管的栅极和漏极、第二DTMOS管的栅极和漏极以及第五DTMOS管的栅极和漏极并接地；

第七PMOS管的栅极连接第九PMOS管、第十一PMOS管、第十三PMOS管和第十五PMOS管的栅极以及第九PMOS管和第六NMOS管的漏极，其源极连接第六PMOS管的漏极，其漏极连接第六NMOS管的栅极、第四NMOS管的栅极和漏极；

第五NMOS管的栅漏短接并连接第七NMOS管的栅极和第四NMOS管的源极，其源极连接第一DTMOS管的源极；

第七NMOS管的漏极连接第六NMOS管的源极，其源极通过第一电阻后连接第二DTMOS管的源极；

第八PMOS管的栅漏短接并连接第九PMOS管的源极、第五PMOS管和第二NMOS管的漏极以及第六PMOS管、第十PMOS管、第十二PMOS管和第十四PMOS管的栅极；

第十一PMOS管的源极连接第十PMOS管的漏极，其漏极连接第二电阻的一端、第一NMOS管和第四PMOS管的栅极并输出所述负温电压；

第三DTMOS管的栅漏短接并连接第四DTMOS管的源极，其源极连接第二电阻的另一端；

第四DTMOS管的栅漏短接并连接第五DTMOS管的源极；

第十三PMOS管的源极连接第十二PMOS管的漏极，其漏极连接第三电阻的一端并输出所述正温电压；

第三电阻的另一端连接第八NMOS管的源极并通过第四电阻后接地；

第十五PMOS管的源极连接第十四PMOS管的漏极，其漏极连接第八NMOS管的漏极；

第八NMOS管的栅极连接所述比较器的输出端。

本发明的有益效果为：本发明提出的过温保护电路采用DTMOS作为核心管来代替传统过温保护电路中的BJT，并结合比较器实现过温判定，防止在辐照环境下BJT低剂量率下放大倍数下降造成的基准失效问题；另外本发明还消除了输出结果中的单粒子效应，在实施例中通过时间冗余处理的方式，利用延时单元以及投票器使得辐照效应中的单粒子效应得以消除。

附图说明

图1为本发明提出的一种星用抗辐照过温保护电路的系统架构图。

图2为传统过温保护实现方式的结构框图。

图3为本发明提出的一种星用抗辐照过温保护电路中带滞回反馈的核心基准产生模块的一种实现形式。

图4为本发明提出的一种星用抗辐照过温保护电路中使用的三模冗余投票器的结构示意图。

图5为本发明提出的一种星用抗辐照过温保护电路中单粒子脉冲消除模块的一种实现形式。

图6为本发明提出的一种星用抗辐照过温保护电路中单粒子脉冲消除模块的原理示意图；

具体实施方式

下面结合附图和具体实施例对本发明进行详细的描述。

图1为本发明提出的一种星用抗辐照过温保护电路的系统架构图，如图所示，本发明提出的一种星用抗辐照过温保护电路包括核心基准产生模块、比较器、滞回反馈通路和单粒子脉冲消除模块，其中核心基准产生模块以DTMOS作为核心管用于产生正温电压V_PTAT和负温电压V_REF，正温电压V_PTAT和负温电压V_REF分别输入到比较器的正向输入端和负向输入端进行比较。在初始状态正温电压V_PTAT小于负温电压V_REF，比较器输出低电平。随着温度升高正温电压V_PTAT大于负温电压V_REF，比较器输出高电平。本发明设置滞回反馈通路，当电路所处环境开启了过温保护后从高温向低温变化时，滞回反馈通路起作用将比较器的输出信号反馈回核心基准产生模块，增大正温电压V_PTAT的变化斜率，使得比较器的输出从高电平变化到低电平的滞回温度要小于原来的保护温度。

图3所示为实施例中带滞回反馈的核心基准产生模块的一种实现形式，如图3所示，核心基准产生模块包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第十PMOS管MP10、第十一PMOS管MP11、第十二PMOS管MP12、第十三PMOS管MP13、第十四PMOS管MP14、第十五PMOS管MP15、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第一DTMOS管T1、第二DTMOS管T2、第三DTMOS管T3、第四DTMOS管T4和第五DTMOS管T5；第一PMOS管MP1的栅漏短接并连接第二PMOS管MP2的源极，其源极连接第五PMOS管MP5、第六PMOS管MP6、第八PMOS管MP8、第十PMOS管MP10、第十二PMOS管MP12和第十四PMOS管MP14的源极以及第二NMOS管MN2和第五PMOS管MP5的栅极并连接电源电压；第三PMOS管MP3的栅漏短接并连接第四PMOS管MP4的源极，其源极连接第二PMOS管MP2的栅极和漏极；第三NMOS管MN3的栅极连接第一NMOS管MN1和第四PMOS管MP4的漏极，其漏极连接第二NMOS管MN2的源极，其源极连接第一NMOS管MN1的源极、第一DTMOS管T1的栅极和漏极、第二DTMOS管T2的栅极和漏极以及第五DTMOS管T5的栅极和漏极并接地；第七PMOS管MP7的栅极连接第九PMOS管MP9、第十一PMOS管MP11、第十三PMOS管MP13和第十五PMOS管MP15的栅极以及第九PMOS管MP9和第六NMOS管MN6的漏极，其源极连接第六PMOS管MP6的漏极，其漏极连接第六NMOS管MN6的栅极、第四NMOS管MN4的栅极和漏极；第五NMOS管MN5的栅漏短接并连接第七NMOS管MN7的栅极和第四NMOS管MN4的源极，其源极连接第一DTMOS管T1的源极；第七NMOS管MN7的漏极连接第六NMOS管MN6的源极，其源极通过第一电阻R1后连接第二DTMOS管T2的源极；第八PMOS管MP8的栅漏短接并连接第九PMOS管MP9的源极、第五PMOS管MP5和第二NMOS管MN2的漏极以及第六PMOS管MP6、第十PMOS管MP10、第十二PMOS管MP12和第十四PMOS管MP14的栅极；第十一PMOS管MP11的源极连接第十PMOS管MP10的漏极，其漏极连接第二电阻R2的一端、第一NMOS管MN1和第四PMOS管MP4的栅极并输出负温电压V_REF；第三DTMOS管T3的栅漏短接并连接第四DTMOS管T4的源极，其源极连接第二电阻R2的另一端；第四DTMOS管T4的栅漏短接并连接第五DTMOS管T5的源极；第十三PMOS管MP13的源极连接第十二PMOS管MP12的漏极，其漏极连接第三电阻R3的一端并输出正温电压V_PTAT；第三电阻R3的另一端连接第八NMOS管MN8的源极并通过第四电阻R4后接地；第十五PMOS管MP15的源极连接第十四PMOS管MP14的漏极，其漏极连接第八NMOS管MN8的漏极；第八NMOS管MN8的栅极连接比较器的输出信号。

本实施例中核心基准产生模块包括启动电路、DTMOS基准电路核心电路、基准电压产生电路，其中第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3构成了启动电路，保证电路在启动或受到单粒子扰动后能恢复到正常工作点。第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8构成了共源共栅结构，保证第五NMOS管MN5与第七NMOS管MN7的源端电压相等，从而让具有面积差的第一DTMOS管T1、第二DTMOS管T2的电压差加在第一电阻R1上，形成正温电流IPTAT。第十PMOS管MP10、第十一PMOS管MP11、第十二PMOS管MP12、第十三PMOS管MP13、第十四PMOS管MP14、第十五PMOS管MP15构成了三路电流镜，其中第十PMOS管MP10、第十一PMOS管MP11、第三DTMOS管T3、第四DTMOS管T4、第五DTMOS管T5和第二电阻R2产生了基准电压即负温电压V_REF，第十二PMOS管MP12、第十三PMOS管MP13、第三电阻R3和第四电阻R4产生了正温电压V_PTAT。第八NMOS管的栅极连接滞回反馈，第八NMOS管MN8开启的时候进入滞回模式，本发明中使用的滞回机理与传统过温保护使用的滞回机理一致，通过增大流过串联的第三电阻R3和第四电阻R4的电流，使正温电压V_PTAT的斜率变大，从而要进入更低的温度才能进行过温保护信号电平的翻转。

比较器的正向输入端连接正温电压V_PTAT，其负向输入端连接负温电压V_REF，其输出端连接单粒子脉冲消除模块的输入端，通过比较正温电压V_PTAT和负温电压V_REF判定温度是否过温。

核心基准产生模块中，产生的负温电压V_REF为：

其中V_GD3为第三DTMOS管T3的栅漏电压，具有负温系数。V_GD4为第四DTMOS管T4的栅漏电压，具有负温系数。V_GD5为第五DTMOS管T5的栅漏电压，具有负温系数。(V_GD1-V_GD2)为第一DTMOS管T1的栅漏电压与第二DTMOS管T2的栅漏电压之差，具有正温系数。通过合理设置第二电阻R2与第一电阻R1之间的比例，就可以得到一个温度系数较好的参考电压作为负温电压V_REF。另外，通过合理设置第二电阻R2与第一电阻R1的值，可以使得基准产生电路的功耗大大的降低。

此电路的另外一个特点是通过滞回环路控制第八NMOS管MN8的栅电压，可以改变输出的正温电压V_PTAP的大小，当第八NMOS管MN8关闭时，输出的正温电压V_PTAP为：

当第八NMOS管MN8导通时，输出的正温电压V_PTAP为：

根据之前的分析可知(V_GD1-V_GD2)具有正温系数，由以上两个公式可知，第八NMOS管MN8导通后，输出的正温电压V_PTAP随温度的变化更快。在此基础上，将输出负温电压V_REF与正温电压V_PTAP作为后一级比较器的俩个输入构成了本发明的另一个特色，由于本发明不利用三极管的阈值电压作为过温保护点的关键参数，而是利用比较器进行过温判定，使得本发明提出的过温保护电路不会受到辐照效应中低剂量率的影响。

单粒子脉冲消除模块用于将比较器的输出信号消除单粒子效应后产生过温保护电路的输出信号。图5所示为本实施例中使用的单粒子脉冲消除模块的结构示意图，包括缓冲器、第一延时单元、第二延时单元和投票器，缓冲器的输入端作为单粒子脉冲消除模块的输入端，其输出端连接第一延时单元的输入端和投票器的第一输入端IN1；第二延时单元的输入端连接第一延时单元的输出端和投票器的第二输入端IN2，其输出端连接投票器的第三输入端IN3；投票器的输出端作为单粒子脉冲消除模块的输出端。

如图4所示是本实施例中采用的三模冗余投票器的结构示意图，本实施例中三模冗余投票器包括第九NMOS管MN9、第十NMOS管MN10、第十一NMOS管MN11、第十二NMOS管MN12、第十三NMOS管MN13、第十四NMOS管MN14、第十五NMOS管MN15、第十六PMOS管MP16、第十七PMOS管MP17、第十八PMOS管MP18、第十九PMOS管MP19、第二十PMOS管MP20、第二十一PMOS管MP21和第二十二PMOS管MP22，第十六PMOS管MP16的栅极连接第二十一PMOS管MP21、第九NMOS管MN9和第十一NMOS管MN11的栅极并作为投票器的第一输入端IN1，其源极连接第十七PMOS管MP17和第二十二PMOS管MP22的源极并连接电源电压，其漏极连接第十七PMOS管MP17的漏极、第十八PMOS管MP18和第十九PMOS管MP19的源极；第十二NMOS管MN12的栅极连接第十NMOS管MN10、第十七PMOS管MP17和第十八PMOS管MP18的栅极并作为投票器的第二输入端IN2，其源极连接第十三NMOS管MN13、第十四NMOS管MN14和第十五NMOS管MN15的源极并接地，其漏极连接第九NMOS管MN9的源极；第二十PMOS管MP20的栅极连接第十九PMOS管MP19、第十三NMOS管MN13和第十四NMOS管MN14的栅极并作为投票器的第三输入端IN3，其源极连接第二十一PMOS管MP21的源极、第十八PMOS管MP18和第十九PMOS管MP19的漏极，其漏极连接第二十一PMOS管MP21、第九NMOS管MN9、第十NMOS管MN10和第十一NMOS管MN11的漏极以及第十五NMOS管MN15和第二十二PMOS管MP22的栅极；第十NMOS管MN10的源极连接第十三NMOS管MN13的漏极；第十一NMOS管MN11的源极连接第十四NMOS管MN14的漏极；第二十二PMOS管MP22的漏极连接第十五NMOS管MN15的漏极并作为投票器的输出端。

如图4所示，若投票器的三个输入IN1、IN2、IN3有两个及以上的高电平，则第九NMOS管MN9至第十四NMOS管MN14之间必能形成一条对地导通的通路，而第十六PMOS管MP16至第二十一PMOS管MP21必不能形成一条到电源电压VCC的导电通路。故使投票器输出端OUT最终输出高电平。类似的若投票器的三个输入IN1、IN2、IN3有两个及以上的低电平，OUT最终也输出低电平。因此投票器的三个输入IN1、IN2、IN3必须有两个或以上为高电平，其输出才为高电平，投票器的三个输入IN1、IN2、IN3必须有两个或以上为低电平，其输出才为低电平。

图6为本实施例中单粒子脉冲消除模块的原理示意图，当单粒子脉冲消除模块的输入信号IN经过两个延时单元再进入投票器后，将会消除掉由单粒子注入效应产生的窄脉冲。如图5、图6所示，在电路遭受单粒子注入后，输出可能会发生翻转，本实施例提出的方案中在评估单粒子注入产生的脉冲宽度后，引入延时单元与投票器的结合后，可消除单粒子引起的窄脉冲，使保护信号不发生误抖动，从而实现了消除单粒子影响的过温保护模块。本实施例利用了过温模块对延时的不敏感性，通过延时单元结合三模冗余的处理，让过温电路的输出虽然产生了一定的延时，但保证了可以消除单粒子效应。

综上可以看出，本发明提出的一种抗辐照的过温保护电路相对于传统的过温保护电路而言，本发明提出的电路没有采用BJT三极管作为核心管，而是采用DTMOS管结合比较器的方式，从而规避了辐照效应低剂量率下的BJT放大倍数下降导致电路失效的问题。此外本发明还考虑到了单粒子注入效应引起的电路误翻转问题，利用延时单元以及投票器消除单粒子效应，从而实现误动作的消除，这对航天飞行器等宇宙环境中使用的设备的稳定性具有重大意义。

本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (3)

1.一种星用抗辐照过温保护电路，其特征在于，包括核心基准产生模块、比较器、滞回反馈通路和单粒子脉冲消除模块，

所述核心基准产生模块用于产生正温电压和负温电压；

所述比较器的正向输入端连接所述正温电压，其负向输入端连接所述负温电压，其输出端连接所述单粒子脉冲消除模块的输入端；

所述滞回反馈通路用于将所述比较器的输出信号反馈回所述核心基准产生模块，在所述比较器的输出信号翻高后增大所述正温电压的变化斜率；

所述单粒子脉冲消除模块用于将所述比较器的输出信号消除单粒子效应后产生所述过温保护电路的输出信号。

2.根据权利要求1所述的星用抗辐照过温保护电路，其特征在于，所述单粒子脉冲消除模块包括缓冲器、第一延时单元、第二延时单元和投票器，

缓冲器的输入端作为所述单粒子脉冲消除模块的输入端，其输出端连接第一延时单元的输入端和所述投票器的第一输入端；

第二延时单元的输入端连接第一延时单元的输出端和所述投票器的第二输入端，其输出端连接所述投票器的第三输入端；

所述投票器包括第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管、第十三NMOS管、第十四NMOS管、第十五NMOS管、第十六PMOS管、第十七PMOS管、第十八PMOS管、第十九PMOS管、第二十PMOS管、第二十一PMOS管和第二十二PMOS管，

第十六PMOS管的栅极连接第二十一PMOS管、第九NMOS管和第十一NMOS管的栅极并作为所述投票器的第一输入端，其源极连接第十七PMOS管和第二十二PMOS管的源极并连接电源电压，其漏极连接第十七PMOS管的漏极、第十八PMOS管和第十九PMOS管的源极；

第十二NMOS管的栅极连接第十NMOS管、第十七PMOS管和第十八PMOS管的栅极并作为所述投票器的第二输入端，其源极连接第十三NMOS管、第十四NMOS管和第十五NMOS管的源极并接地，其漏极连接第九NMOS管的源极；

第二十PMOS管的栅极连接第十九PMOS管、第十三NMOS管和第十四NMOS管的栅极并作为所述投票器的第三输入端，其源极连接第二十一PMOS管的源极、第十八PMOS管和第十九PMOS管的漏极，其漏极连接第二十一PMOS管、第九NMOS管、第十NMOS管和第十一NMOS管的漏极以及第十五NMOS管和第二十二PMOS管的栅极；

第十NMOS管的源极连接第十三NMOS管的漏极；

第十一NMOS管的源极连接第十四NMOS管的漏极；

第二十二PMOS管的漏极连接第十五NMOS管的漏极并作为所述投票器的输出端连接所述单粒子脉冲消除模块的输出端。

3.根据权利要求1或2所述的星用抗辐照过温保护电路，其特征在于，所述核心基准产生模块包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第十二PMOS管、第十三PMOS管、第十四PMOS管、第十五PMOS管、第一电阻、第二电阻、第三电阻、第四电阻、第一DTMOS管、第二DTMOS管、第三DTMOS管、第四DTMOS管和第五DTMOS管，

第一PMOS管的栅漏短接并连接第二PMOS管的源极，其源极连接第五PMOS管、第六PMOS管、第八PMOS管、第十PMOS管、第十二PMOS管和第十四PMOS管的源极以及第二NMOS管和第五PMOS管的栅极并连接电源电压；

第三PMOS管的栅漏短接并连接第四PMOS管的源极，其源极连接第二PMOS管的栅极和漏极；

第三NMOS管的栅极连接第一NMOS管和第四PMOS管的漏极，其漏极连接第二NMOS管的源极，其源极连接第一NMOS管的源极、第一DTMOS管的栅极和漏极、第二DTMOS管的栅极和漏极以及第五DTMOS管的栅极和漏极并接地；

第七PMOS管的栅极连接第九PMOS管、第十一PMOS管、第十三PMOS管和第十五PMOS管的栅极以及第九PMOS管和第六NMOS管的漏极，其源极连接第六PMOS管的漏极，其漏极连接第六NMOS管的栅极、第四NMOS管的栅极和漏极；

第五NMOS管的栅漏短接并连接第七NMOS管的栅极和第四NMOS管的源极，其源极连接第一DTMOS管的源极；

第七NMOS管的漏极连接第六NMOS管的源极，其源极通过第一电阻后连接第二DTMOS管的源极；

第八PMOS管的栅漏短接并连接第九PMOS管的源极、第五PMOS管和第二NMOS管的漏极以及第六PMOS管、第十PMOS管、第十二PMOS管和第十四PMOS管的栅极；

第十一PMOS管的源极连接第十PMOS管的漏极，其漏极连接第二电阻的一端、第一NMOS管和第四PMOS管的栅极并输出所述负温电压；

第三DTMOS管的栅漏短接并连接第四DTMOS管的源极，其源极连接第二电阻的另一端；

第四DTMOS管的栅漏短接并连接第五DTMOS管的源极；

第十三PMOS管的源极连接第十二PMOS管的漏极，其漏极连接第三电阻的一端并输出所述正温电压；

第三电阻的另一端连接第八NMOS管的源极并通过第四电阻后接地；

第十五PMOS管的源极连接第十四PMOS管的漏极，其漏极连接第八NMOS管的漏极；

第八NMOS管的栅极连接所述比较器的输出端。