CN110365210B - 用于数字控制功率转换器中的脉冲频率调制脉冲的方法及设备 - Google Patents

用于数字控制功率转换器中的脉冲频率调制脉冲的方法及设备 Download PDF

Info

Publication number
CN110365210B
CN110365210B CN201910275247.7A CN201910275247A CN110365210B CN 110365210 B CN110365210 B CN 110365210B CN 201910275247 A CN201910275247 A CN 201910275247A CN 110365210 B CN110365210 B CN 110365210B
Authority
CN
China
Prior art keywords
output
duration
coupled
low
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910275247.7A
Other languages
English (en)
Other versions
CN110365210A (zh
Inventor
J·O·豪吕
J·M·帕赫卡拉
A·K·韦内宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN110365210A publication Critical patent/CN110365210A/zh
Application granted granted Critical
Publication of CN110365210B publication Critical patent/CN110365210B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/157—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with digital control
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/14—Arrangements for reducing ripples from dc input or output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Abstract

本申请涉及数字控制功率转换器中的脉冲频率调制脉冲的方法及设备。实例设备包含低侧控制器(116)，其经构造以当在功率转换器(100)的低侧控制信号期间电感器电流对应于第一电流方向时减小在第一持续时间之后的低侧控制的第一持续时间；且当在功率转换器(100)的低侧控制信号期间电感器电流对应于第二电流方向时增加在第一持续时间之后的低侧控制的第一持续时间；及高侧控制器(122)，其经构造以当第一持续时间与对应于功率转换器(100)的高侧控制的第二持续时间不满足目标脉冲长度时增加在第三持续时间之后的高侧控制的第三持续时间；且当第一持续时间与第二持续时间的和满足目标脉冲长度时减小后续高侧控制的第三持续时间。

Description

用于数字控制功率转换器中的脉冲频率调制脉冲的方法及 设备
技术领域
本发明大体上涉及功率转换器，且更特定来说，涉及用于数字控制功率转换器中的脉冲频率调制脉冲的方法及设备。
背景技术
功率转换器是用于各种装置中以将输入电压转换为期望输出电压的电路。举例来说，降压转换器通过控制晶体管及/或开关对电感器及/或电容器充电及/或放电将输入电压转换为较低输出电压来维持期望输出电压。一些功率转换器可以脉冲频率调制(PFM)操作以优化轻负载效率(例如，在低功率模式中)。PFM是基于脉冲的操作，其中产生的电流脉冲用于优化效率，同时将输出电压纹波保持在可接受水平。
发明内容
本文揭示的某些实例数字地控制功率转换器中的脉冲频率调制脉冲。实例设备包含低侧(LS)控制器以当在功率转换器的低侧控制期间电感器电流为负时，减小后续低侧控制的第一持续时间；且当在功率转换器的低侧控制期间电感器电流为正时，增加后续低侧控制的第一持续时间。实例设备进一步包含高侧(HS)控制器以当(a)第一持续时间及(b)对应于功率转换器的高侧控制的第二持续时间的组合不满足目标脉冲长度时，减小后续高侧控制的第三持续时间；且当第一持续时间及第二持续时间的组合满足目标脉冲长度时，增加后续高侧控制的第三持续时间。
本文揭示的某些实例数字地控制功率转换器中的脉冲频率调制脉冲。实例设备包含第一比较器，其中第一比较器输出耦合到第一锁存器及第一数字控制延迟，所述第一比较器接收功率转换器的输出电压及目标输出电压。实例设备进一步包含耦合到低侧控制器的低侧控制器输出的高侧控制器。实例设备进一步包含耦合到高侧控制器的高侧控制器输出的第一数字控制延迟。实例设备进一步包含第一锁存器，其耦合到从第一数字控制延迟输出的第一数字控制延迟。实例设备进一步包含耦合到第一锁存器的第一锁存器输出的驱动器，所述驱动器用于驱动第一晶体管或第二晶体管中的至少一者以控制功率转换器的输出电压。
本文揭示的某些实例数字地控制功率转换器中的脉冲频率调制脉冲。实例方法包含：当在功率转换器的低侧控制期间电感器电流为负时，通过利用处理器执行指令来减小后续低侧控制的第一持续时间。实例方法进一步包含：当在功率转换器的低侧控制期间电感器电流为正时，通过利用处理器执行指令，增加后续低侧控制的第一持续时间。实例方法进一步包含：当(a)第一持续时间及(b)对应于功率转换器的高侧控制的第二持续时间的和不满足目标脉冲长度时，通过利用处理器执行指令，减小后续高侧控制的第三持续时间。实例方法进一步包含：当第一持续时间及第二持续时间的和满足目标脉冲长度时，通过利用处理器执行指令，增加后续高侧控制的第三持续时间。
附图说明
图1是使用PFM脉冲数字控制的实例降压转换器的说明。
图2A及2B是图1的实例数字PFM控制器的电路实施。
图3到4是表示可经执行以实施图1及2A/2B的实例PFM控制器的实例机器可读指令的流程图。
图5及6是对应于用于控制图1的实例降压转换器的数字控制PFM的时序图。
图7是可执行图3到4的实例计算机可读指令以实施图1及/或2A/2B的实例数字PFM控制器的实例处理器平台。
图式未按比例绘制。只要有可能，可贯穿图式及所附书面描述使用相同参考数字以指代相同或相似部分。
具体实施方式
例如降压转换器的功率转换器可以PFM模式操作以在低功率操作期间优化轻负载效率。PFM包含在降压转换器的高侧控制、低侧控制及高阻抗控制之间切换。高侧控制包含使高侧晶体管能够增加功率转换器的输出电压及电感器电流。低侧控制包含使低侧晶体管能够减少功率转换器的电感器电流。高阻抗模式包含停用高侧及低侧晶体管以迫使电感器电流为零。
为将PFM峰值电流(例如，PFM控制期间的最高电感器电流)保持在HS开关导通时间所需的可接受水平，用于HS控制的脉冲的持续时间(例如，HS长度或HS导通状态)在电感器电感很小时可能很小。举例来说，如果降压转换器的电感器的电感为40毫微亨利，其中输入电压为5伏(V)，输出电压为1V，且峰值IL为1安培，那么HS长度需要限制到10纳秒。用于产生HS长度的常规技术包含基于模拟的技术，其可能不能够产生对应于此类小HS长度的脉冲，因为此类技术遭受模拟组件的启动时间问题。然而，需要具有较小电感器及较高切换频率的降压转换器。此类降压转换器需要PFM中的接近即时的反应时间及在纳秒范围内的HS长度。所揭示的实例提供数字PFM解决方案以满足此类要求。
本文揭示的实例产生恒定导通时间(或大体上恒定导通时间)，借此使得可能产生消耗非常小的静态电流的非常短的HS长度。本文揭示的实例包含数字地产生功率转换器的PFM控制，同时最小化电感器电流纹波变化。当输入电压及输出电压随时间变化时，会发生电感器电流纹波变化。本文揭示的实例调整HS控制持续时间及/或LS控制持续时间以维持更恒定的PFM脉冲长度，而不管输入及/或输出电压的变化如何，借此最小化电感器电流纹波变化。使用本文揭示的实例，可实现最小化由功率转换器的输入及/或输出电压的变化引起的电感器电流纹波变化的纳秒范围内的HS控制长度。
图1说明使用PFM脉冲数字控制的实例降压转换器100。图1包含实例降压转换器100、实例HS晶体管102、实例低侧晶体管104、实例电感器106、实例电容器108、实例比较器110、112、实例数字PFM控制器114、实例LS控制器116、实例数字控制延迟118、124、实例锁存器120、126、实例HS控制器122及实例晶体管驱动器128。尽管实例数字PFM控制器114正在控制实例降压转换器100，但是数字PFM控制器114可用于控制任何类型的功率转换器。
图1的实例降压转换器100包含实例高侧晶体管102及实例低侧晶体管104。可通过对实例电感器106及/或实例电容器108充电/放电来启用/停用实例晶体管102、104以增大/减小输出电压(Vout)。举例来说，当实例HS晶体管102被启用时(例如，通过将高信号施加到实例晶体管102的栅极)并且实例LS晶体管104被停用(例如，通过将低信号施加到实例电容器104的栅极)，输入电压(Vin)对实例电感器106充电，借此使电感器电流增加。当实例HS晶体管102被停用时(例如，通过将低信号施加到实例晶体管102的栅极)并且实例LS晶体管104被启用(例如，通过将高信号施加到实例晶体管104的栅极)，实例电感器106放电，借此使电感器电流减小。实例降压转换器100的输出电压输入到实例比较器112中，如下文进一步描述。还测量电感器电流(IL)以确定在实例LS晶体管104被停用之后实例LS晶体管104的低侧体二极管何时导通，如下文进一步描述。
图1的实例锁存比较器110比较在LS晶体管104被停用之后实例LS晶体管104的源极与漏极之间的电压差，以确定实例LS晶体管104的体二极管是否导通(例如，电感器电流是正还是负)。在一些实例中，锁存比较器110在施加到LS晶体管104的栅极的电压的下降边缘处(例如，在LS_gate节点处)比较输入(例如，实例LS晶体管104的电压源及漏极)，并保持其输出直到后续测量(例如，在LS晶体管104的栅极处的后续下降边缘)。举例来说，如果在LS_gate节点处的电压的下降边缘期间IL为负，那么实例锁存比较器110将输出低电压(例如，在LS_comp_out节点处为0V)。如果在LS_gate节点处的电压的下降边缘期间，IL总是为正，那么实例锁存比较器110将输出高电压(例如，在LS_comp_out节点处为3.2V)。替代地，实例比较器110可在高阻抗(HIZ)节点处的电压的上升边缘处触发并保持比较。锁存比较器110的输出(例如，LS_comp_out)被输入到实例LS控制器116中，如下文进一步描述。
图1的实例比较器112将Vout与目标Vout进行比较。以此方式，当Vout变为低于目标Vout的电压时，实例比较器112在Go_HS节点上输出高压脉冲，其由实例数字PFM控制器114使用以触发实例晶体管驱动器128启用高侧控制(例如，启用实例HS晶体管102并停用实例LS晶体管104)，借此增加电感器电流。另外，Go_HS节点处的实例比较器112的电压输出的上升边缘可用于在一些延迟之后触发低侧控制及高阻抗控制，如下文进一步描述。
图1的实例LS控制器116基于实例锁存比较器110的输出而增加及/或减少LS控制的长度(例如，用于启用实例LS晶体管104的脉冲)。举例来说，当锁存比较器110的输出为低电压(例如，对应负IL)，实例LS控制器116减小对应于用于LS控制的持续时间的LS控制脉冲持续时间。当锁存比较器110的输出是高电压(例如，对应于正IL)时，实例LS控制器116增加对应于用于LS控制的持续时间的LS控制脉冲持续时间。LS控制器116将对应于在实例LS_length节点处输出的LS控制脉冲持续时间的信号传输到实例数字控制延迟118及实例HS控制器122。
图1的实例数字控制延迟118基于来自实例LS控制器116的低脉冲持续时间而输出HIZ触发。HIZ是在LS控制与HS控制之间的PFM期间启用达某一持续时间以产生零电感器电流的模式。当触发HIZ模式时，实例晶体管驱动器128停用实例晶体管102、104。实例数字控制延迟的输出基于LS_length在Go_HIZ节点上输出触发(例如，高电压脉冲)以在LS控制之后起始HIZ模式。
当图1的实例锁存器120经由Go_HIZ节点在设定输入处接收脉冲时，锁存器120传输对应于在HIZ节点上的HIZ中断的信号。举例来说，当数字控制延迟器118输出脉冲以起始实例降压转换器100的HIZ模式时，实例锁存器120接收脉冲并在HIZ节点处输出高电压，直到锁存器120复位。当实例比较器112的输出(例如，在锁存器120的复位输入处接收)脉冲为高时，实例锁存器120被复位，指示后续HS控制应开始增加Vout。锁存器120的输出由实例晶体管驱动器128接收。
图1的实例HS控制器122基于目标PFM脉冲长度及来自实例LS控制器116的LS控制脉冲持续时间来增加及/或减小HS控制的长度(例如，用于启用实例HS晶体管102的脉冲)。目标PFM脉冲长度是预设值。在一些实例中，目标PFM脉冲长度是基于降压转换器100的脉冲宽度调制(PWM)模式。举例来说，PFM脉冲长度可基于PWM模式的周期，使得PWM模式的周期对应于(例如，类似于或对应于PFM模式的PFM脉冲长度的乘数)PFM模式的PFM脉冲长度(例如，目标PFM脉冲长度可为PWM模式的周期的1.5倍)。实例HS控制器122组合LS控制脉冲持续时间及HS控制脉冲持续时间(例如，对其求和)，并基于组合与目标PFM脉冲长度的比较来调整HS控制脉冲持续时间。举例来说，当LS控制脉冲持续时间及HS控制脉冲持续时间的组合小于目标PFM脉冲长度时，实例HS控制器122增加HS长度，并且当LS控制脉冲持续时间及HS控制脉冲持续时间的组合大于目标PFM脉冲长度时，实例HS控制器122减小HS长度。HS控制器122的输出(例如，在HS_length节点处)对应于HS控制的长度(例如，对于后续HS控制脉冲)并且由实例数字控制延迟124接收。实例数字控制延迟124通过在Go_LS节点上输出脉冲以在HS控制结束之后触发LS控制来结束HS控制。
图1的实例锁存器126基于Go_HS节点处的信号(例如，对应于比较器112的输出处的脉冲)及/或Go_LS节点处的信号(例如，对应于在数字控制延迟124的输出处的脉冲)而传输对应于HS/LS控制的信号。举例来说，当比较器112的输出脉冲到高电压时，锁存器126在HS_on节点处输出高电压以起始实例降压转换器100的HS控制。一旦锁存器126被设置，当在Go_LS节点处接收到脉冲时就复位锁存器126(例如，以在HS_on节点处输出低电压)，借此起始实例降压转换器100的LS控制。锁存器126的输出由实例晶体管驱动器128接收。
图1的实例晶体管驱动器128通过传输控制电压来启用及/或停用实例HS晶体管102及/或实例LS晶体管104来启用实例降压转换器100的HS控制、LS控制及HIZ控制。举例来说，当实例锁存器126的输出为高电压且实例锁存器120的输出为低电压时，实例晶体管驱动器128启用(例如，通过将高电压传输到实例HS晶体管102的栅极)实例HS晶体管102，并且停用(例如，通过将低电压传输到实例LS晶体管104的栅极)实例LS晶体管104以启用HS控制，借此增加电感器电流以便增加输出电压。当实例锁存器126的输出是低电压并且实例锁存器120的输出是低电压时，实例晶体管驱动器128停用实例HS晶体管102并且使实例LS晶体管104能够启用LS控制，借此减小电感器电流。当锁存器120的输出为高时，实例晶体管驱动器128停用HS及LS晶体管102、104两者以启用HIZ模式，借此将电流减小到零。
在操作中，HS脉冲持续时间及LS脉冲持续时间被初始化为预设值。在一些实例中，HS脉冲持续时间及LS脉冲持续时间对应于在现有操作模式(例如，脉冲宽度调制模式)期间使用的HS脉冲持续时间及/或LS脉冲持续时间。在此类实例中，HS及LS脉冲持续时间可与脉冲宽度调制模式期间使用的HS及LS脉冲持续时间相同或是其倍数。当实例比较器112确定Vout低于目标Vout时，比较器112输出电压脉冲以设置实例锁存器126并复位实例锁存器120。以此方式，实例锁存器126将高电压输出到实例晶体管驱动器128且实例锁存器120将低电压输出到实例晶体管驱动器128，从而致使晶体管驱动器128起始实例降压转换器100的HS控制。另外，实例比较器112将电压脉冲输出到实例数字控制延迟124，其基于对应于HS脉冲持续时间的延迟而在Go_LS节点处输出电压脉冲。
Go_LS节点处的电压脉冲使得实例锁存器126复位并将HS_on节点处的锁存器126的输出电压减少到低电压，借此使得实例晶体管驱动器128起始实例降压转换器100的LS控制。另外，Go_LS节点处的电压脉冲被输入到实例数字控制延迟118中，数字控制延迟118响应于在GO_LS节点处接收电压脉冲在对应于LS长度的延迟之后输出电压脉冲以设置实例锁存器120，借此使锁存器120在HIZ节点处输出高电压，以使晶体管驱动器128起始对实例降压转换器100的HIZ控制。维持HIZ控制直到Vout下降到目标Vout以下，其中过程重复。
在从LS控制到HIZ控制的转变(例如，在脉冲的下降边缘以启用LS控制或在实例锁存器120的输出的上升边缘)时，实例锁存比较器110测量实例LS晶体管104的源极与漏极之间的电压差以确定在LS控制器期间，IL是否变为负。如果实例锁存比较器110确定在LS控制持续时间期间IL电流为负，那么实例锁存比较器110向实例LS控制器116输出低电压。否则，实例锁存比较器110向实例LS控制器116输出高电压。当锁存比较器110的输出是高电压时，实例LS控制器116增加用于后续LS脉冲的LS控制持续时间(例如，LS长度)，当锁存比较器110的输出是低电压时，减少用于后续LS脉冲的LS控制持续时间(例如，LS长度)并减少用于后续LS脉冲的LS控制持续时间。实例LS控制器116将后续LS脉冲持续时间输出到实例HS控制器122及实例数字控制延迟118，如上文描述。当LS长度及HS长度的和小于目标PFM脉冲长度时，实例HS控制器122增加用于后续HS脉冲的HS控制持续时间(例如，HS长度)，且当LS长度及HS长度的和大于目标PFM脉冲长度时，减小用于后续HS脉冲的HS控制持续时间(例如，HS长度)。以此方式，LS脉冲持续时间及HS脉冲持续时间在不同长度之间切换以最好地满足PFM脉冲长度目标，维持目标Vout，并减小电流纹波变化。
图2A及2B是图1的实例数字PFM控制器114的电路实施方案。图2A及2B包含实例降压转换器100、实例比较器110、112、实例数字PFM控制器114、实例LS控制器116、实例数字控制延迟118、实例锁存器120、实例HS控制器122、实例数字控制延迟124、实例锁存器126及图1的实例晶体管驱动器128。实例LS控制器116包含实例多路复用器(MUX)200、实例求和器202及实例寄存器204。实例数字控制延迟118包含实例延迟电路206及实例MUX 208。实例HS控制器122包括实例求和器210、实例比较器212、实例除法器213、实例MUX 214、215及实例寄存器218。实例数字控制延迟124包含实例延迟电路220及实例MUX 222。
如上文结合图1所描述，实例LS控制器116增加及/或减小LS脉冲的持续时间/长度，其对应于实例降压转换器100的LS控制被启用多长时间。当锁存比较器110的输出为高电压时，实例LS控制器116增加用于后续周期的LS脉冲持续时间，且当锁存比较器的输出为低电压时，减小用于后续周期的LS脉冲持续时间。如上文描述，如果在LS晶体管104被停用(例如，在LS控制持续时间结束时)之后IL电流变为负，那么实例锁存比较器110的输出为低，且如果在LS晶体管104被停用(例如，在LS控制持续时间结束时)之后IL电流不变为负，那么实例锁存比较器110的输出为高。图2A及2B的实例MUX 200的选择输入接收锁存比较器110的输出(例如，在LS_comp_out节点处)。实例MUX 200的其它输入对应于+1及-1，其中+1对应于正测量单位，且-1对应于负测量单位。测量单位可为任何测量单位(例如，纳秒、纳秒的一小部分等)。以此方式，如果实例锁存比较器110的输出是低电压，那么实例MUX 200输出-1，如果实例锁存比较器110的输出是高电压，那么实例MUX 200输出+1。
图2A及2B的实例求和器202将实例MUX 200的输出(例如，-1或+1)与先前存储的对应于先前LS脉冲持续时间的LS长度进行求和。以此方式，基于实例锁存比较器110的输出，后续LS长度将比先前使用的LS长度大一个单位或小一个单位。在一些实例中，当起始PFM时，LS长度经起始为预设值。由实例寄存器204接收实例求和器202的输出(例如，先前LS_length与实例MUX 200的输出的和)。
当实例比较器112的输出上升到高电压电平时(例如，基于HS_on节点处的电压的上升边缘)，图2A及2B的实例寄存器204存储实例求和器202的输出。实例寄存器204输出存储达对应于存储输入直到HS_on节点处的电压的后续上升边缘时的持续时间的值。对应于LS脉冲持续时间/长度的寄存器204的输出由实例求和器202、实例MUX 208的实例选择输入及实例求和器210接收，如下文进一步描述。
如上文结合图1所描述，实例数字控制延迟118基于Go_LS节点处的电压脉冲接收对应于高侧控制的结束及LS控制的开始的信号(例如，电压脉冲)。Go_LS节点上的电压脉冲通过实例延迟电路206以延迟对应于LS长度/持续时间的脉冲。以此方式，保持LS控制直到由实例MUX 208在Go_HIZ节点上输出延迟电压脉冲，借此起始HIZ控制。实例延迟电路206可为缓冲器及/或任何其它电路以输出时移输入。因为实例寄存器204将LS长度输出到实例MUX 208的选择输入，所以MUX 208基于LS长度启用延迟电压脉冲中的一者。举例来说，如果LS长度对应于无延迟(例如，0)，那么MUX 208在没有任何延迟的情况下输出电压脉冲来起始HIZ控制，如果LS长度对应于小延迟(例如，‘1’)，那么MUX 208在脉冲通过第一延迟电路206之后在Go_HIZ节点处输出脉冲，如果LS长度对应于更多延迟(例如，‘2’)，那么MUX 208在脉冲通过第一及第二延迟电路206等之后在Go_HIZ节点处输出脉冲。以此方式，LS_length节点处的信号直接对应于LS控制的持续时间(例如，通过基于LS_length结束LS控制)。
如上文结合图1描述，实例HS控制器122增加及/或减小HS脉冲的持续时间/长度，其对应于实例降压转换器100的HS控制被启用多长时间。举例来说，实例求和器210从LS控制器116的实例寄存器204接收LS长度，并从实例HS控制器122的实例寄存器218接收对应于先前HS脉冲的HS长度。在一些实例中，当起始PFM时，HS长度被起始到预设值。实例求和器210对HS长度及LS长度求和，并将和输出到实例比较器212。
图2A及2B的实例比较器212将HS长度及LS长度的和与目标PFM脉冲长度进行比较。如上文描述，目标PFM脉冲长度对应于预设值。在一些实例中，目标PFM脉冲长度是基于降压转换器100的脉冲宽度调制(PWM)模式。因此，如果HS长度及LS长度的和大于目标PFM脉冲长度，那么实例比较器212在HS_comp_out节点处输出低电压，并且如果HS长度及LS长度的和小于目标PFM脉冲长度，那么实例比较器212在HS_comp_out节点处输出高电压。在实例MUX214的选择输入处接收实例比较器212的输出。实例MUX 214的其它输入对应于+1及-1，其中+1对应于正测量单位且-1对应于负测量单位。以此方式，如果实例比较器212的输出是低电压，那么实例MUX 214输出-1，并且如果实例比较器212的输出是高电压，那么实例MUX 214输出+1。
在一些实例中，当HS长度改变时，可能需要针对每一个HS长度改变调适当前LS长度。另外，Vin的改变将导致电感器电流的斜率在HS控制期间发生变化。因此，HS长度可能需要进行比LS长度慢得多的调适(例如，每一个脉冲更新LS长度，而每5个脉冲更新HS长度)。因此，在一些实例中，实例除法器213及实例MUX 215可经实施以将HS长度调适速率调整为较慢的速率(例如，举例来说每5个脉冲)。调适速率可取决于HS控制期间及LS控制期间的电感器电流斜率之间的差异。图2A及2B的实例除法器213在HS_on节点处接收对应于实例锁存器126的输出的信号。以此方式，HS长度寄存器218保持值达优选数量的PFM循环。当实例除法器213的输出为高时，实例MUX 215的输入(所述输入对应于MUX 214的输出)经选择以输出到实例求和器216。否则，选择将零输出输出到实例求和器216。以此方式，可每X数目个PFM脉冲更新HS长度。
图2A及2B的实例求和器216将实例MUX 214的输出(例如，-1或+1)与先前存储的对应于先前HS脉冲持续时间的HS长度(例如，当step_hs为高时)进行求和。以此方式，基于HS长度及LS长度的和与目标PFM脉冲长度之间的比较，后续HS长度将比先前使用的HS长度大一个单位测量或小一个单位测量。在一些实例中，当起始PFM时，HS长度被起始到预设值。实例求和器216的输出(例如，先前HS长度与实例MUX 214的输出的和)由实例寄存器218接收。
当实例比较器112的输出上升到高电压电平时(例如，基于HS_on节点处的电压的上升边缘)，图2A及2B的实例寄存器218存储实例求和器216的输出。实例寄存器218输出存储达对应于存储输入直到HS_on节点处的电压的后续上升边缘时的持续时间的值。对应于HS脉冲持续时间/长度的寄存器218的输出由实例求和器216、实例MUX 222的实例选择输入及实例求和器210接收，如下文进一步描述。
如上文结合图1描述，实例数字控制延迟124基于实例比较器112的输出处的电压脉冲的上升边缘(例如，在Go_HS节点处)接收对应于高侧控制的开始的信号(例如，电压脉冲)。Go_HS节点上的电压脉冲通过实例延迟电路220以延迟对应于HS长度/持续时间的脉冲。以此方式，保持HS控制直到由Go_LS节点上的实例MUX 222输出延迟电压脉冲，借此起始LS控制。实例延迟电路220可为缓冲器及/或任何其它电路以输出时移输入。因为实例寄存器218将HS长度输出到实例MUX 222的选择输入，所以MUX 222基于HS长度启用延迟电压脉冲中的一者。举例来说，如果HS长度对应于无延迟(例如，0)，那么MUX 222在没有任何延迟的情况下输出电压脉冲来起始LS控制，如果HS长度对应于小延迟(例如，‘1’)，那么MUX 222在通过第一延迟电路220之后在Go_LS节点处输出脉冲，如果LS长度对应于更多延迟(例如，‘2’)，那么MUX 222在通过第一及第二延迟电路220等之后在Go_LS节点处输出脉冲。以此方式，HS_length节点处的信号直接对应于HS控制的持续时间(例如，通过基于HS_length结束HS控制)。
虽然图1及2A/2B中说明实施图1及2A/2B的实例数字PFM控制器114的实例方式，但是可以任何其它方式组合、划分、重新布置、省略、消除及/或实施图1及2A/2B中说明的元件、过程及/或装置中的一或多者。此外，实例锁存比较器110、实例比较器112、实例LS控制器116、实例数字控制延迟118、实例锁存器120、实例HS控制器122、实例数字控制延迟124、实例锁存器126、实例晶体管驱动器128、实例MUX 200、208、214、215、222、实例除法器213、实例求和器202、210、216、实例寄存器204、218、实例延迟电路206、220及/或更一般来说，图1、2A及/或2B的实例数字PFM控制器114可由硬件、软件、固件及/或硬件、软件及/或固件的任何组合来实施。因此，举例来说，实例锁存比较器110、实例比较器112、实例LS控制器116、实例数字控制延迟118、实例锁存器120、实例HS控制器122、实例数字控制延迟124、实例锁存器126、实例晶体管驱动器128、实例MUX 200、208、214、215、222、实例除法器213、实例求和器202、210、216、实例寄存器204、218、实例延迟电路206、220中的任何者及/或更一般来说图1、2A及/或2B的实例数字PFM控制器114可通过一或多个模拟或数字电路、逻辑电路、可编程处理器、可编程控制器、图形处理单元(GPU)、数字信号处理器(DSP)、专用集成电路(ASIC)、可编程逻辑装置(PLD)及/或现场可编程逻辑装置(FPLD)来实施。当阅读本专利的任何设备或系统权利要求书以涵盖纯粹软件及/或固件实现方案时，实例锁存比较器110、实例比较器112、实例LS控制器116、实例数字控制延迟118、实例锁存器120、实例HS控制器122、实例数字控制延迟124、实例锁存器126、实例晶体管驱动器128、实例MUX 200、208、214、215、222、实例除法器213、实例求和器202、210、216、实例寄存器204、218、实例延迟电路206、220中的至少一者及/或更一般来说图1、2A及/或2B的实例数字PFM控制器114特此明确界定以包含非暂时性计算机可读存储装置或存储盘，例如存储器、数字通用盘(DVD)、光盘(CD)，蓝光盘等，包含软件及/或固件。此外，图1、2A及/或2B的实例数字PFM控制器114可包含除图1、2A及/或2B中所说明的那些之外或替代其的一或多个元件、过程及/或装置，及/或可包含所说明的元件、过程及装置中的任何者或全部中的一者以上。如本文所使用，短语“在通信中”(包含其变体)涵盖直接通信及/或通过一或多个中间组件的间接通信，并且不需要直接物理(例如，有线)通信及/或持续通信，而是另外包含以周期性间隔、调度间隔、非周期性间隔的选择性通信及/或一次性事件。
图3到4中表示展示用于实施图1、2A及/或2B的实例数字PFM控制器114的实例硬件逻辑或机器可读指令的流程图。所述机器可读指令可为由例如下文结合图7论述的实例处理器平台700中所展示的处理器712的处理器执行的程序或程序的一部分。所述程序可体现在存储在非暂时性计算机可读存储媒体上的软件中，所述存储媒体例如CD-ROM、软盘、硬盘驱动器、DVD、蓝光盘或与处理器712相关联的存储器，但整个程序及/或其部分可替代地由除处理器712之外的装置执行及/或体现在固件或专用硬件中。此外，尽管参考图4中所说明的流程图描述实例程序，但可替代地使用实施实例数字PFM控制器114的许多其它方法。举例来说，可改变块的执行顺序，及/或可改变、消除或组合所描述块中的部分。额外地或替代地，任何或所有块可由一或多个硬件电路(例如，离散及/或集成模拟及/或数字电路、FPGA、ASIC、比较器、运算放大器(op-amp)、逻辑电路等)来实施，所述硬件电路经构造以在不执行软件或固件的情况下执行对应操作。
如上文提及，可使用可执行指令(例如，计算机及/或计算机可读指令)来实施图3到4的实例过程，所述可执行指令存储在非暂时性计算机及/或机器可读媒体，例如硬盘驱动器、快闪驱动器、只读存储器、光盘、数字通用盘、高速缓冲存储器、随机存取存储器及/或其中可将信息存储达任何持续时间(例如，达长时间周期、永久性地，针对简短情况，用于暂时缓冲及/或用于信息的高速缓冲存储)的任何其它存储装置或存储盘。如本文所使用，术语非暂时性计算机可读媒体明确地定义为包含任何类型的计算机可读存储装置及/或存储盘并且排除传播信号并排除传输媒体。
“包含”及“包括”(及其所有形式及时态)在本文中用作开放式术语。因此，每当权利要求书采用任何形式的“包含”或“包括”(例如，包括、包含、具有等)作为序言或在任何种类的权利要求书详述内时，应理解为可存在额外元素、术语等，而不落在对应权利要求书或详述的范围之外。如本文所使用的，当短语“至少”用作例如权利要求书的序言中的过渡术语时，其以与术语“包括”及“包含”是开放式的相同方式为开放式的。举例来说，在以例如A、B及/或C的形式使用的术语“及/或”是指A、B、C的任何组合或子集，例如(1)单独A、(2)单独B、(3)单独C、(4)A与B、(5)A与C及(6)B与C。
图3是表示可由图1及2A/2B的实例数字PFM控制器114执行以数字控制功率转换器(例如，图1及2A/2B的实例降压转换器100)中的脉冲频率调制脉冲的实例机器可读指令的实例流程图300。尽管结合图1、2A及/或2B的实例数字PFM控制器114及实例降压转换器100来描述图3的实例流程图300，但流程图300可与任何类型的数字PFM控制器及/或任何类型的功率转换器结合使用。
在框302处，实例比较器112确定输出电压(Vout)是否低于(例如，满足)目标Vout。如果实例比较器112确定Vout不低于(例如，不满足)目标Vout(框302：否)，那么过程返回到框302，直到Vout低于目标Vout。如果实例比较器112确定Vout低于目标Vout(框302：是)，那么实例晶体管驱动器128使用对应于高侧长度/持续时间的电压脉冲(例如，在实例HS晶体管102的栅极处施加)来启用HS控制(框304)。举例来说，当实例比较器112确定Vout低于目标Vout时，比较器112的输出上升到高电压以设置实例锁存器126以向实例晶体管驱动器128发送高电压。当实例晶体管驱动器128从实例锁存器126接收高电压时，实例晶体管驱动器128将高电压输出到实例HS晶体管102的栅极以启用HS晶体管102。另外，实例晶体管驱动器128将低电压输出到实例LS晶体管104的栅极以停用LS晶体管104。
在框306处，实例数字PFM控制器114基于目标PFM脉冲长度及LS脉冲长度来调整用于后续HS脉冲的HS长度，如下文结合图4进一步描述。在框308处，实例晶体管驱动器128确定高侧控制是否已经结束。当锁存器126的输出减小到低电压时(例如，当实例锁存器126通过Go_LS节点上的电压脉冲复位时)，实例晶体管驱动器128确定高侧控制结束。实例数字控制延迟124基于对应于由实例HS控制器122确定的HS持续时间/长度来输出Go_LS节点上的电压脉冲。因此，实例晶体管驱动器128基于由实例数字控制延迟124结合HS控制器122引起的延迟而确定高侧控制已结束。
如果实例晶体管驱动器128确定高侧控制尚未结束(框308：否)，那么过程返回到框308，直到高侧控制结束。如果实例晶体管驱动器128确定高侧控制已经结束(框308：是)，那么实例晶体管驱动器128使用对应于LS长度的LS脉冲来启用低侧控制(框310)。举例来说，当实例数字控制延迟124的实例延迟电路220基于实例HS控制器122的HS长度输出而产生延迟电压脉冲时，实例MUX 222在Go_LS节点处输出延迟电压脉冲，借此复位实例锁存器126。复位实例锁存器126使得实例锁存器126的输出下降到低电压。如上文结合图1所描述，当实例锁存器126的输出为低时，实例晶体管驱动器128通过将低信号传输到实例HS晶体管102的栅极并且将高信号传输到实例LS晶体管104的栅极来启用LS控制，以停用HS晶体管102并启用LS晶体管104。
在框312处，实例晶体管驱动器128确定LS控制是否已经结束。当实例晶体管驱动器128从实例锁存器120的输出接收高脉冲时(例如，当实例锁存器120通过Go_HIZ节点上的电压脉冲设置时)，实例晶体管驱动器128确定LS控制已结束。实例数字控制延迟118基于对应于由实例LS控制器116确定的LS持续时间/长度的延迟而输出Go_HIZ节点上的电压脉冲。因此，实例晶体管驱动器128基于由实例数字控制延迟118结合LS控制器116引起的延迟而确定LS控制已结束。
如果实例晶体管驱动器128确定LS控制尚未结束(框312：否)，那么过程返回到框312，直到LS控制已结束。如果实例晶体管驱动器128确定LS控制已经结束(框312：是)，那么实例锁存比较器110确定在LS控制之后电感器电流(IL)是否为负(框314)。举例来说，锁存比较器110可比较跨越LS晶体管104的源极及漏极的电压，以在LS控制结束时确定电感器电流是正还是负(例如，基于施加到LS晶体管104的栅极的电压的下降边缘)。如果实例锁存比较器110确定在LS控制结束时电感器电流没有变为负(框314：否)，那么实例LS控制器116增加用于后续低侧脉冲的LS长度(框316)。举例来说，当锁存比较器110确定电感器电流没有变为负时，锁存比较器110输出高电压以使MUX 200输出+1测量单位，借此增加(例如，经由实例求和器202)当前LS长度。增加的LS长度存储在实例寄存器204中用于后续LS脉冲。如果实例锁存比较器110确定在LS控制结束时电感器电流为负(框314：是)，那么实例LS控制器116减小LS长度用于后续低侧脉冲(框318)。举例来说，当锁存比较器110确定电感器电流已变为负时，锁存比较器110输出是低电压以使实例MUX 200输出-1测量单位，借此减小(例如，经由实例求和器202)当前LS长度。减小的LS长度存储在实例寄存器204中用于后续LS脉冲。在框320处，实例晶体管驱动器128通过停用实例晶体管102、104来启用高阻抗(HIZ)模式。举例来说，晶体管驱动器128将低电压传输到实例晶体管102、104的栅极以停用晶体管102、104以将IL减小到零。
图4是表示可由图1及2A/2B的实例数字PFM控制器114执行以基于目标PFM脉冲长度及LS脉冲长度来调整用于后续HS脉冲的HS长度的实例机器可读指令的实例流程图306，如上文结合图3的框306所描述。
在框402处，实例比较器212将目标脉冲长度与LS长度及HS长度的和进行比较。如上文描述，目标PFM脉冲长度对应于预设值。在一些实例中，目标PFM脉冲长度是基于降压转换器100的脉冲宽度调制(PWM)模式。实例求和器210确定来自实例LS控制器116的LS长度及HS长度的和。在框404处，实例比较器212确定LS长度及HS长度的和是否满足(例如，大于)目标脉冲长度。
如果实例比较器212确定LS长度及HS长度的和满足(例如，大于)目标脉冲长度(框404：是)，那么实例HS控制器122减小用于后续HS脉冲的HS长度(框406)。举例来说，当比较器212确定目标脉冲长度不大于LS长度及HS长度的和时，比较器212输出低电压以使MUX214输出-1测量单位，借此减小(例如，经由实例求和器216)当前HS长度(例如，基于实例除法器213的划分)。减少的HS长度存储在实例寄存器218中用于后续HS脉冲。如果实例比较器212确定LS长度及HS长度的和不满足(例如，小于)目标脉冲长度(框404：否)，那么实例HS控制器122增加用于后续低侧脉冲的HS长度框(408)。举例来说，当比较器212确定目标脉冲长度大于LS长度及HS长度的和时，比较器212输出高电压以使MUX 214输出+1测量单位，借此增加(例如，经由实例求和器216，基于实例除法器213的划分)当前HS长度。增加的HS长度存储在实例寄存器218中用于后续HS脉冲。
图5是对应于用于确定图1、2A及/或2B的实例降压转换器100的低侧长度(例如，低侧控制的持续时间)的数字控制PFM的实例时序图500。实例时序图500包含实例电感器电流501、实例HIZ电压502、实例HS_on电压504、实例LS_gate电压506、实例LS_comp_out电压508及实例LS_length 510。实例电感器电流501对应于图1、2A及/或2B的实例降压转换器100的电感器电流，实例HIZ电压502对应于图1、2A及/或2B的HIZ节点处的电压(例如，实例锁存器120的输出)，实例HS_on电压504对应于图1、2A及/或2B的HS_on节点处的电压(例如，实例锁存器126的输出)，实例LS_gate 506对应于图1、2A及/或2B的LS_gate节点(例如，实例晶体管驱动器128与实例LS晶体管104之间的节点)处的电压，实例LS_comp_out 508对应于图1、2A及/或2B的LS_comp_out节点处的电压(例如，实例比较器110的输出)，且实例LS_length510对应于图1、2A及/或2B的LS控制器116的输出(例如，图2A及2B的实例寄存器204)。尽管图5的实例时序图500对应于图1、2A及/或2B的实例数字PFM控制器114及实例降压转换器100，但实例时序图500可用于描述其它PFM控制器及/或功率转换器。
在时间t0，实例降压转换器100的输出电压低于目标输出电压。因此，实例比较器112在实例GO_HS节点上输出高电压脉冲，借此设置实例锁存器126并复位实例锁存器120。因此，实例锁存器126以脉冲方式传输实例HS_on电压504(例如，达对应于HS_length的持续时间)及实例晶体管驱动器128将实例LS_gate电压506设置为低电压，借此启用实例HS晶体管102并且停用实例LS晶体管104以使电感器电流501增加。另外，在时间t0，实例寄存器204起始实例LS_length到9，并且实例比较器110模仿实例LS_comp_out电压508被起始为高电压。
在时间t1(例如，一旦HS_length结束)，实例HS控制结束，借此将实例HS_on电压504减小到低电压。如上文描述，将实例HS_on电压504减小到低电压致使实例晶体管驱动器128增加LS_gate电压506，以启用LS控制。实例LS_gate电压506的脉冲长度对应于实例LS_length 510。因此，LS_gate电压506的脉冲长度对应于9个单位(例如，9纳秒)。如上文描述，实例LS_gate电压506启用LS控制以致使实例电感器电流501减小。
在时间t2，实例LS控制结束并且实例HIZ控制开始。因此，实例LS_gate电压506下降到低电压并且实例HIZ电压502增加到高电压，借此致使实例电感器电流501下降到零。另外，在时间t2，实例LS控制器116确定实例LS_comp_out电压508是高电压还是低电压。因为电感器电流501在实例LS_gate 506的LS控制结束时不是负的，所以实例锁存比较器110输出用于LS_comp_out电压508的高电压，并且实例LS控制器116增加实例LS_length 510达下一持续时间(例如，从时间t3开始)。实例HIZ电压502的脉冲保持为高，直到实例降压转换器100的输出电压小于目标输出电压(例如，在时间t3)，并且过程重复。
在时间t3，过程基于新LS_length 510(例如，10个单位)重复。因此，从t3到t4，实例LS_gate电压506的脉冲比从t0到t3稍长。从t3到t4开始，实例电感器电流501在实例LS_gate电压506的高脉冲期间不变为负。因此，实例LS控制器116将实例LS_length 510从10个单位增加到11个单位用于下一周期(例如，从t4到t5)。在t5处，实例电感器电流501在实例LS_gate电压506的高脉冲结束时不为负，借此致使实例LS_comp_out电压508下降到低电压。因此，实例LS控制器116将实例LS_length 510从11个单位减少到10个单位用于下一周期(例如，从t5到t6)。因此，除非发生改变，否则过程将继续从实例LS_length 10切换到实例LS_length 11。举例来说，如果输入电压变化，那么电感器电流501可变化(例如，增加更快或更慢)以致使LS_length 510变化。
图6是对应于用于确定图1、2A及/或2B的实例降压转换器100的低侧长度(例如，低侧控制的持续时间)及高侧长度(例如，高侧控制的持续时间)的数字控制PFM的实例时序图600。实例时序图600包含实例输入电压(Vin)602、实例电感器电流604、实例HS_on电压606、实例LS_length 608及实例HS_length 610、实例HS+LS长度612、实例PFM_pulse_target_length 614及实例HS_comp_output。实例Vin 602对应于图1、2A及/或2B的实例降压转换器100的输入电压，实例电感器电流604对应于图1、2A及/或2B的实例降压转换器100的电感器电流，实例HS_on电压606对应于图1、2A及/或2B的HS_on节点处的电压(例如，实例锁存器126的输出)，实例LS_length 608对应于图1、2A及/或2B的LS_length节点处的电压(例如，图1、2A及/或2B的LS控制器116的输出以及图2A及2B的实例寄存器204的输出)，实例HS_length 610对应在图1、2A及/或2B的HS_length节点处的电压(例如，实例HS控制器122的输出及图2A及2B的实例寄存器218的输出)，实例HS_length+LS_length 612对应于图2A及2B的实例求和器210的输出，实例PFM_pulse_length_target 614对应于图1、2A及/或2B的实例目标PFM脉冲长度输入，并且实例HS_comp_out 616对应于图2A及2B的实例比较器212的输出。尽管图6的实例时序图600对应于图1、2A及/或2B的实例数字PFM控制器114及实例降压转换器100，但实例时序图600可用于描述其它PFM控制器及/或功率转换器。图6的实施例在每次更新LS长度时更新HS长度(例如，在没有实例除法器213及实例MUX 215的情况下使用图2A及2B的实例HS控制器122来调整HS调整频率)。替代地，如果实施图2A及2B的实例除法器213及实例MUX 215，那么可仅在X个数目的脉冲之后调整HS长度(例如，而LS针对每一个脉冲进行调整)。
在时间t0，实例输入电压602处于第一电压电平。另外，LS控制器116及实例HS控制器122预设实例LS_length 608及实例HS_length 610的值(例如，针对LS为14，针对HS为7)。因此，在第一周期(例如，从t0到t1)内的HS控制的持续时间对应于7个单位，并且第一周期内的LS控制的持续时间对应于14个单位。在第一周期期间，实例HS_length+LS_length 612(例如，14个单位+7个单位＝21个单位)小于实例PFM_pulse_length_target 614(例如，24个单位)。因此，实例HS_comp_out电压616是高电压。因此，实例HS控制器122将在下一周期(例如，从t1到t2)期间增加HS_length 610(例如，从7个单元到8个单元)。另外，在第一周期期间，实例LS控制器116确定LS_length 608将被增加(例如，基于实例比较器110的输出)，如上文描述。因此，实例LS_length 608及实例HS_length 610在第二周期增加。另外，在第一周期内，实例Vin 602增加到第二电压电平，借此影响实例电感器电流604的斜率。
在第二周期期间(例如，从t1到t2)，HS_length 608是22个单位并且LS_length610是8个单位。假设LS长度是理想的或经正确调试。因此，HS_length+LS_length 612(例如，22个单位+8个单位＝30个单位)大于PFM_pulse_length_target 614(例如，24个单位)。因此，HS_comp_out电压616减少到低电压，借此致使HS_length 610在下一周期(例如，从时间t2到t3)减小到更小的单位长度。此过程继续增加及减少实例LS_length 208及/或实例HS_length 610以维持实例PFM_pulse_length_target 614附近的总持续时间。以此方式，可维持最优PFM，而不管实例Vin 602及/或VOUT中的变化。
图7是其经构造以执行图3到4的指令以实施图1、2A及/或2B的实例数字PFM控制器114的实例处理器平台700的框图。处理器平台700可为例如服务器、个人计算机、工作站、自学习机器(例如，神经网络)、移动装置(例如，手机、智能电话、例如iPadTM的平板计算机)、个人数字助理(PDA)、因特网设备、DVD播放器、CD播放器、数字视频录像机、蓝光播放器、游戏机、个人视频录像机、机顶盒、耳机或其它可穿戴装置，或任何其它类型的计算装置。
所说明的实例的处理器平台700包含处理器712。所说明的实例的处理器712是硬件。举例来说，处理器712可由来自任何期望系列或制造商的一或多个集成电路、逻辑电路、微处理器、GPU、DSP或控制器实施。硬件处理器可为基于半导体的(例如，基于硅的)装置。在此实例中，处理器实施实例锁存比较器110、实例比较器112、实例LS控制器116、实例数字控制延迟118、实例锁存器120、实例HS控制器122、实例数字控制延迟124、实例锁存器126及/或实例晶体管驱动器128。
所说明的实例的处理器712包含本地存储器713(例如，高速缓冲存储器)。所说明的实例的处理器712经由总线718与包含易失性存储器714及非易失性存储器716的主存储器通信。易失性存储器714可由同步动态随机存取存储器(SDRAM)、动态随机存取存储器(DRAM)、动态随机存取存储器/>及/或任何其它类型的随机存取存储器装置实施。非易失性存储器716可由快闪存储器及/或任何其它期望类型的存储器装置实施。对主存储器714、716的存取由存储器控制器控制。
所说明的实例的处理器平台700还包含接口电路720。接口电路720可由任何类型的接口标准实施，例如以太网接口、通用串行总线(USB)、接口、近场通信(NFC)接口及/或PCI高速接口。
在所说明的实例中，一或多个输入装置722连接到接口电路720。输入装置722允许用户将数据及/或命令键入到处理器712中。输入装置可通过例如音频传感器、麦克风、相机(静止或视频)、键盘、按钮、鼠标、触摸屏、跟踪板、轨迹球、等点(isopoint)及/或语音识别系统来实施。
一或多个输出装置724也连接到所说明的实例的接口电路720。输出装置724可例如通过显示装置(例如，发光二极管(LED)、有机发光二极管(OLED)、液晶显示器(LCD)、阴极射线管显示器(CRT)、就地切换(IPS)显示器、触摸屏等)、触觉输出装置、打印机及/或扬声器来实施。因此，所说明的实例的接口电路720通常包含图形驱动器卡、图形驱动器芯片及/或图形驱动器处理器。
所说明的实例的接口电路720还包含通信装置，例如传输器、接收器、收发器，调制解调器、家庭网关、无线接入点及/或网络接口，以促进经由网络726与外部机器(例如，任何种类的计算装置)进行数据交换。通信可经由例如以太网连接、数字用户线(DSL)连接、电话线连接、同轴电缆系统、卫星系统、直线对传式无线系统、蜂窝电话系统等。
所说明的实例的处理器平台700还包含用于存储软件及/或数据的一或多个大容量存储装置728。此类大容量存储装置728的实例包含软盘驱动器、硬盘驱动器、压缩盘驱动器、蓝光盘驱动器、独立磁盘冗余阵列(RAID)系统及数字通用盘(DVD)驱动器。
图3到4的机器可执行指令732可存储在大容量存储装置728中、易失性存储器714中、非易失性存储器716中及/或可卸除非暂时性计算机可读存储媒体(例如CD或DVD)上。
从前述内容，将了解已经揭示数字地控制功率转换器中的脉冲频率调制脉冲的实例方法、设备及制品。本文揭示的实例提供数字调适HS控制长度(例如，持续时间)以产生恒定脉冲长度，其改进效率并将输出电压纹波保持在比常规技术更小的水平。另外，本文揭示的实例提供从恒定频率脉冲宽度调制到脉冲频率调制的无缝模式传输。本文揭示的实例以低静态电流(IQ)及优化效率提供PFM中的接近即时的反应时间、在纳秒范围内的HS。因为本文揭示的实例对应于数字PFM解决方案，所以本文揭示的实例不需要时间来唤醒模拟电路，借此减少HS控制持续时间以及保持常规模拟技术的此类模拟电路所招致的IQ损失。本文揭示的实例支持具有低至45毫微亨利电感器的降压转换器，其具有高达15兆赫切换频率。
尽管本文已经揭示某些实例方法、设备及制品，但是本专利的覆盖范围不限于此。相反，本专利涵盖完全落于本专利的权利要求书范围内的所有方法、设备及制品。

Claims (20)

1.一种用于功率转换器的设备，其包括：
低侧控制器，其经配置以：
当在低侧控制信号的第一持续时间期间电感器电流对应于第一电流方向时，在所述第一持续时间之后减小所述低侧控制信号的第二持续时间；以及
当在所述低侧控制信号的所述第一持续时间期间所述电感器电流对应于第二电流方向时，在所述第一持续时间之后增加所述低侧控制信号的所述第二持续时间；及
高侧控制器，其经配置以：
当所述第一持续时间与对应于高侧控制信号的第三持续时间的和不满足目标脉冲长度时，在所述第三持续时间之后增加所述高侧控制信号的第四持续时间；以及
当所述第一持续时间与所述第三持续时间的所述和满足所述目标脉冲长度时，在所述第三持续时间之后减小所述高侧控制信号的所述第四持续时间。
2.根据权利要求1所述的设备，其进一步包含至少一个锁存器，所述至少一个锁存器经配置以产生所述高侧控制信号以及所述低侧控制信号中的至少一者。
3.根据权利要求2所述的设备，其进一步包含：
第一延迟，其经配置以接收所述第一持续时间并且基于所述第一持续时间向所述至少一个锁存器输出信号；及
第二延迟，其经配置以接收所述第三持续时间并且基于所述第三持续时间向所述至少一个锁存器输出信号。
4.根据权利要求1所述的设备，其进一步包含比较器，所述比较器经配置以确定在所述低侧控制信号的所述第一持续时间期间所述电感器电流是否对应于所述第一电流方向。
5.根据权利要求1所述的设备，其进一步包含比较器，所述比较器经配置以确定所述第一持续时间与所述第三持续时间的所述和何时大于或小于所述目标脉冲长度。
6.根据权利要求1所述的设备，其进一步包含驱动器，所述驱动器经配置以控制所述功率转换器的高侧晶体管或低侧晶体管中的至少一者，以实现所述功率转换器的高侧控制及低侧控制中的至少一者。
7.根据权利要求1所述的设备，其进一步包含比较器，所述比较器经配置以当所述功率转换器的输出电压满足目标输出电压时输出脉冲。
8.根据权利要求7所述的设备，其中所述脉冲触发所述低侧控制器及所述高侧控制器中的至少一者以执行比较。
9.一种用于功率转换的设备，其包括：
第一比较器，其包含耦合到第一锁存器的第一比较器输出、适于被耦合到功率转换器的输出的第一比较器输入、以及经配置以接收目标输出电压的第二比较器输入；
第一延迟，其包含耦合到所述第一比较器输出的第一延迟输入以及耦合到所述第一锁存器的第一延迟输出；
高侧控制器，其包含耦合到所述第一延迟的第二延迟输入的高侧控制器输出、第一高侧控制器输入、以及第二高侧控制器输入；以及
低侧控制器，其包含低侧控制器输入、以及耦合到所述第二高侧控制器输入的低侧控制器输出。
10.根据权利要求9所述的设备，其中所述高侧控制器包含：
第一求和器，其包含耦合到所述低侧控制器输出的第一求和器输入及耦合到所述高侧控制器输出的第二求和器输入；
第二比较器，其包含耦合到所述第一高侧控制器输入以接收目标脉冲长度的第三比较器输入、耦合到所述第一求和器的第一求和器输出的第四比较器输入、以及第二比较器输出；
多路复用器，其包含耦合到正单位值的第一多路复用器输入及耦合到负单位值的第二多路复用器输入，所述多路复用器包含耦合到所述第二比较器输出的选择输入；
第二求和器，其包含耦合到所述高侧控制器输出的第三求和器输入及耦合到所述多路复用器的所述输出的第四求和器输入；及
寄存器，其耦合到所述第二求和器的所述输出，所述第二求和器的所述输出对应于用于后续高侧控制的所述高侧控制器输出。
11.根据权利要求10所述的设备，其进一步包括：
除法器，其耦合到所述第一锁存器的所述输出及第二多路复用器的第二选择输入；且
所述第二多路复用器包含耦合到所述多路复用器的所述输出的第三多路复用器输入，及耦合到零单位值的第四多路复用器输入，所述第二多路复用器包含耦合到所述第二求和器的输出。
12.根据权利要求9所述的设备，其中所述第一延迟包含：
延迟电路，其耦合到所述第一比较器输出；及
多路复用器，其耦合到所述延迟电路中的每一者之间的节点，所述多路复用器包含耦合到所述高侧控制器输出的选择输入。
13.根据权利要求9所述的设备，其中所述第一比较器输出耦合到所述第一锁存器的设置输入，并且所述第一延迟输出耦合到所述第一锁存器的复位输入。
14.根据权利要求9所述的设备，其进一步包括：
驱动器，其耦合到所述第一锁存器的第一锁存器输出，所述驱动器包含耦合到第一晶体管的第一驱动器输出以及耦合到功率转换器的第二晶体管的第二驱动器输出中的至少一者；
第三比较器，其包含耦合到所述低侧控制器输入的第三比较器输出；
第二延迟，其耦合到所述第一延迟输出以及所述低侧控制器输出；及
第二锁存器，其耦合到所述第一比较器输出以及所述第二延迟的第二延迟输出，所述驱动器耦合到所述第二锁存器的第二锁存器输出。
15.根据权利要求14所述的设备，其中所述低侧控制器包含：
多路复用器，其包含耦合到正单位值的第一多路复用器输入及耦合到负单位值的第二多路复用器输入，所述多路复用器包含耦合到所述第三比较器输出的选择输入；
第一求和器，其包含耦合到所述低侧控制器输出的第一求和器输入，及耦合到所述多路复用器的所述输出的第二求和器输入；及
寄存器，其耦合到所述第一求和器的所述输出，所述第一求和器的所述输出对应于用于后续低侧控制的所述低侧控制器输出。
16.根据权利要求15所述的设备，其中所述第三比较器耦合到所述功率转换器的低侧晶体管的源极及所述功率转换器的所述低侧晶体管的漏极。
17.根据权利要求14所述的设备，其中所述第二延迟包含：
延迟电路，其耦合到所述高侧控制器输出；及
多路复用器，其耦合到所述延迟电路中的每一者之间的节点，所述多路复用器包含耦合到所述低侧控制器输出的选择输入。
18.根据权利要求14所述的设备，其中所述第一比较器输出耦合到所述第二锁存器的复位输入，且所述第二延迟输出耦合到所述第二锁存器的设置输入。
19.一种用于功率转换的方法，其包括：
当在功率转换器的低侧控制信号期间电感器电流对应于第一电流方向持续第一持续时间时，通过利用处理器执行指令，在所述第一持续时间之后减小所述低侧控制信号的第二持续时间；
当在所述功率转换器的所述低侧控制信号期间所述电感器电流对应于第二电流方向持续所述第一持续时间时，通过利用所述处理器执行指令，在所述第一持续时间之后增加所述低侧控制信号的所述第二持续时间；
当所述第一持续时间与对应于所述功率转换器的高侧控制信号的第三持续时间的和不满足目标脉冲长度时，通过利用所述处理器执行指令，在所述第三持续时间之后增加所述高侧控制信号的第四持续时间；以及
当所述第一持续时间与所述第三持续时间的所述和满足所述目标脉冲长度时，通过利用所述处理器执行指令，在所述第三持续时间之后减小所述高侧控制信号的所述第四持续时间。
20.根据权利要求19所述的方法，其进一步包括：
输出第一信号到至少一个锁存器以确保所述低侧控制信号对应于所述第一持续时间；以及
输出第二信号到所述至少一个锁存器以确保所述高侧控制信号对应于所述第三持续时间。
CN201910275247.7A 2018-04-09 2019-04-08 用于数字控制功率转换器中的脉冲频率调制脉冲的方法及设备 Active CN110365210B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/948,813 2018-04-09
US15/948,813 US10199937B1 (en) 2018-04-09 2018-04-09 Methods and apparatus to digitally control pulse frequency modulation pulses in power converters

Publications (2)

Publication Number Publication Date
CN110365210A CN110365210A (zh) 2019-10-22
CN110365210B true CN110365210B (zh) 2024-03-29

Family

ID=65200340

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910275247.7A Active CN110365210B (zh) 2018-04-09 2019-04-08 用于数字控制功率转换器中的脉冲频率调制脉冲的方法及设备

Country Status (2)

Country Link
US (1) US10199937B1 (zh)
CN (1) CN110365210B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102323560B1 (ko) * 2017-08-08 2021-11-08 삼성전자주식회사 전류의 피크 세기를 조절하도록 구성되는 회로를 포함하는 전자 장치
WO2020061080A1 (en) 2018-09-18 2020-03-26 Texas Instruments Incorporated Methods and apparatus to improve power converter on-time generation
US11469669B2 (en) * 2020-01-31 2022-10-11 Texas Instruments Incorporated Methods and circuitry to detect PFM mode entry in wide duty range DC converter
US11177738B1 (en) * 2020-07-31 2021-11-16 Texas Instruments Incorporated Digital on-time generation for buck converter
US11594960B2 (en) * 2021-05-07 2023-02-28 Texas Instruments Incorporated Control circuit for on-time generation during output voltage scaling for buck converter

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1212088A (zh) * 1996-10-29 1999-03-24 菲利浦电子有限公司 集成半桥式定时控制电路
CN1599218A (zh) * 2003-09-15 2005-03-23 半导体元件工业有限责任公司 优化dc－dc转换器中电源效率的方法和电路
EP1589646A2 (en) * 2004-04-23 2005-10-26 Thomson Licensing Protection circuit for a switched mode power supply
CN102077449A (zh) * 2008-06-30 2011-05-25 美国芯源系统股份有限公司 电压转换器
US8237421B1 (en) * 2007-06-14 2012-08-07 Fairchild Semiconductor Corporation Delivering optimal charge bursts in a voltage regulator
CN106887963A (zh) * 2017-04-28 2017-06-23 重庆三信电子股份有限公司 一种车用电源系统及mosfet有源整流器和控制方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4573007B2 (ja) * 2000-07-13 2010-11-04 エルピーダメモリ株式会社 Ｄｌｌ回路、及び、ｄｌｌ制御方法
US6535400B2 (en) * 2001-03-30 2003-03-18 Texas Instruments Incorporated Control circuit for synchronous rectifiers in DC/DC converters to reduce body diode conduction losses
TWI256542B (en) * 2002-03-22 2006-06-11 Via Tech Inc Data latch time control method and device
US7414438B1 (en) * 2003-12-11 2008-08-19 Credence Systems Corporation Clock based voltage deviation detector
JP2006288156A (ja) * 2005-04-04 2006-10-19 Matsushita Electric Ind Co Ltd Ｄｃ−ｄｃコンバータ
EP2009776A1 (en) * 2007-06-26 2008-12-31 Austriamicrosystems AG Buck-boost switching regulator and method thereof
KR20090026939A (ko) * 2007-09-11 2009-03-16 삼성전자주식회사 데이터 스트로브 신호 제어 장치 및 그 제어 방법
KR101386174B1 (ko) * 2007-09-14 2014-04-17 삼성전자주식회사 발진기 및 그것의 발진 방법
US8106597B2 (en) * 2008-01-22 2012-01-31 Supertex, Inc. High efficiency boost LED driver with output
TW200952359A (en) * 2008-06-03 2009-12-16 Sunplus Technology Co Ltd Control system for terrestrial digital multimedia broadcasting
KR20110057594A (ko) * 2009-11-24 2011-06-01 삼성전자주식회사 공급전원전압 제어방법, 상기 방법을 실현하는 멀티채널 발광다이오드 구동회로 및 멀티채널 시스템
DE102010013353A1 (de) * 2010-03-30 2011-10-06 Texas Instruments Deutschland Gmbh Schaltwandler-Steuerschaltung
US8350543B2 (en) * 2010-11-16 2013-01-08 National Semiconductor Corporation Control circuitry in a DC/DC converter for zero inductor current detection
KR101976198B1 (ko) * 2012-08-20 2019-05-08 에스케이하이닉스 주식회사 데이터수신회로
US9316681B2 (en) * 2014-07-25 2016-04-19 Freescale Semiconductor, Inc. Systems and methods for test circuitry for insulated-gate bipolar transistors
US9929653B1 (en) * 2017-06-19 2018-03-27 Dialog Semiconductor (Uk) Limited Multi-level buck converter with multiple control loops and flying capacitor regulation
US9998126B1 (en) * 2017-07-07 2018-06-12 Qualcomm Incorporated Delay locked loop (DLL) employing pulse to digital converter (PDC) for calibration

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1212088A (zh) * 1996-10-29 1999-03-24 菲利浦电子有限公司 集成半桥式定时控制电路
CN1599218A (zh) * 2003-09-15 2005-03-23 半导体元件工业有限责任公司 优化dc－dc转换器中电源效率的方法和电路
EP1589646A2 (en) * 2004-04-23 2005-10-26 Thomson Licensing Protection circuit for a switched mode power supply
US8237421B1 (en) * 2007-06-14 2012-08-07 Fairchild Semiconductor Corporation Delivering optimal charge bursts in a voltage regulator
CN102077449A (zh) * 2008-06-30 2011-05-25 美国芯源系统股份有限公司 电压转换器
CN106887963A (zh) * 2017-04-28 2017-06-23 重庆三信电子股份有限公司 一种车用电源系统及mosfet有源整流器和控制方法

Also Published As

Publication number Publication date
CN110365210A (zh) 2019-10-22
US10199937B1 (en) 2019-02-05

Similar Documents

Publication Publication Date Title
CN110365210B (zh) 用于数字控制功率转换器中的脉冲频率调制脉冲的方法及设备
CN109247044B (zh) 用于适应性电压调制的电路、方法及系统
US8742745B2 (en) DC-DC converter and voltage conversion method thereof
US9325239B2 (en) Power supply device, control circuit, electronic device and control method for power supply
JP6328075B2 (ja) 比較回路、電源制御ｉｃ、スイッチング電源装置
US20150214827A1 (en) Voltage converter and power management device including the same
US9372492B2 (en) Programmable frequency range for boost converter clocks
US10727730B2 (en) Increasing efficiency of a switched mode power converter
US9841776B1 (en) Methods and apparatus to improve transient performance in multiphase voltage regulators
US11469670B2 (en) Methods and apparatus to improve power converter on-time generation
US9178417B2 (en) DC-DC converter and voltage conversion method thereof
TW200901598A (en) Wide-input windowed nonlinear analog-to-digital converter for high-frequency digitally controlled SMPS
CN112106286B (zh) 促进用于谷值电流控制的功率转换器的电流感测的方法、设备及系统
US11728798B2 (en) Methods and apparatus for cross-conduction detection
US10505451B2 (en) Variable frequency soft-switching control of a buck converter
US20140312860A1 (en) Control of a soft-switched variable frequency buck regulator
US11108327B2 (en) Selected-parameter adaptive switching for power converters
US11171570B2 (en) High low power converter switches, latch, diode isolated intermediate ground
US11070131B2 (en) Methods, apparatus and circuits to control timing for hysteretic current-mode boost converters
US10211723B2 (en) Regulator for DC-DC hybrid-mode power regulation
JP6461403B2 (ja) 比較回路のオフセット補正方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant