CN110362520A - 信号路径线性化器 - Google Patents

信号路径线性化器 Download PDF

Info

Publication number
CN110362520A
CN110362520A CN201910278792.1A CN201910278792A CN110362520A CN 110362520 A CN110362520 A CN 110362520A CN 201910278792 A CN201910278792 A CN 201910278792A CN 110362520 A CN110362520 A CN 110362520A
Authority
CN
China
Prior art keywords
difference
grades
pam4
gain
signal path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910278792.1A
Other languages
English (en)
Inventor
D·陈
A·莱恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN110362520A publication Critical patent/CN110362520A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0002—Serial port, e.g. RS232C

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Computer Hardware Design (AREA)
  • Amplifiers (AREA)

Abstract

本申请公开信号路径线性化器。一种信号路径线性化器，其针对PAM4SerDes通信来补偿(包括预补偿)信号路径非线性。线性化器可以配置有第一和第二差分gm级，第一差分gm级用于提供DC增益，第二差分gm级用于通过增加到第一差分gm级的DC增益或从第一差分gm级的DC增益减去来引入DC增益中的限定的非线性调整。差分gm级可以被配置为利用组合DC增益生成补偿的PAM4信号，其中组合DC增益提供非线性宽带增益调整以补偿PAM4信号路径中的非线性。可以通过选择性退化来增加补偿范围，并且可以通过选择性地引入(一个或更多个)输入偏移来移动补偿区域。

Description

信号路径线性化器
相关申请的交叉引用
根据37CFR 1.78和35USC 119(e)，要求对2018年04月09日提交的美国临时申请62/654753(Docket TI-77323PS)的优先权，其全部内容通过引用并入本文。
背景技术
PAM4SerDes通信链路基于PAM4信号编码，具有将映射到一个符号的2位进行编码的四个信号电平，例如基于格雷编码：10/11/01/00或3201。PAM4信号电平被三个PAM4眼隔开：顶部、中部和底部。
三个PAM4眼不是垂直对称的(眼高度和宽度)，因为具有四个信号/电压电平，转换需要在非相邻信号电平之间进行，这比相邻信号电平之间的转换需要更长的时间。结果，顶部眼和底部眼相对于中眼变窄。
信号路径非线性导致PAM4信号的显著劣化，如眼对称性(眼高度/宽度)和垂直对准(偏斜)所反映的。对于通过PAM4SerDes通信链路连接发射器TX和接收器RX的示例系统，TX、RX和通信链路(包括TX端和RX端信号接口)中的信号路径非线性使PAM4信号(参见图3A)劣化，如反映在退化垂直眼对称性和垂直眼对准方面。
发明内容
本概述是作为对具体描述和附图提供的公开内容的一般性介绍，总结了本公开的方面和特征。它不是对本公开的完整概述，并且不应被解释为识别所公开的发明的关键元素或特征，或另外表征或界定本发明的范围。
公开描述了用于PAM4信号的信号路径线性化的装置和方法，例如在基于PAM4串行通信的系统(包括PAM4SerDes(串行器/解串器)通信链路)中可以使用的PAM4信号。
根据本公开的方面，用于PAM4信号路径线性化的方法包括：(a)在PAM4信号路径上接收PAM4信号；(b)利用被配置为提供DC(直流)增益的第一差分gm级向PAM4信号提供第一DC(直流)增益；(c)利用第二差分gm级提供第二DC增益，第二差分gm级被配置为通过增加到第一差分gm级的DC增益或从第一差分gm级的DC增益减去来引入DC增益中的限定的非线性调整。该方法可以包括利用来自第一和第二差分gm级的组合DC增益生成补偿的PAM4信号，该来自第一和第二差分gm级的组合DC增益提供非线性宽带增益调整以补偿PAM4信号路径中的非线性。
根据本公开的其他方面，PAM4信号路径线性化器(linearizer)可以配置有在输入端口和输出端口之间级联耦合的至少第一和第二差分gm级。第一差分gm级耦合到差分输入端口，并被配置为提供DC(直流)增益。第二差分gm级耦合到第一差分gm级的输出，并且被配置为通过增加到第一差分gm级的DC增益或从第一gm级的DC增益减去来引入DC增益中的限定的非线性调整。至少第一和第二差分gm级可以被配置为利用来自第一和第二差分gm级的组合DC增益生成补偿的PAM4信号，其中来自第一和第二差分gm级的组合DC增益提供非线性宽带增益调整以补偿PAM4信号路径中的非线性。可以通过选择性退化(degeneration)来增加补偿范围，并且可以通过选择性地引入(一个或更多个)输入偏移来移动补偿区域。
根据本公开的其他方面，PAM4通信系统包括PAM4SerDes(串行器/解串器)通信链路(PAM4链路)，发射器(TX)，其介接到PAM4链路的第一端，以及接收器(RX)，其介接到PAM4链路的第二端，TX、RX和PAM4链路包括PAM4信号路径。PAM4通信系统包括在输入端口和输出端口之间级联耦合的至少第一和第二差分gm级，第一差分gm级耦合到差分输入端口，并被配置为提供DC(直流)增益，第二差分gm级耦合到第一差分gm级的输出，并且被配置为通过增加到第一差分gm级的DC增益或从第一差分gm级的DC增益减去来引入DC增益中的限定的非线性调整。至少第一和第二差分gm级被配置为在差分输出端口处生成补偿的PAM4信号，其中来自第一和第二差分gm级的组合DC增益提供非线性宽带增益调整以补偿PAM4信号路径中的非线性。至少第一和第二差分gm级可以被配置为引入非线性DC增益调整以近似PAM4信号路径非线性的反转(inverse)，以补偿PAM4信号的信号带宽处的非线性。
从以下公开内容，本专利文献中要求保护的本发明的其他方面和特征对于本领域技术人员而言是明显的。
附图说明
图1A和1B示出了根据本公开的示例通信系统10，其具有发射器11和接收器13、13A以及示例PAM4Ser Des通信链路15，并且包括包含了示例信号路径线性化器40的示例中继器30，其中图1B提供了示例图，说明了根据本公开的将信号路径线性化器引入信号路径的效果。
图2A和2B示出了根据本公开的示例PAM4中继器30，其包括CTLE 32和线性驱动器34，并且包括具有N个级联差分gm级(DIFF1 41、DIFF2 42...DIFFN 40N)的示例信号路径线性化器40，该N个级联差分gm级的每个被配置为在信号频带内提供非线性增益补偿，以补偿来自信号路径非线性(信号带宽处的非线性)的大信号带宽减小，例如，以压缩中部眼和/或扩展底部和顶部眼(并减少偏斜)。
图3A-3D是根据本公开的示例PAM4眼图，其基于引入针对信号路径非线性的选择性增益补偿，说明信号路径非线性和信号路径线性化的效果，例如，以减小顶部/底部眼20T、20B和中部眼20M之间的AC增益差。
图4A、5A、6A示出了根据本公开的信号路径线性化的设计示例，以基于级联差分gm级来提供信号路径非线性的宽带补偿，该级联差分gm级被配置为在信号频带内提供选择性非线性增益补偿，通过减小PAM4信号电平之间(在PAM4顶部/底部和中部眼之间)的AC增益差，例如，通过压缩中部眼和/或扩展顶部和/或底部眼，引入分段非线性DC增益调整来补偿信号带宽处的非线性(大信号带宽减小)。
图4A说明了具有被配置为减小中部眼区域中的增益的级联差分gm级DIFF1 410和DIFF2 420的示例示意图，其中图4B提供[DIFF1-DIFF2]的等效分段功能电路表示，并且其中图4C说明了示例DIFF1/DIFF2分段传递函数，包括电流增益(DIFF2)中的分段减少以压缩中部眼402M，以及其中图4D提供说明由中部眼区域402M中的DIFF1/DIFF2提供的非线性增益补偿的效果的示例图。
图5A说明了具有级联差分gm级DIFF1 510和DIFF2 520的示例示意图，该级联差分gm级DIFF1 510和DIFF2 520被配置为引入分段非线性(偏移-移动)DC增益调整以增加底部眼区域中的增益，其中图5B提供[DIFF1+(DIFF2+Vos)]的等效分段功能电路表示，以及其中图5C说明示例DIFF1/DIFF2分段传递函数，包括(偏移-移动)电流增益[DIFF2+Vos]中的分段增加以扩展底部眼，并且其中图5D提供了说明由底部眼区域502B中的DIFF1/DIFF2提供的非线性增益补偿的效果的示例图。
图6A说明了具有级联差分gm级DIFF1 610、DIFF2 620和DIFF3 630的示例示意图，该级联差分gm级DIFF1 610、DIFF2 620和DIFF3 630被配置为引入分段非线性(偏移-移动)DC增益调整以增加顶部和底部眼的区域中的增益，其中图6B提供了用于顶部眼[DIFF1+(DIFF2+Vos)]和底部眼[DIFF1+(DIFF3-Vos)]的偏移-移动非线性增益补偿的等效分段功能电路表示，并且其中图6C示出了示例DIFF1/DIFF2/DIFF3分段传递函数，包括电流增益中的分段增加以扩展顶部和底部眼(602T和602B)，以及其中图6D提供示例图，说明由顶部和底部眼区域(602T和602B)中的DIFF1/DIFF2/DIFF3提供的(偏移-移动)非线性增益补偿。
具体实施方式
本说明书和附图构成了用于补偿信号路径非线性的信号路径线性化器的公开，其基于级联差分gm级以引入非线性DC增益调整(分段)，近似信号路径非线性的反转，以通过降低PAM4信号电平之间(PAM4顶部/底部和中部眼之间)的AC增益差来提供针对信号带宽处的非线性(大信号带宽减小)的补偿，并说明各种技术特征和优点。
本公开使用以下术语。“信号路径线性化器”和“信号路径线性化”，在PAM4串行通信链路的上下文中，意味着对整个信号路径(例如通过PAM4SerDes(串行器解串器)通信链路介接的发射(TX)和接收(RX))中的非线性进行补偿(包括预补偿)。
简要概述，在示例实施例中，用于PAM4SerDes通信的信号路径线性化器用于补偿(包括预补偿)信号路径非线性。信号路径线性化器可以包括级联耦合的至少第一和第二差分gm级，第二gm级被配置为通过增加到第一gm级的DC增益或从第一gm级的DC增益减去来引入组合DC增益中的限定调整。可以通过选择性退化来增加补偿范围，并且可以通过选择性地引入(一个或更多个)输入偏移来移动补偿区域。第一和第二差分gm级可以被配置为引入组合DC增益以提供非线性宽带增益调整以补偿PAM4信号路径非线性，例如，通过引入非线性DC增益调整来近似信号带宽处的信号路径非线性的反转，减小PAM4信号电平之间(在PAM4顶部/底部和中部眼之间)的AC增益差。实际上，信号路径线性化器引入了分段非线性DC增益调整，以选择性地扭曲DC增益，以提供宽带线性化，以补偿由信号带宽处的非线性引起的大信号带宽减小。
图1A和图1B说明了示例通信系统10。在该说明性示例中，发射器TX IC11(诸如专用集成电路或ASIC)，以及接收器RX IC 13、13A和示例PAM4串行解串通信链路15(PAM4SerDes com link 15)。SerDes通信链路包括TX端15TX和接收端15RX。
通信系统10说明性地包括中继器30。SerDes通信链路可以包括TX端15TX和/或RX端15RX处的中继器，例如用于扩展超出正常TX-至-RX能力的链路范围。或者，中继器功能可以与RX 13集成为单个RX IC 13A，其具有到RX信号路径电路的前端线性化器接口。
如所说明的，中继器30包括模拟CTLE(连续时间线性均衡器)32和线性(例如有限脉冲响应(FIR))驱动器34，该FIR驱动器34将线性化的PAM4数据信号驱动到RX 13。
中继器30包括根据本公开的示例信号路径线性化器40。信号路径线性化器可以被配置为对穿过信号链，通过PAM4SerDes通信链路15的TX-至-RX(包括TX和RX中的TX和RXSerDes接口)的信号路径非线性提供补偿(包括预补偿)。
图1B提供了示例曲线图，其说明了根据本公开的将信号路径线性化器引入信号路径以改善PAM4信号传递线性(signaling linearity)的效果。对于示例TX-至-RXPAM4SerDes系统，在10A处说明没有进行信号路径线性化的系统的PAM4信号线性，并且在40A处说明对于在信号路径中(例如在图1A的示例中继器30中)包括信号路径线性化器的系统的PAM4信号线性。根据该公开，信号路径线性化器通过引入近似信号路径非线性40A的反转的非线性DC增益调整来补偿信号带宽10A处产生非线性(大信号带宽减小)的信号路径非线性。
图2A和2B说明了示例PAM4中继器30。参考图2A，中继器30包括CTLE32和线性驱动器34。根据本公开，中继器30将信号路径线性化器40包含在信号路径中。
PAM4中继器30通过PAM4串行接口RXnP/RXnN接收PAM4数据信号，并通过PAM4串行接口TXnP/TXnN重新发射PAM4数据信号。根据本公开，示例中继器40执行CTLE线性化和信号路径线性化，以补偿(包括预补偿)信号路径中的非线性。
还参考图2B，示例信号路径线性化器40包括N(N≥2)级联差分gm级(DIFF1 41，DIFF2 42，...DIFFN 40N)。每个差分gm级被配置为引入非线性DC增益调整(分段)，近似信号路径非线性的反转，以补偿信号带宽处的非线性(大信号带宽减小)，包括选择性地使用差分gm级(补偿范围)的尾部中的退化，以及差分gm级(补偿区域)的输入处的偏移。
根据本公开，由级联DIFF1-DIFFN gm级提供的非线性DC增益调整，以及(选择性)偏移调整的组合效果是：通过减小PAM4信号之间的AC增益差来补偿信号路径非线性。例如，信号路径线性化器可以被配置为压缩中部眼和/或扩展底部眼和顶部眼(近似信号路径非线性的反转)，以补偿信号带宽处的非线性(大信号带宽减小)。
图3A-3D是具有顶部眼、中部眼和底部眼20T、20M和20B的示例PAM4眼图，其将对应于格雷编码映射01、00、10、11(3201)的PAM信号传递电平201、200、210、211分离。图3A说明了没有进行信号路径线性化的示例PAM信号200，其说明了信号路径非线性的影响：中部眼相对于顶部和底部眼20T和20B的眼高度和对准(偏斜)是不对称的。
图3B-3D说明了根据本公开的三个连续级别的信号路径线性化，其基于引入选择性增益补偿以减小顶部/底部眼20T、20B和中部眼20M之间的AC增益差。参考图3D，通过第三级别的增益补偿，PAM4信号200在垂直对称性和对准方面得到显著改善。
图4A、5A、6A说明了根据本公开的用于信号路径线性化的设计示例，以为信号路径非线性提供宽带补偿。这些设计示例说明了基于级联差分gm级的信号路径线性化器(400、500、600)的配置，这些级联差分gm级被配置为在信号频带内提供选择性非线性增益补偿，通过减小PAM4信号电平之间(在PAM4顶部/底部和中部眼之间)的AC增益差，例如，通过压缩中部眼和/或扩展顶部和/或底部眼，引入分段非线性DC增益调整以补偿信号带宽处的非线性(大信号带宽减小)。非线性增益补偿可以用来近似信号路径非线性的反转。可以通过选择性退化来增加补偿范围，并且可以通过选择性地引入(一个或更多个)输入偏移来移动补偿区域。
这些设计示例说明了使用选择性配置的差分gm级来引入分段非线性DC增益调整以线性化在信号带宽处的AC增益。实际上，差分gm级被配置为提供选择性DC增益失真，使得信号带宽处的IIP3曲线被线性化。例如，用于光学应用的IIP3曲线可以示出主要在底部眼处的压缩，使得分段差分gm级设计可以被配置以引入偏移-移动增加的增益以扩展底部眼(图5A-5D)。作为另一个示例，其他应用的IIP3曲线可以示出顶部和底部眼两者处的压缩，使得分段差分gm级设计可以被配置以引入偏移-移动增加的增益以扩展顶部和底部眼(图6A-6D)。
图4A说明了信号路径线性化器400的示例设计示意图，其具有级联差分gm级DIFF1410和DIFF2 420，其被配置为引入非线性DC增益调整(分段)以减小中部眼的区域中的增益以补偿由信号带宽处的信号路径非线性引起的大信号带宽减小。
DIFF1 410包括接收差分输入VINP/VINN并提供电流增益的差分NPN对411/412。DIF1 410包括集电极电阻器413和发射极尾电流源414A/414B。DIFF1提供来自NPN 411和NPN 412的集电极的差分输出电压VOUTP/VOUTN。
DIFF1 410级联耦合到DIFF2 420。DIFF2 420包括经耦合以接收差分输入VINP/VINN的差分NPN对421/422。DIFF2差分NPN对集电极被连接423到输出VOUTN/VOUTP，且发射极耦合到发射极尾电流源424。对于说明性示例，受VINP控制的NPN 421的集电极被连接到来自DIFF1NPN 412的集电极的VOUTN，且受VINN控制的NPN 422的集电极被连接到来自DIFF1NPN 411的集电极VOUTP，使得从DIFF1电流增益中减去DIFF2电流增益(参见图4B/4C)。
根据设计要求，DIFF1 410和DIFF2 420可以包括发射极退化以扩展线性操作范围。对于说明性示例信号路径线性化器设计400，DIFF1 410包括电阻器退化416，而DIFF2420不包括发射极退化，如图4C中所说明的示例传递函数所反映的。
图4B提供了信号路径线性化器400的等效分段功能电路表示：[DIFF1-DIFF2]＝IOUT。
图4C说明了示例DIFF1/DIFF2分段传递函数。在中部眼区域402M内，DIFF1和DIFF2引入分段非线性DC增益调整，其中DIFF2减少DIFF1的增益，由中部眼区域402M内的电流增益IOUT中的减少表示。注意，DIFF1的线性范围通过退化来扩展。
图4D提供了示例曲线图，其说明了由中部眼区域402M中的DIFF1和DIFF2提供的非线性增益补偿，以压缩中部眼。与大信号增益(顶部眼/底部眼)相比，DIFF1/DIFF2对小信号(中部眼)的DC电流增益提供非线性调整，以补偿由于信号带宽处的非线性而导致的大信号带宽减小。这种分段(DIFF1/DIFF2)非线性DC增益调整有效地降低了DC处中部眼的增益，从而线性化中部和上部/下部眼的信号带宽处的增益。
图5A说明了具有级联差分gm级DIFF1 510和DIFF2 520的示例设计示意图，该级联差分gm级DIFF1 510和DIFF2 520被配置为引入分段非线性DC增益调整以增加底部眼的(偏移-移动)区域中的增益。
DIFF1 510包括接收差分输入VINP/VINN并提供电流增益的差分NPN对511/512。DIFF1包括集电极电阻器513和发射极尾电流源514A/514B。DIFF1提供来自NPN 511和NPN512的集电极的差分输出电压VOUTP/VOUTN。
DIFF1 510级联耦合到DIFF2 520。DIFF2 520包括经耦合以接收VINP/VINN的差分NPN对521/522。DIFF2差分NPN对集电极连接523到输出VOUTN/VOUTP，并且发射极耦合到发射极尾电流源524。对于说明性示例，受VINP控制的NPN 521的集电极被连接到来自DIFF1NPN 511的集电极的VOUTP，以及受VINN控制的NPN 522的集电极被连接到来自DIFF1NPN 512的集电极的VOUTN，使得DIFF2电流增益加到DIFF1电流增益(参见图5B/5C)。
根据设计要求，DIFF1 510和DIFF2 520可以包括发射极退化以扩展线性操作范围。对于说明性示例信号路径线性化器设计500，DIFF1 510包括电阻器退化516，并且DIFF2520包括电阻器退化526。
对于示例信号路径线性化器设计500，DIFF2包括在VINP输入521P处到NPN 521的正侧偏移电路528P1/528P2。DIFF2偏移可用于将补偿区域向下移动到底部眼区域(参见图5C/5D、502B)。
图5B提供了信号路径线性化器400的等效分段功能电路表示：[DIFF1+(DIFF2+Vos)]＝IOUT。
图5C说明了示例DIFF1/DIFF2分段传递函数。DIFF1线性区域通过退化被扩展，并且DIFF2线性区域被偏移-移动到底部眼区域502B。在底部眼区域502B内，DIFF1和DIFF2是分段线性的，其中DIFF2增加DIFF1的电流增益，由底部眼区域502B内的电流增益IOUT中的增加表示，提供偏移-移动的DC电流增益[DIFF2+Vos]中的分段增加以扩展底部眼。
图5D提供了示例图，说明了与纯线性增益相比，由底部眼区域502B中的DIFF1/DIFF2提供的非线性增益补偿，以扩展底部眼。DIFF1/DIFF2对底部眼的DC电流增益提供非线性调整，以补偿由于信号带宽处的非线性而导致的大信号带宽减小。与DC处的中部眼相比，这种分段(DIFF1/DIFF2)非线性DC增益调整有效地增加了底部眼的增益，以线性化底部和中部眼的信号带宽处的增益。
图6A说明了具有级联差分gm级DIFF1 610、DIFF2 620和DIFF3 630的示例示意图，这些级联差分gm级被配置为引入分段非线性DC增益调整以增加顶部和底部眼的偏移-移动区域中的增益。
DIFF1 610包括接收差分输入VINP/VINN，并提供电流增益的差分NPN对611/612。DIFF1包括集电极电阻器613和发射极尾电流源614A/614B。DIFF1提供来自受VINP控制的NPN 611和受VINN控制的NPN 612的集电极的差分输出电压VOUTP/VOUTN。
DIFF1 610级联耦合到DIFF2 620和DIFF3 630。
DIFF2 620包括经耦合以接收VINP/VINN的差分NPN对621/622。DIFF2差分NPN对集电极被连接623到输出VOUTN/VOUTP，并且发射极耦合到发射极尾电流源624。对于说明性示例，受VINP控制的NPN 621的集电极被连接到来自DIFF1NPN 611的集电极的VOUTP，以及受VINN控制的NPN 622的集电极被连接到来自DIFF1NPN 612的集电极的VOUTN，因此DIFF2加到DIFF1(带有下面描述的偏移移动)。
DIFF3 630包括经耦合以接收VINP/VINN的差分NPN对631/632。DIFF2差分NPN对集电极被连接633到输出VOUTN/VOUTP，并且发射极耦合到发射极尾电流源624。对于说明性示例，受VINP控制的NPN 631的集电极被连接到来自DIFF1NPN 611的集电极的VOUTP，以及受VINN控制的NPN 622的集电极被连接到来自DIFF1NPN 612的集电极的VOUTN，因此DIFF3电流增益加到DIFF1电流增益(参见图5B/5C)(带有下面描述的偏移移动)。
根据设计要求，DIFF1 610、DIFF2 620和DIFF3 630可以包括发射极退化以扩展线性操作范围。对于说明性示例信号路径线性化器设计600，DIFF1 610包括电阻器退化616，DIFF2 620包括电阻器退化626，并且DIFF3 630包括电阻器退化636。
对于示例信号路径线性化器设计600，DIFF2 620包括正侧输入偏移以将补偿区域向下移动到底部眼区域，并且DIFF3包括负侧输入偏移以将补偿区域向上移动到顶部眼区域(参见图6C/6D、602B/602T)。DIFF2 620包括在VINP输入621P处到NPN 621的偏移电路628P1/628P2。DIFF3 630包括在VINN输入632N处到NPN 632的偏移电路638N1/638N2。结合图6C进一步描述使用偏移的效果。
图6B提供了信号路径线性化器设计400的等效分段功能电路表示：[DIFF1+(DIFF2+Vos)+(DIFF3-Vos)]＝IOUT。也就是说，对于顶部眼(图6C/6D、602T)，通过[DIFF1+(DIFF2+Vos)]提供非线性增益补偿，以及对于底部眼(图6C/6D、602B)，通过[DIFF1+(DIFF3-Vos)]提供非线性增益补偿。
图6C说明了示例DIFF1/DIFF2/DIFF3分段传递函数。DIFF1线性区域通过退化被扩展。DIFF2补偿区域向下偏移-移动到底部眼的区域602B。DIFF3补偿区域被偏移-移动到顶部眼的区域602T。在底部眼区域602B内，DIFF1和DIFF2是分段线性的，其中DIFF2增加DIFF1的增益，由底部眼区域602B内的电流增益IOUT中的增加表示。同样，在顶部眼区域602T内，DIFF1和DIFF3是分段线性的，其中DIFF3增加DIFF1的增益，由顶部眼区域602B内的电流增益IOUT中的增加表示。
图6D提供了说明由级联信号路径线性化器DIFF1/DIFF2/DIFF3提供的非线性增益补偿的示例图。在底部眼区域中，DIFF1和DIFF2组合以在底部眼区域中提供分段非线性DC增益增加，从而扩展底部眼。在顶部眼区域中，DIFF1和DIFF3组合以在底部眼区域中提供分段非线性增益增加，从而扩展底部眼。DIFF1/DIFF2为底部眼的DC电流增益提供非线性调整，且DIFF1/DIFF3为顶部眼的DC电流增益提供非线性调整，以补偿由于信号带宽处的非线性而导致的大信号带宽减小。与DC处的中部眼相比，这种分段(DIFF1/DIFF2/DIFF3)非线性DC增益调整有效地增加了顶部和底部眼的增益，以线性化底部和中部眼的信号带宽处的增益。
本说明书和附图提供的公开内容阐述了说明本发明的方面和特征的示例设计和应用，并且不限制由权利要求限定的本发明的范围。没有详细描述已知的电路、连接、功能和操作，以避免模糊所公开的示例设计和应用的原理和特征。本公开可以由普通技术人员用作修改、替换和替代的基础，包括对其他应用的适应。

Claims (21)

1.一种用于系统的电路，所述系统具有通过PAM4 SerDes通信链路即PAM4串行器/解串器通信链路即PAM4链路介接的发射器即TX和接收器即RX，以及PAM4信号路径，所述电路包括：
包含在所述PAM4信号路径中的信号路径线性化器，所述信号路径线性化器包含：
差分输入端口和差分输出端口，所述差分输入端口可耦合到所述PAM4链路以接收PAM4信号，以及
至少第一差分gm级和第二差分gm级，所述第一差分gm级和所述第二差分gm级被级联耦合在所述输入端口和所述输出端口之间，
所述第一差分gm级耦合到所述差分输入端口，并被配置为提供DC增益即直流增益；
所述第二差分gm级耦合到所述第一差分gm级的输出，并且被配置为通过增加到所述第一差分gm级的DC增益或从所述第一差分gm级的所述DC增益减去来引入所述DC增益中的限定的非线性调整。
2.根据权利要求1所述的电路，其中：
所述至少第一差分gm级和第二差分gm级被配置为在所述差分输出端口生成补偿的PAM4信号，其中来自所述第一差分gm级和所述第二差分gm级的组合DC增益提供非线性宽带增益调整以补偿所述PAM4信号路径中的非线性。
3.根据权利要求1所述的电路，其中：
所述至少第一差分gm级和第二差分gm级被配置为引入所述非线性DC增益调整以近似PAM4信号路径非线性的反转，以补偿所述PAM4信号的信号带宽处的非线性。
4.根据权利要求1所述的电路，其中所述至少第一差分gm级和第二差分gm级的每个包括耦合在差分输出电压节点和公共节点之间的差分晶体管对，并且：
所述至少第一差分gm级和第二差分gm级的每个选择性地包括耦合在晶体管上的相应差分对和公共节点之间的退化元件。
5.根据权利要求1所述的电路，其中所述至少第一差分gm级和第二差分gm级的每个包括耦合在差分输出电压节点和公共节点之间的差分晶体管对，并且：
所述第一差分gm级和所述第二差分gm级中的至少一个包括输入偏移元件，所述输入偏移元件耦合到相应差分晶体管对中的至少一个的输入。
6.根据权利要求1所述的电路，其中：
所述非线性DC增益调整包括以下中的至少一个：压缩PAM4中部眼、或者扩展PAM4顶部眼和底部眼中的至少一个。
7.根据权利要求1所述的电路，其中：
所述非线性DC增益调整包括对所述PAM4信号路径中的非线性的预补偿。
8.根据权利要求1所述的电路，其中：
所述PAM4信号路径包括中继器，其中所述信号路径线性化器集成在所述中继器中。
9.一种用于通过PAM4通信链路进行数据通信的系统电路，其包括：
PAM4 SerDes即PAM4串行器/解串器通信链路即PAM4链路；
发射器即TX，其介接到所述PAM4链路的第一端；以及
接收器即RX，其介接到所述PAM4链路的第二端；
所述TX、所述RX和所述PAM4链路包括PAM4信号路径；
包含在所述PAM4信号路径中的信号路径线性化器，所述信号路径线性化器包含：
差分输入端口和差分输出端口，所述差分输入端口可耦合到所述PAM4链路以接收所述PAM4信号，和
至少第一差分gm级和第二差分gm级，其被级联耦合在所述输入端口和所述输出端口之间，
所述第一差分gm级耦合到所述差分输入端口，并被配置为提供DC增益即直流增益，以及
所述第二差分gm级耦合到所述第一差分gm级的输出，并且被配置为通过增加到所述第一差分gm级的DC增益或从所述第一差分gm级的所述DC增益中减去来引入所述DC增益中的限定的非线性调整，
所述至少第一差分gm级和第二差分gm级配置为在所述差分输出端口生成补偿的PAM4信号，其中来自所述第一差分gm级和所述第二差分gm级的组合DC增益提供非线性宽带增益调整以补偿所述PAM4信号路径中的非线性。
10.根据权利要求9所述的系统，其中：
所述至少第一差分gm级和第二差分gm级被配置为引入所述非线性DC增益调整以近似PAM4信号路径非线性的反转，以补偿所述PAM4信号的信号带宽处的非线性。
11.根据权利要求9所述的系统，其中所述至少第一差分gm级和第二差分gm级的每个包括耦合在差分输出电压节点和公共节点之间的差分晶体管对，并且：
所述至少第一差分gm级和第二差分gm级的每个选择性地包括耦合在晶体管上的相应差分对和所述公共节点之间的退化元件。
12.根据权利要求9所述的系统，其中所述至少第一差分gm级和第二差分gm级的每个包括耦合在差分输出电压节点和公共节点之间的差分晶体管对，并且：
所述第一差分gm级和所述第二差分gm级中的至少一个包括输入偏移元件，所述输入偏移元件耦合到相应差分晶体管对中的至少一个的输入。
13.根据权利要求9所述的系统，其中：
所述非线性DC增益调整包含以下中的至少一个：压缩PAM4中部眼、或者扩展PAM4顶部眼和底部眼中的至少一个。
14.根据权利要求9所述的系统，其中：
所述非线性DC增益调整包括对所述PAM4信号路径中的非线性的预补偿。
15.根据权利要求1所述的系统，其中：
所述PAM4信号路径包括中继器，其中所述信号路径线性化器集成在所述中继器中。
16.一种用于系统的方法，所述系统具有通过PAM4 SerDes通信链路即PAM4串行器/解串器通信链路即PAM4链路介接的发射器即TX和接收器即RX，以及PAM4信号路径，所述方法包括：
通过所述PAM4信号路径接收所述PAM4信号；
利用第一差分gm级向所述PAM4信号提供第一DC增益即第一直流增益，所述第一差分gm级被配置为提供DC增益即直流增益，以及
利用第二差分gm级提供第二DC增益，所述第二差分gm级被配置为通过增加到所述第一差分gm级的DC增益或从所述第一差分gm级的所述DC增益减去来引入所述DC增益中的限定的非线性调整。
17.根据权利要求16所述的方法，还包括：
利用来自所述第一差分gm级和所述第二差分gm级的组合DC增益生成补偿的PAM4信号，其中来自所述第一差分gm级和所述第二差分gm级的所述组合DC增益提供非线性宽带增益调整以补偿所述PAM4信号路径中的非线性。
18.根据权利要求17所述的方法，其中：
所述第一DC增益和所述第二DC增益引入非线性DC增益调整以近似PAM4信号路径非线性的反转，以补偿所述PAM4信号的信号带宽处的非线性。
19.根据权利要求17所述的方法，其中：
所述第一差分gm级和所述第二差分gm级中的至少一个被配置为使用选择性退化来增加补偿范围；以及
至少所述第二差分gm级被配置为使用选择性输入偏移来移动补偿区域。
20.根据权利要求17所述的方法，其中：
所述非线性DC增益调整包括以下中的至少一个：压缩PAM4中部眼、或者扩展PAM4顶部眼和底部眼中的至少一个。
21.根据权利要求1所述的方法，其中：
所述非线性DC增益调整包括对所述PAM4信号路径中的非线性的预补偿。
CN201910278792.1A 2018-04-09 2019-04-09 信号路径线性化器 Pending CN110362520A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862654753P 2018-04-09 2018-04-09
US62/654,753 2018-04-09
US15/960,532 US10749716B2 (en) 2018-04-09 2018-04-23 Signal path linearizer
US15/960,532 2018-04-23

Publications (1)

Publication Number Publication Date
CN110362520A true CN110362520A (zh) 2019-10-22

Family

ID=68097431

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910278792.1A Pending CN110362520A (zh) 2018-04-09 2019-04-09 信号路径线性化器

Country Status (2)

Country Link
US (1) US10749716B2 (zh)
CN (1) CN110362520A (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107657978B (zh) * 2017-11-01 2018-09-21 睿力集成电路有限公司 随机存储器
US10749716B2 (en) * 2018-04-09 2020-08-18 Texas Instruments Incorporated Signal path linearizer
WO2020063409A1 (en) * 2018-09-27 2020-04-02 Huawei Technologies Co., Ltd. Amplifier with non-linearity cancellation
US10880130B1 (en) * 2020-03-30 2020-12-29 Credo Technology Group Limited SerDes equalization for short, reflective channels
KR20220036386A (ko) 2020-09-14 2022-03-23 삼성전자주식회사 메모리 장치, 그것의 신호 레벨 캘리브레이션 방법, 및 그것을 갖는 메모리저장 시스템
JP7497316B2 (ja) 2021-03-03 2024-06-10 アンリツ株式会社 周波数特性可変差動リニアアンプ
KR20230050061A (ko) * 2021-10-07 2023-04-14 서울대학교산학협력단 메모리 전력 최적화 방법 및 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050069067A1 (en) * 2003-09-30 2005-03-31 Zerbe Jared Levan Technique for receiving differential multi-PAM signals
CN102422622A (zh) * 2009-03-02 2012-04-18 美国亚德诺半导体公司 信号映像技术
CN103618509A (zh) * 2013-11-27 2014-03-05 苏州贝克微电子有限公司 一种频率补偿差分输入放大电路
CN107251497A (zh) * 2015-02-27 2017-10-13 华为技术有限公司 一种双路径双零连续时间线性均衡器
US20170366375A1 (en) * 2016-06-16 2017-12-21 Finisar Corporation Nonlinear equalizer
CN107835054A (zh) * 2016-09-15 2018-03-23 塑料光纤科技发展有限公司 用于基于线性调制的高速光通信的跨阻放大器

Family Cites Families (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4156848A (en) * 1977-05-02 1979-05-29 Motorola, Inc. High dynamic range detector for indicating the quieting level of an FM receiver
US5017885A (en) * 1984-05-10 1991-05-21 At&T Bell Laboratories Optical amplifier with reduced nonlinearity
US5920810A (en) * 1997-05-05 1999-07-06 Motorola, Inc. Multiplier and method for mixing signals
US6711391B1 (en) * 2000-10-10 2004-03-23 Qualcomm, Incorporated Gain linearizer for variable gain amplifiers
US6466089B2 (en) * 2000-10-11 2002-10-15 Texas Instruments Incorporated Control circuit for increasing the output inpedance of a transconductor
US6570406B2 (en) * 2000-11-13 2003-05-27 Primarion, Inc. Method and circuit for pre-emphasis equalization in high speed data communications
US6924681B2 (en) * 2001-05-23 2005-08-02 Texas Instruments Incorporated Efficient pulse amplitude modulation transmit modulation
FR2833431B1 (fr) * 2001-12-06 2004-12-17 Cit Alcatel Lineariseur a predistorsion a large bande de frequences
US7505541B1 (en) * 2003-01-17 2009-03-17 Xilinx, Inc. NRZ/PAM-4/PRML triple mode phase and data detector
US7345542B2 (en) * 2005-01-10 2008-03-18 Texas Instruments Incorporated Circuit and method for avoiding circuit performance degradation caused by time-variable thermal imbalances
US7196564B2 (en) * 2005-07-22 2007-03-27 Texas Instruments Incorporated High frequency balanced phase interpolator
US7675704B2 (en) * 2006-03-09 2010-03-09 Texas Instruments Incorporated Magnetoresistive head preamplifier circuit with programmable input impedance
US7627060B2 (en) * 2006-03-21 2009-12-01 Intel Corporation Receiver and method having envelope compensation signal
US20100039174A1 (en) * 2006-10-24 2010-02-18 Linear Radio Company, Llc Rf system linearizer using controlled complex nonlinear distortion generators
US7773692B2 (en) * 2006-12-01 2010-08-10 Texas Instruments Incorporated System and methods for digitally correcting a non-linear element using a digital filter for predistortion
US7822146B2 (en) * 2006-12-01 2010-10-26 Texas Instruments Incorporated System and method for digitally correcting a non-linear element
US7729446B2 (en) * 2006-12-01 2010-06-01 Texas Instruments Incorporated System and method for digitally correcting a non-linear element using a multiply partitioned architecture for predistortion
EP1981310B1 (en) * 2007-04-11 2017-06-14 Oticon A/S Hearing instrument with linearized output stage
US8073074B2 (en) * 2007-08-22 2011-12-06 Texas Instruments Incorporated System and method for power control in a wireless transmitter
US8295396B2 (en) * 2007-08-22 2012-10-23 Texas Instruments Incorporated System and method for power control in a wireless transmitter
US7605660B1 (en) * 2007-11-12 2009-10-20 Rf Micro Devices, Inc. Linear multi-stage transimpedance amplifier
US8848824B2 (en) * 2008-03-07 2014-09-30 Andrew M. Teetzel High efficiency RF system linearizer using controlled complex nonlinear distortion generators
US7990185B2 (en) * 2008-05-12 2011-08-02 Menara Networks Analog finite impulse response filter
US7746172B1 (en) * 2008-06-26 2010-06-29 Rf Micro Devices, Inc. Linearized differential transimpedance amplifier
US7852152B2 (en) * 2008-08-28 2010-12-14 Menara Networks Nth order tunable low-pass continuous time filter for fiber optic receivers
EP2252003A1 (en) * 2009-05-12 2010-11-17 CoreOptics Inc. Phase detection method and phase detector
US8295336B2 (en) * 2010-03-16 2012-10-23 Micrel Inc. High bandwidth programmable transmission line pre-emphasis method and circuit
US8379702B2 (en) * 2010-03-16 2013-02-19 Micrel, Inc. High bandwidth programmable transmission line pre-emphasis method and circuit
US8379701B2 (en) * 2010-03-16 2013-02-19 Micrel, Inc. High bandwidth dual programmable transmission line pre-emphasis method and circuit
US8405455B2 (en) * 2010-09-27 2013-03-26 EADS North America, Inc. Amplifier and method for linearizing same
US8494038B2 (en) * 2010-12-19 2013-07-23 International Business Machines Corporation Common mode noise reduction within differential signal
US8390491B2 (en) * 2011-01-14 2013-03-05 Analog Devices, Inc. Buffer to drive reference voltage
US8711974B2 (en) * 2011-05-06 2014-04-29 The Aerospace Corporation Systems and methods for mitigating spectral regrowth from non-linear systems
TWI484739B (zh) * 2011-11-11 2015-05-11 Richtek Technology Corp 主動式功率因數校正電路及相關的控制器
EP2597483B8 (de) * 2011-11-25 2017-06-07 Safran Vectronix AG Entfernungsmesser
US20130241656A1 (en) * 2012-03-19 2013-09-19 Auriga Measurement Systems, LLC Power Amplification System Using Doherty Amplifier with Linearization Circuit and Related Techniques
US8737935B2 (en) * 2012-04-30 2014-05-27 Broadcom Corporation Multi-band up-convertor mixer
WO2013166522A1 (en) * 2012-05-04 2013-11-07 California Institute Of Technology Double-sampling receiver with dynamic offset modulation for optical and electrical signaling
US9942063B2 (en) * 2012-10-26 2018-04-10 Altera Corporation Apparatus for improved encoding and associated methods
US9385898B2 (en) * 2013-05-30 2016-07-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Pipelined programmable feed forward equalizer (FFE) for a receiver
US9210008B2 (en) * 2013-08-07 2015-12-08 Texas Instruments Incorporated SerDes communications with retiming receiver supporting link training
US9252723B2 (en) * 2013-10-22 2016-02-02 Broadcom Corporation Distributed quality factor adjustment
US9742689B1 (en) * 2013-12-27 2017-08-22 Inphi Corporation Channel negotiation for a high speed link
US9538092B2 (en) * 2014-01-17 2017-01-03 Texas Instruments Incorporated Methods and apparatus to generate wide dynamic range images
CN105993151B (zh) * 2014-02-02 2019-06-21 康杜实验室公司 低isi比低功率芯片间通信方法和装置
US9948181B2 (en) * 2014-05-23 2018-04-17 Texas Instruments Incorporated Circuits and methods to linearize conversion gain in a DC-DC converter
US9874800B2 (en) * 2014-08-28 2018-01-23 Inphi Corporation MZM linear driver for silicon photonics device characterized as two-channel wavelength combiner and locker
US9722722B2 (en) * 2014-09-19 2017-08-01 Neophotonics Corporation Dense wavelength division multiplexing and single-wavelength transmission systems
US9685992B2 (en) * 2014-10-03 2017-06-20 At&T Intellectual Property I, L.P. Circuit panel network and methods thereof
US9331651B1 (en) * 2014-12-30 2016-05-03 Motorola Solutions, Inc. Method and apparatus for automatic gain control in a current mode RF receiver
US9654223B2 (en) * 2015-04-23 2017-05-16 Fujitsu Limited Superchannel power pre-emphasis based on transmission criteria
US9768878B2 (en) * 2015-05-18 2017-09-19 Fujitsu Limited Methods and systems for superchannel power pre-emphasis
US9716933B2 (en) * 2015-05-22 2017-07-25 Invensense, Inc. Method and apparatus for improving performance of digital microelectromechanical systems microphones
US9473330B1 (en) * 2015-06-05 2016-10-18 International Business Machines Corporation Continuous time linear equalizer with a programmable negative feedback amplification loop
WO2017019978A1 (en) * 2015-07-30 2017-02-02 Circuit Seed, Llc Low noise trans-impedance amplifiers based on complementary current field-effect transistor devices
US9374217B1 (en) * 2015-09-14 2016-06-21 Inphi Corporation SerDes with high-bandwith low-latency clock and data recovery
US9473074B1 (en) * 2015-09-14 2016-10-18 Ixys Corporation Chopper stabilized amplifier with synchronous switched capacitor noise filtering
US9660730B1 (en) * 2015-10-13 2017-05-23 Inphi Corporation Enhanced digital diagnostics for optical PAM apparatus
US9780881B1 (en) * 2015-10-13 2017-10-03 Inphi Corporation Enhanced digital diagnostics for optical PAM apparatus
US9413524B1 (en) * 2015-10-20 2016-08-09 Xilinx, Inc. Dynamic gain clock data recovery in a receiver
US9584303B1 (en) * 2015-10-28 2017-02-28 Futurewei Technologies, Inc. Reference-less frequency detector with high jitter tolerance
US9843410B2 (en) * 2015-11-18 2017-12-12 Fujitsu Limited Low-noise optical phase sensitive amplifier using a semiconductor nonlinear optical device
US9602116B1 (en) * 2016-01-07 2017-03-21 Inphi Corporation Interleaved successive approximation register analog to digital converter
US10135642B2 (en) * 2016-02-29 2018-11-20 Rambus Inc. Serial link receiver with improved bandwidth and accurate eye monitor
US9847839B2 (en) * 2016-03-04 2017-12-19 Inphi Corporation PAM4 transceivers for high-speed communication
US9899973B2 (en) * 2016-03-18 2018-02-20 Inphi Corporation Split cascode circuits and related communication receiver architectures
US9806915B1 (en) * 2016-06-27 2017-10-31 Xilinx, Inc. Circuit for and method of receiving an input signal
US10200218B2 (en) * 2016-10-24 2019-02-05 Kandou Labs, S.A. Multi-stage sampler with increased gain
US9935682B1 (en) * 2016-12-22 2018-04-03 Dell Products, Lp System and method for PAM-4 transmitter bit equalization for improved channel performance
US20180191448A1 (en) * 2016-12-30 2018-07-05 Alcatel-Lucent Usa Inc. Adaptive Nonlinear Compensation In Direct Detect Optical Transmission
US9906232B1 (en) * 2017-03-10 2018-02-27 Xilinx, Inc. Resolution programmable SAR ADC
US10142089B2 (en) * 2017-03-22 2018-11-27 Oracle International Corporation Baud-rate clock data recovery with improved tracking performance
US10367666B2 (en) * 2017-03-28 2019-07-30 Xilinx, Inc. ADC based receiver
US10038575B1 (en) * 2017-08-31 2018-07-31 Stmicroelectronics S.R.L. Decision feedback equalizer with post-cursor non-linearity correction
US10749716B2 (en) * 2018-04-09 2020-08-18 Texas Instruments Incorporated Signal path linearizer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050069067A1 (en) * 2003-09-30 2005-03-31 Zerbe Jared Levan Technique for receiving differential multi-PAM signals
CN102422622A (zh) * 2009-03-02 2012-04-18 美国亚德诺半导体公司 信号映像技术
CN103618509A (zh) * 2013-11-27 2014-03-05 苏州贝克微电子有限公司 一种频率补偿差分输入放大电路
CN107251497A (zh) * 2015-02-27 2017-10-13 华为技术有限公司 一种双路径双零连续时间线性均衡器
US20170366375A1 (en) * 2016-06-16 2017-12-21 Finisar Corporation Nonlinear equalizer
CN107835054A (zh) * 2016-09-15 2018-03-23 塑料光纤科技发展有限公司 用于基于线性调制的高速光通信的跨阻放大器

Also Published As

Publication number Publication date
US20190312759A1 (en) 2019-10-10
US10749716B2 (en) 2020-08-18

Similar Documents

Publication Publication Date Title
CN110362520A (zh) 信号路径线性化器
US7839212B2 (en) Method and apparatus for a high bandwidth amplifier with wide band peaking
US10313165B2 (en) Finite impulse response analog receive filter with amplifier-based delay chain
CN103026624B (zh) 具有宽共模输入范围的差分比较器电路
US20150312064A1 (en) Continuous-time linear equalizer for high-speed receiving unit
US20080192816A1 (en) Non-linear analog decision feedback equalizer
US20160254932A1 (en) Transmitter Apparatus and Method
CN107112964B (zh) 具有可变增益的线性均衡器
CN111464203B (zh) 高速全双工收发器
CN101110581B (zh) 减少码元间干扰和补偿信号增益损失的接收机及其方法
EP3979579B1 (en) Low power receiver with equalization circuit, communication unit and method therefor
JP2008048254A (ja) レベル変換回路及び半導体装置
US20120187980A1 (en) Transmitter circuit
US10256854B1 (en) Synthesizer—power amplifier interface in a wireless circuit
US11632082B2 (en) Semiconductor integrated circuit and receiver
CN103379063A (zh) 线性均衡器
US20240113923A1 (en) Method and apparatus for low latency charge coupled decision feedback equalization
CN101138177B (zh) 在发射方形成传输信号的方法和装置
EP3439176B1 (en) Driver circuit and optical transmitter
US11936353B2 (en) Direct-switching h-bridge current-mode drivers
Upadhyaya et al. A 16 Gbps 10: 1 serializer with active inductor based CTLE for high frequency boosting
US20050286641A1 (en) Finite impulse response de-emphasis with inductive shunt peaking for near-end and far-end signal integrity
US8674866B2 (en) Interleaved return-to-zero, high performance digital-to-analog converter
Yamazaki et al. Low noise non-linear equalization using neural networks and belief propagation
US20120188031A1 (en) Programmable high-frequency high-gain equalizer for digital display interfaces

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination