CN110349931A - 封装结构、电子装置及封装方法 - Google Patents

封装结构、电子装置及封装方法 Download PDF

Info

Publication number
CN110349931A
CN110349931A CN201810307078.6A CN201810307078A CN110349931A CN 110349931 A CN110349931 A CN 110349931A CN 201810307078 A CN201810307078 A CN 201810307078A CN 110349931 A CN110349931 A CN 110349931A
Authority
CN
China
Prior art keywords
substrate
lug boss
bond regions
encapsulating structure
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810307078.6A
Other languages
English (en)
Other versions
CN110349931B (zh
Inventor
常明
林来存
刘亮胜
曲恒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201810307078.6A priority Critical patent/CN110349931B/zh
Priority to PCT/CN2019/078509 priority patent/WO2019196598A1/zh
Publication of CN110349931A publication Critical patent/CN110349931A/zh
Application granted granted Critical
Publication of CN110349931B publication Critical patent/CN110349931B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Combinations Of Printed Boards (AREA)
  • Details Of Aerials (AREA)

Abstract

本发明提供一种封装结构，包括第一基板、第二基板及芯片，所述第二基板被安装在所述第一基板的上表面上，所述芯片被安装在所述第一基板，所述第一基板的上表面上设有间隔的凸起部，所述第二基板的下表面设置有间隔的凸起部，所述第一基板上的凸起部和所述第二基板上的凸起部彼此相对并在所述第一基板和所述第二基板之间围绕出粘结区以及用于收容天线辐射体的天线区，所述第二基板上设置有通孔，通孔与粘结区相通，通孔和粘结区中的粘结胶体自所述粘结区满溢至所述通孔中并凝结构成了铆钉结构。所述通孔避免封装时所述粘结胶体满溢污染天线区，保证所述封装结构的天线性能，进而提高所述封装结构的可靠性。本发明还提供一种电子装置及封装方法。

Description

封装结构、电子装置及封装方法
技术领域
本发明涉及通信技术领域，尤其涉及一种封装结构、电子装置及封装方法。
背景技术
随着5G等高速率通信时代的来临，毫米波通信逐步成为主流，毫米波天线的设计和应用需求也越来越旺盛。由于毫米波频段传输路径长短对信号幅度损耗影响非常大，传统天线的架构模式已经慢慢无法满足高性能需求。封装天线集成(Antenna in Package，AiP)架构由于天线馈线路径极短，使得无线系统的等效全向辐射功率(EquivalentIsotropic Radiated Power，EIRP)值可以最大化，有利于更宽范围的覆盖，因此AiP技术逐步成为5G和毫米波高速通信系统的主流天线技术，具备广阔的应用空间和市场空间前景。而如何解决AiP的可靠性问题是业界所研究的重点。
发明内容
本申请实施例所要解决的技术问题在于提供一种提高可靠性的封装结构及其封装方法。
为了实现上述目的，本申请实施方式采用如下技术方案：
第一方面，本申请实施例提供了一种封装结构，包括第一基板、第二基板及芯片，所述第二基板被安装在所述第一基板的上表面上，所述芯片被安装在所述第一基板上，所述第一基板的上表面上设有间隔的凸起部，所述第二基板的下表面设置有间隔的凸起部，所述第一基板上的凸起部和所述第二基板上的凸起部彼此相对并在所述第一基板和所述第二基板之间围绕出粘结区以及用于收容天线辐射体的天线区，所述第二基板上设置有贯穿所述第二基板的上下表面的通孔，所述通孔与所述粘结区相通，所述通孔和所述粘结区中注有粘结胶体，所述粘结胶体自所述粘结区满溢至所述通孔中，所述粘结胶体在所述粘结区和所述通孔中凝结构成了铆钉结构。
本实施方式中，所述第二基板包括至少一个贯穿所述第二基板上下表面的通孔，所述通孔与所述粘结区相连通，在将所述第一基板与所述第二基板粘接时，利用所述第二基板压接所述第一基板的压力，以及第一基板的凸起部及第二基板的凸起部的阻挡作用，多余的粘结胶体(粘性材料)满溢至所述通孔内，粘结胶体在所述粘结区及所述通孔凝结构成了一个能够很好地将所述第一基板与所述第二基板牢固连接的铆钉结构，换句话说，所述铆钉结构加强所述第一基板与所述第二基板之间的连接强度，从而提高了所述封装结构的可靠性。
另外，所述第一基板的凸起部，能够有效控制在对所述第一基板的焊接点点胶时的用量，有效提高封装结构的封装效率。
在一实施方式中，所述第二基板的上表面也设有天线辐射体，所述第二基板的上表面的天线辐射体与所述天线区中的天线辐射体相对应。
在一实施方式中，所述通孔的侧壁包括凹凸不平的微结构，所述微结构能够增大所述通孔的侧壁与所述粘结胶体的接触面，进而能够提高所述粘结胶体与所述通孔的侧壁结合的可靠性。
在一实施方式中，所述第一基板的凸起部与对应的所述第二基板的凸起部无缝隙贴合于一起。
本实施方式中，所述第一基板的凸起部与对应的所述第二基板的凸起部起到支撑第一基板及第二基板的作用的同时，能够有效保持所述第一基板与所述第二基板的间距，确保所述第一基板上的天线辐射体与所述第二基板之间缝隙的稳定性，从而确保天线性能。
在一实施方式中，所述天线辐射体与所述第二基板之间缝隙的宽度位于0～100um之间，所述封装结构用于实现40G以上的频带毫米波，例如40G～70G范围的频带毫米波。
在一实施方式中，所述封装结构还包括邻近所述封装结构边缘设置的外围区域，所述第一基板位于所述外围区域的凸起部的截面宽度小于所述第二基板位于所述外围区域的凸起部的截面宽度，使得在所述外围区域的粘结胶体与所述第一基板的粘接界面变大，增强了所述第一基板与所述第二基板之间的连接强度以及密封性，进而提高了所述封装结构的可靠性。
在一实施方式中，所述第一基板包括第一板体及保护层，所述保护层设于所述第一板体的下表面上，所述凸起部设于所述第一板体的上表面，所述芯片与所述保护层相邻设置，所述保护层用于保护所述第一板体内的线路。
在一实施方式中，所述封装结构还包括球栅阵列，所述球栅阵列安装于所述第一基板的下表面，所述球栅阵列与所述芯片相邻设置。封装结构的天线接收到的信息处理后，再通过所述球栅阵列球发送到电子装置的主板，实现信号的传输。
在一实施方式中，所述粘结胶体包括铜膏、锡膏、银胶、低流动性粘性树脂胶水中的至少一种。
在一实施方式中，所述芯片包括射频芯片、数字芯片、滤波器芯片、电源芯片中的至少一种。
第二方面，本申请实施方式还提供了一种电子装置，包括主板和如上所述的封装结构，所述主板与所述封装结构之间具有信号传输。
第三方面，本申请实施方式还提供一种封装方法，其包括以下步骤：
在第一基板的凸起部围绕出的第一粘结区注入粘结胶体；
将第二基板压接于所述第一基板上，所述第一基板上的凸起部和所述第二基板上的凸起部彼此相对并在所述第一基板和所述第二基板之间围绕出粘结区以及用于收容天线辐射体的天线区，所述第一粘结区对应所述粘结区，所述粘结胶体自所述粘结区满溢至所述第二基板的通孔，所述粘结胶体在所述粘结区和所述通孔中凝结构成了铆钉结构。
在一实施方式中，所述“将所述第二基板压接于所述第一基板上”的步骤后，所述封装方法还包括步骤：将芯片安装于所述第一基板的下表面。
在一实施方式中，所述“将芯片安装于所述第一基板的下表面”的步骤后，所述封装方法还包括步骤：将球栅阵列植球于所述第一基板的下表面，所述球栅阵列与所述芯片相邻设置。封装结构的天线接收到的信息，经处理后再通过所述球栅阵列球发送到电子装置的主板，实现信号的传输。
在一实施方式中，所述“将第二基板压接于所述第一基板上”的步骤中，通过上片设备真空吸附所述第二基板并将所述第二基板压接于所述第一基板。
本实施方式中，由于所述上片设备采用真空吸附所述第二基板，使得在将所述第二基板压接于所述第一基板的过程中，因真空的作用，几乎无粘结胶体进入第一基板的凸起部与对应的第二基板的凸起部之间，因此，有利于稳定天线辐射体与所述第二基板之间的缝隙的宽度，确保天线性能。
附图说明
图1为本发明实施方式提供的封装结构的剖面示意图。
图2为本发明实施方式提供的第一基板的剖面示意图。
图3为本发明实施方式提供的第二基板的剖面示意图。
图4为本发明一实施方式提供的通孔剖面示意图。
图5为本发明实施方式提供的封装方法的流程示意图。
图6为第一基板的第一粘结区注入粘结胶体的剖面示意图。
图7为第二基板压接于第一基板上的剖面示意图。
图8为芯片安装于第一基板的剖面示意图。
具体实施方式
请参阅图1，本申请实施例提供了一种封装结构100，包括第一基板10、第二基板30及芯片50。所述第一基板10包括相对设置的上表面101及下表面102，所述第二基板30被安装在所述第一基板10的上表面101上，所述芯片50被固定在所述下表面102上。所述第二基板30包括相对设置的上表面103及下表面104，第二基板30的下表面104朝向所述第一基板10设置。可以理解，芯片50不限定固定在所述第一基板10的下表面102上，其可以通过于第一基板10挖设收容槽/孔，将芯片50固定于所述收容槽/孔，在此不作限定。
所述第一基板10的上表面101设有间隔的凸起部15，所述第二基板30的下表面104设有间隔的凸起部35，所述第一基板10上的凸起部15和所述第二基板30上的凸起部15彼此相对并在所述第一基板10和所述第二基板30之间围绕出粘结区107以及用于收容天线辐射体17的天线区108。
所述第二基板30还包括至少一个贯穿所述第二基板30的上表面103与下表面104的通孔31，每个通孔31与一个粘结区107相通，所述通孔31和所述粘结区107中注有粘结胶体60，所述粘结胶体60自所述粘结区107满溢至所述通孔31中，所述粘结胶体60在所述粘结区107和所述通孔31中凝结构成了铆钉结构。
由于每个通孔31与一个粘结区107相通设置，在将所述第一基板10与所述第二基板20粘接时，利用所述第二基板30压接所述第一基板10的压力，以及凸起部15和凸起部35的阻挡作用，多余的粘结胶体60(粘性材料)被挤入通孔31内从而凝结形成所述铆钉结构，所述铆钉结构加强了所述第一基板10与所述第二基板30之间的连接强度，提高了所述封装结构100的可靠性。
在一具体实施例中，请结合参阅图2，第一基板10为多层结构，实际可以根据布线和性能需要进行调整，而不限于图1-2所示的叠层结构。进一步地，第一基板10上的凸起部15围绕出第一粘结区11及第一天线区12。
所述至少一个天线辐射体17贴设于所述第一基板10的上表面101，每个天线辐射体17设于一个第一天线区12。第一基板10设有线路。天线辐射体17与芯片50通过第一基板10内的线路馈接。
进一步地，所述第一基板10的上表面101为焊接面。具体可以采用非防焊层界定垫(NON-SOLDER MASK DEFINE PAD，NSMD)、防焊层界定垫(SOLDER MASK DEFINE PAD，SMD)、无铜垫中的至少一种，例如，在一个第一粘结区11采用NSMD，一个第一粘结区11采用SMD，一个第一粘结区11采用无铜垫。
请结合参阅图3，第二基板30的凸起部35围绕出至少一个第二粘结区32及至少一个第二天线区34。每个第二粘结区32对应一个第一粘结区11。每个第二天线区34对应一个第一天线区12。每个凸起部35与一个凸起部15相对设置并贴合于一起。凸起部35能够有效避免封装时所述第二粘结区32内的粘结胶体60溢出所述第二粘结区32进入第二天线区34，而对第二天线区34造成污染。
本实施方式中，凸起部15及凸起部35由液态光致阻焊剂制成，所述液态光致阻焊剂是一种丙烯酸低聚物，亦称为绿油/绿漆。将液态光致阻焊剂涂覆于第一基板10的上表面101，通过光刻蚀工艺在第一基板10上形成多个凸起部15；将液态光致阻焊剂涂覆于第二基板30的下表面104，通过光刻蚀工艺在第二基板30上形成多个凸起部35。
粘结区107与天线区108交替设置，可以理解，不限定粘结区107与天线区108交替设置，粘结区107与天线区108两者的数量及排布方式依据实际需要进行设置。
通过凸起部15、对应的凸起部35、第一板体13及第二板体33围成一个收容天线辐射体17的天线腔体，所述天线腔体的空腔即天线区107所在区域。通过凸起部15、凸起部35、第一板体13及第二板体33围成一个容纳粘结胶体60的粘结腔体，所述粘结腔体的空腔即为粘结区108所在区域。
在第一基板10的上表面101形成堤坝状的凸起部15，以及在第二基板30的下表面104形成堤坝状的凸起部35，有利于控制粘结胶体60的用量，避免粘结胶体60因用量过大进入第一天线区12及第二天线区34造成污染。另外，每个凸起部35对应一个凸起部15设置，有利于封装所述第一基板10与所述第二基板30时对位，进而提高封装效率。
所述天线辐射体17与所述第二基板30之间形成缝隙170。所述缝隙170的宽度d在0～100μm之间，所述封装结构100用于实现40G以上的频带毫米波，例如40G～70G范围的频带毫米波。天线辐射体37设于第二基板30的上表面103上。每个天线辐射体37对应一个天线区108的天线辐射体17设置。本实施方式中，通过一上片设备采用真空吸附所述第二基板30，后将所述第二基板30压接于第一基板10上。在将第二基板30压接于第一基板10上的过程中，若某一粘合区107的点胶量过多时，由于挤压的作用以及真空的作用，所述粘结胶体60自所述粘结区107满溢至通孔31，仅有微量，或者无粘结胶体60进入凸起部15与凸起部35之间。可以理解，在一实施方式中，所述第一基板10的凸起部15与第二基板30的凸起部35之间无缝隙贴合于一起。利用凸起部151、凸起部35的厚度起到支撑第一基板10及第二基板30的作用的同时，凸起部151、凸起部35具备稳定缝隙170作用，确保了封装结构100的天线性能。
进一步地，天线辐射体17与天线辐射体37均为金属层，天线辐射体17与天线辐射体37用于辐射电磁波信号。
进一步地，所述封装结构100还包括邻近所述封装结构100边缘设置的外围区域105，位于所述外围区域105的凸起部15的截面宽度小于位于所述外围区域105的凸起部35的截面宽度，使得在所述外围区域105的粘结胶体60与第一基板10的粘接界面增大，增强了所述第一基板10与所述第二基板30的之间连接强度以及密封性，进而提高了所述封装结构100的可靠性。
本实施方式中，所述芯片50为射频芯片，所述天线辐射体17与所述芯片50之间通信连接。具体而言，所述封装结构100为集成天线封装结构100(AiP，Antenna in Package)。所述芯片50还可以为数字芯片、滤波器芯片、电源芯片等。芯片50与第一基板10的连接方式，可以通过倒装焊接方式连接。一种实施方式中，芯片50的数量可以为两个、三个或多个。封装结构100还可以包括无源器件(例如电阻、电容、电感等)、控制芯片等。控制芯片与射频芯片电连接，用于处理射频芯片所传送的信号。无源器件用于为射频芯片提供滤波或降噪等。
所述粘结胶体60包括铜膏、锡膏、银胶、低流动性粘性树脂胶水中的至少一种。可以理解，可以根据第一基板10设在第一粘结区11的结构/材质选择适用的粘结胶体60，进而加强所述粘结胶体60与第一基板10的连接强度。例如，本实施方式中，采用NSMD及SMD设计的第一粘结区11，由于设有铜垫，所述粘结胶体60选用锡膏，而铜膏、银胶亦比较适用于设有铜垫的第一粘结区11；对于无铜垫的第一粘结区11，可以选用树脂胶水，铜膏、银胶中的至少一种。
封装结构100还包括球栅阵列(Ball Grid Array，BGA)70，所述球栅阵列70植球于第一基板10的下表面102，所述球栅阵列70与芯片50相邻设置。所述球栅阵列70用于将天线接收到的信息传送到设备/装置的主板。
进一步地，所述第一基板10包括第一板体13及保护层19。所述第一板体13设有线路。所述保护层19设于所述第一板体13的下表面上，用于保护第一基板10内的线路。所述凸起部15设于所述第一板体13的上表面，所述芯片50、所述球栅阵列70与所述保护层19相邻设置。
进一步地，第一板体13包括覆铜板(Copper Clad Laminate，CCL)及半固化片(Prepreg，PPG)。本实施方式中，所述覆铜板的数量为四个，所述半固化片的数量为一个，所述半固化片的两侧分别设有两个覆铜板。所述覆铜板及所述半固化片内设有线路。第二基板30由覆铜板制成。当然，第一板体13可以为其他叠层结构，在此不作限定。
在一实施方式中，请参阅图4，所述通孔31的侧壁包括凹凸不平的微结构311，能够增大所述通孔31的侧壁与所述粘结胶体60的接触面，进而能够提高所述粘结胶体60与所述通孔31的侧壁结合的可靠性。
本申请实施方式还提供了一种电子装置，包括主板(图未示)及如上所述的封装结构100。所述主板与所述封装结构100之间具有信号传输。
本申请实施方式还提供一种封装方法，请参阅图5，其包括以下步骤：
步骤401，请参阅图6，在第一基板10的凸起部15围绕出的第一粘结区11注入粘结胶体60。
可以通过点胶设备(图未示)在第一基板10的第一粘结区11进行点胶，或者采用钢网印刷工艺在第一粘结区11涂胶。
步骤402，请参阅图7，将第二基板30压接于所述第一基板10上，所述第一基板10上的凸起部15和所述第二基板30上的凸起部35彼此相对并在所述第一基板10和所述第二基板30之间围绕出粘结区107以及用于收容天线辐射体17的天线区108，所述第一粘结区11对应所述粘结区107，所述粘结胶体60自所述粘结区107满溢至所述第二基板30的通孔31，所述粘结胶体60在所述粘结区107和所述通孔31中凝结构成了铆钉结构。本实施方式中，所述上片设备为一真空吸附设备，所述上片设备利用真空吸附所述第二基板30。
由于所述第二基板30压接所述第一基板10的压力作用，以及凸起部15与凸起部35的阻挡作用，粘结胶体60挤入通孔31形成铆钉结构，所述铆钉结构能够将第一基板10与第二基板30牢固连接于一起，进而加强了第一基板10与第二基板30的连接强度。此外，由于所述上片设备采用真空吸附所述第二基板30，使得在将所述第二基板30压接于所述第一基板10的过程中，因真空向上吸附第二基板30的作用，仅有微量，或者无粘结胶体60进入凸起部15与凸起部35之间，因此，有利于稳定天线辐射体17与所述第二基板37之间的缝隙170的作用，确保天线性能。
步骤403，请参阅图8，将芯片50固定于所述第一基板10。
本实施方式中，采用常规覆晶工艺贴芯片50于第一基板10的下表面102。芯片50与所述第一基板10内的线路馈接。
步骤404，请再次参阅图1，将球栅阵列70植球于所述第一基板10的下表面102，所述球栅阵列70与所述芯片50相邻设置。球栅阵列70与第一基板10的线路连接。
本申请实施方式提供的封装结构、电子装置及封装方法，由于第二基板30对应第一粘结区11设有通孔31，使得在封装时所述粘结区107内的粘结胶体60因挤压进入所述通孔31，进而形成连接所述第一基板10与所述第二基板30的铆钉结构，避免粘结胶体60进入天线区108的同时，亦加强了所述第一基板10与所述第二基板30之间的连接强度。进一步地，凸起部15与凸起部35，能够有效控制粘结胶体60的用量，进一步避免粘结胶体60进入天线区108。更甚者，利用凸起部15与凸起部35的厚度起到支撑第一基板10及第二基板30的作用的同时，能够有效保持所述第一基板10与所述第二基板30的间距，确保所述天线辐射体17与所述第二基板30之间缝隙170的稳定性，确保封装结构100的天线性能。
第一基板10、第二基板30之间的缝隙170的高度稳定，即使经过多次高温热循环，仍然能够保持较好的稳定性。第二基板30的通孔31有效吸收多余的溢胶，有效解决了溢胶污染天线区和粘性物质厚度控制困难的工艺问题。同时溢胶与焊接面的胶一起形成铆钉结构，起到很好的焊接第一基板10、第二基板30的作用。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (11)

1.一种封装结构，其特征在于，包括第一基板、第二基板及芯片，所述第二基板被安装在所述第一基板的上表面上，所述芯片被安装在所述第一基板上，
所述第一基板的上表面上设有间隔的凸起部，所述第二基板的下表面设置有间隔的凸起部，所述第一基板上的凸起部和所述第二基板上的凸起部彼此相对并在所述第一基板和所述第二基板之间围绕出粘结区以及用于收容天线辐射体的天线区，
所述第二基板上设置有贯穿所述第二基板的上下表面的通孔，所述通孔与所述粘结区相通，所述通孔和所述粘结区中注有粘结胶体，所述粘结胶体自所述粘结区满溢至所述通孔中，所述粘结胶体在所述粘结区和所述通孔中凝结构成了铆钉结构。
2.如权利要求1所述的封装结构，其特征在于，所述第二基板的上表面也设有天线辐射体，所述第二基板的上表面的天线辐射体与所述天线区中的天线辐射体相对应。
3.根据权利要求1所述的封装结构，其特征在于，所述通孔的侧壁包括凹凸不平的微结构。
4.根据权利要求1所述的封装结构，其特征在于，所述第一基板的凸起部与对应的所述第二基板的凸起部无缝隙贴合于一起。
5.根据权利要求1所述的封装结构，其特征在于，所述天线区中的天线辐射体与所述第二基板之间缝隙的宽度位于0～100um之间。
6.根据权利要求1所述的封装结构，其特征在于，所述封装结构还包括邻近所述封装结构边缘设置的外围区域，所述第一基板位于所述外围区域的凸起部的截面宽度小于所述第二基板位于所述外围区域的凸起部的截面宽度。
7.根据权利要求1所述的封装结构，其特征在于，所述第一基板包括第一板体及保护层，所述保护层设于所述第一板体的下表面上，所述凸起部设于所述第一板体的上表面，所述芯片与所述保护层相邻设置。
8.根据权利要求1-7项任意一项所述的封装结构，其特征在于，所述封装结构还包括球栅阵列，所述球栅阵列安装于所述第一基板的下表面，所述球栅阵列与所述芯片相邻设置。
9.一种电子装置，其特征在于，所述电子装置包括主板和根据权利要求1-8任意一项所述的封装结构，所述主板与所述封装结构之间具有信号传输。
10.一种封装方法，其特征在于，所述封装方法包括以下步骤：
在第一基板的凸起部围绕出的第一粘结区注入粘结胶体；
将第二基板压接于所述第一基板上，所述第一基板上的凸起部和所述第二基板上的凸起部彼此相对并在所述第一基板和所述第二基板之间围绕出粘结区以及用于收容天线辐射体的天线区，所述第一粘结区对应所述粘结区，所述粘结胶体自所述粘结区满溢至所述第二基板的通孔，所述粘结胶体在所述粘结区和所述通孔中凝结构成了铆钉结构。
11.根据权利要求10所述的封装方法，其特征在于，所述“将第二基板压接于所述第一基板上”的步骤中，通过上片设备真空吸附所述第二基板并将所述第二基板压接于所述第一基板上。
CN201810307078.6A 2018-04-08 2018-04-08 封装结构、电子装置及封装方法 Active CN110349931B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810307078.6A CN110349931B (zh) 2018-04-08 2018-04-08 封装结构、电子装置及封装方法
PCT/CN2019/078509 WO2019196598A1 (zh) 2018-04-08 2019-03-18 封装结构、电子装置及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810307078.6A CN110349931B (zh) 2018-04-08 2018-04-08 封装结构、电子装置及封装方法

Publications (2)

Publication Number Publication Date
CN110349931A true CN110349931A (zh) 2019-10-18
CN110349931B CN110349931B (zh) 2021-04-09

Family

ID=68163931

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810307078.6A Active CN110349931B (zh) 2018-04-08 2018-04-08 封装结构、电子装置及封装方法

Country Status (2)

Country Link
CN (1) CN110349931B (zh)
WO (1) WO2019196598A1 (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088293A (ja) * 1994-06-16 1996-01-12 Casio Comput Co Ltd 電子部品の接続構造およびその接続方法
US20030011063A1 (en) * 2001-07-16 2003-01-16 Shigeru Yamada Surface mount type semiconductor package and manufacturing method therefor
CN1532921A (zh) * 2003-03-26 2004-09-29 矽品精密工业股份有限公司 具有散热片的半导体封装件
JP2004288826A (ja) * 2003-03-20 2004-10-14 Murata Mfg Co Ltd パッケージ素子
WO2005022630A1 (en) * 2003-08-25 2005-03-10 Xilinx, Inc. Lid and method of employing a lid in an integrated circuit
CN102007519A (zh) * 2008-04-14 2011-04-06 国际商业机器公司 在环形腔和/或偏置腔中具有集成的孔径耦合贴片天线的射频(rf)集成电路(ic)封装体
CN102197475A (zh) * 2009-03-12 2011-09-21 爱信艾达株式会社 半导体模块
US20160172287A1 (en) * 2014-12-10 2016-06-16 Shinko Electric Industries Co., Ltd. Wiring board and semiconductor device
US20170125895A1 (en) * 2014-08-13 2017-05-04 International Business Machines Corporation Wireless communications package with integrated antennas and air cavity

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5277755B2 (ja) * 2008-07-01 2013-08-28 オムロン株式会社 電子部品

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088293A (ja) * 1994-06-16 1996-01-12 Casio Comput Co Ltd 電子部品の接続構造およびその接続方法
US20030011063A1 (en) * 2001-07-16 2003-01-16 Shigeru Yamada Surface mount type semiconductor package and manufacturing method therefor
JP2004288826A (ja) * 2003-03-20 2004-10-14 Murata Mfg Co Ltd パッケージ素子
CN1532921A (zh) * 2003-03-26 2004-09-29 矽品精密工业股份有限公司 具有散热片的半导体封装件
WO2005022630A1 (en) * 2003-08-25 2005-03-10 Xilinx, Inc. Lid and method of employing a lid in an integrated circuit
CN102007519A (zh) * 2008-04-14 2011-04-06 国际商业机器公司 在环形腔和/或偏置腔中具有集成的孔径耦合贴片天线的射频(rf)集成电路(ic)封装体
CN102197475A (zh) * 2009-03-12 2011-09-21 爱信艾达株式会社 半导体模块
US20170125895A1 (en) * 2014-08-13 2017-05-04 International Business Machines Corporation Wireless communications package with integrated antennas and air cavity
US20160172287A1 (en) * 2014-12-10 2016-06-16 Shinko Electric Industries Co., Ltd. Wiring board and semiconductor device

Also Published As

Publication number Publication date
CN110349931B (zh) 2021-04-09
WO2019196598A1 (zh) 2019-10-17

Similar Documents

Publication Publication Date Title
TWI529878B (zh) 集成電路封裝件及其裝配方法
JP5573645B2 (ja) 半導体装置及び半導体装置の製造方法
EP2248165B1 (en) Process of grounding heat spreader/stiffener to a flip chip package using solder and film adhesive
JP5799541B2 (ja) 半導体装置及びその製造方法
CN103943610B (zh) 一种电子元件封装结构及电子设备
JP2001525988A (ja) ボール・グリッド・アレイ半導体パッケージ及びその製造方法
KR20010091916A (ko) 반도체 장치 및 그 제조방법
US11637381B2 (en) Antenna in package structure and manufacturing method therefor
US11121095B2 (en) Semiconductor device having electromagnetic wave absorbing layer with heat dissipating vias
US11195800B2 (en) Electronic device module and method of manufacturing the same
CN104425464A (zh) 半导体装置
JP2013131711A (ja) 電子部品
TWI402015B (zh) Integration of surface mount components of the packaging structure
CN110349931A (zh) 封装结构、电子装置及封装方法
CN210575914U (zh) 一种分拣倒装芯片的封盖双层散热封装结构
CN110676231A (zh) 一种fcbga封装结构及其制作方法
CN207638966U (zh) 一种高性能封装基板结构
WO2012053321A1 (ja) 高周波モジュール及びその製造方法
CN110401005A (zh) 封装天线及其制备方法、和移动通信终端
CN107749748B (zh) 一种声表面波滤波芯片封装结构
KR20020007683A (ko) 반도체패키지 및 그 제조 방법
JP4117480B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
CN110767617A (zh) 一种分拣倒装芯片的封盖平衡性填充封装结构及工艺
CN114156247A (zh) 一种pop封装结构及其构造方法
CN114188312A (zh) 封装屏蔽结构和屏蔽结构制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant