CN110349911B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN110349911B
CN110349911B CN201910174053.8A CN201910174053A CN110349911B CN 110349911 B CN110349911 B CN 110349911B CN 201910174053 A CN201910174053 A CN 201910174053A CN 110349911 B CN110349911 B CN 110349911B
Authority
CN
China
Prior art keywords
filler
forming
pattern
interlayer insulating
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910174053.8A
Other languages
English (en)
Other versions
CN110349911A (zh
Inventor
朴桭胡
孙世一
晋慧准
河允源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110349911A publication Critical patent/CN110349911A/zh
Application granted granted Critical
Publication of CN110349911B publication Critical patent/CN110349911B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种半导体器件及其制造方法。蚀刻停止层形成在下布线上。层间绝缘膜覆盖下布线和蚀刻停止层。在层间绝缘膜中，通路暴露蚀刻停止层的上表面。第一填充物形成在通路中。第一填充物被蚀刻成第一填充物图案。第二填充物形成在第一填充物图案上并被蚀刻成第二填充物图案。沟槽通过蚀刻层间绝缘膜被形成。第一填充物图案和第二填充物图案在形成沟槽期间被蚀刻，以形成剩余填充物图案。剩余填充物图案和蚀刻停止层被去除，并且布线结构被形成为电连接到下布线。通路包括下部和上部，沟槽包括通路的上部。

Description

半导体器件及其制造方法
技术领域
本公开涉及半导体器件及其制造方法。
背景技术
一些现代半导体器件使用铜互连。由于铜是比铝更好的电导体，因此使用铜的半导体可以更为有效，并且其使用所产生的不需要的热更少。然而，通常铜不像铝那样能通过光刻被蚀刻成期望的图案，因此可以使用称为双镶嵌的工艺来制造铜互连。根据该工艺，可以在半导体内蚀刻沟槽。然后铜被过量填充在沟槽中，然后半导体可以被平坦化以去除抬高超出沟槽的铜。在半导体双镶嵌工艺中，用于形成沟槽的蚀刻工艺会导致对下布线的损坏。为了防止这种情况，填充物形成在通路内。然而，如果填充物不够厚，则尽管存在填充物，但下布线仍会被损坏。
然而，由于半导体加工设备的限制，难以通过单一工艺获得足够厚的填充物。
发明内容
一种制造半导体器件的方法包括形成下布线。蚀刻停止层形成在下布线上。层间绝缘膜被形成为覆盖下布线和蚀刻停止层。通路形成在层间绝缘膜中。通路暴露蚀刻停止层的上表面。第一填充物形成在通路中。第一填充物被蚀刻以形成第一填充物图案。第二填充物形成在通路内的第一填充物图案上。第二填充物被蚀刻以形成第二填充物图案。层间绝缘膜被蚀刻以形成沟槽。第一填充物图案和第二填充物图案在形成沟槽期间被蚀刻，以形成剩余填充物图案。剩余填充物图案和蚀刻停止层的在所述剩余填充物图案下方的部分被去除。布线结构形成在通路和沟槽内。布线结构电连接到下布线。通路包括下部和设置在下部上的上部。沟槽包括通路的上部。
一种制造半导体器件的方法包括形成下布线。层间绝缘膜被形成为覆盖下布线。设置在下布线上的层间绝缘膜被蚀刻以形成通路。通路被填充以形成填充物图案。层间绝缘膜被蚀刻以形成连接到通路的沟槽。当形成沟槽时，填充物图案的一部分被蚀刻。填充物图案被去除。布线结构形成在通路和沟槽内。布线结构电连接到下布线。通路的侧壁包括接触沟槽的底表面的受损区和设置在受损区之下的未受损区。受损区的碳含量低于未受损区的碳含量。
一种制造半导体器件的方法包括在层间绝缘膜内在不同深度处形成第一下布线和第二下布线。层间绝缘膜被蚀刻以分别在第一下布线和第二下布线上形成第一通路和第二通路。第一填充物图案和第二填充物图案分别被形成为填充第一通路和第二通路。层间绝缘膜被蚀刻以在第一通路上形成连接到的第一通路的第一沟槽，并且在第二通路上形成连接到第二通路的第二沟槽。第一布线结构被形成为填充第一通路和第一沟槽。第二布线结构被形成为填充第二通路和第二沟槽。形成第一填充物图案包括形成第一填充物n次以及回蚀刻第一填充物n次。形成第二填充物图案包括形成第二填充物n次以及回蚀刻第二填充物n次。这里，n是2或更大的自然数。
附图说明
对本公开及其许多附带方面的更完整的理解将随着其通过参照以下结合附图的详细描述变得更好理解而更容易地获得，附图中：
图1是示出根据本公开的示例性实施方式的半导体器件的剖视图；
图2是示出根据本公开的示例性实施方式的半导体器件的剖视图；
图3是示出根据本公开的示例性实施方式的半导体器件的剖视图；
图4是示出根据本公开的示例性实施方式的半导体器件的剖视图；
图5至19是示出根据本公开的示例性实施方式的制造半导体器件的方法的中间步骤的视图；以及
图20至25是示出根据本公开的示例性实施方式的制造半导体器件的方法的中间步骤的剖视图。
具体实施方式
在描述本公开的在附图中示出的示例性实施方式时，为了清楚起见采用了特定术语。然而，本公开不旨在限于如此选择的特定术语，并且将理解，每个特定元件包括以类似方式操作的所有技术等同物。
现在将参照图1描述根据本公开的示例性实施方式的半导体器件。
图1是示出根据本公开的示例性实施方式的半导体器件的剖视图。
参照图1，半导体器件可以包括下层间绝缘膜100、第一下沟槽110、第一下阻挡图案120、第一下布线图案130、第一蚀刻停止层140、上层间绝缘膜150、第一通路160、沟槽Tr、第一布线结构500P、第一受损区300和未受损区400。
下层间绝缘膜100可以包括第一下沟槽110。下层间绝缘膜100可以是用于使形成在第一下沟槽110中的第一下布线图案130与其它元件绝缘的结构。
此外，其它元件可以形成在下层间绝缘膜100下方。这些元件可以是电连接到第一下布线图案130的半导体元件。例如，半导体元件可以包括晶体管。
下层间绝缘膜100可以包括硅氧化物、硅氮化物、硅氮氧化物和/或低介电常数材料。当下层间绝缘膜100包括低介电常数材料时，能减少第一下布线图案130与其它元件之间的耦合现象。
低介电常数材料可以是例如具有中等高的碳和氢含量的硅氧化物，或者可以是诸如SiCOH的材料。因为碳包含在绝缘材料中，所以绝缘材料的介电常数被降低。为了进一步降低绝缘材料的介电常数，绝缘材料可以包括诸如填充有气体或空气的腔的孔。
此外，低介电常数材料可以包括但不限于包括氟化原硅酸四乙酯(FTEOS)、氢倍半硅氧烷(HSQ)、双苯并环丁烯(BCB)、四甲基原硅酸盐(TMOS)、八甲基环四硅氧烷(OMCTS)、六甲基二硅氧烷(HMDS)、三甲基硅烷硼酸酯(TMSB)、二乙酰氧基二叔丁基硅氧烷(DADBS)、三甲基硅烷磷酸盐(TMSP)、聚四氟乙烯(PTFE)、东燃硅氮烷(tonen silazen)(TOSZ)、氟化硅酸盐玻璃(FSG)、诸如聚环氧丙烷的聚酰亚胺纳米泡沫、碳掺杂硅氧化物(CDO)、有机硅酸盐玻璃(OSG)、SiLK、非晶氟化碳、二氧化硅气凝胶、二氧化硅干凝胶和/或介孔二氧化硅。
下层间绝缘膜100可以使用例如化学气相沉积(CVD)、旋涂、等离子体增强CVD(PECVD)或高密度等离子体CVD(HDP-CVD)形成。
第一下沟槽110可以形成在下层间绝缘膜100中。第一下沟槽110可以通过蚀刻下层间绝缘膜100形成。第一下沟槽110可以是填充有第一下阻挡图案120和第一下布线图案130的空间。因此，第一下沟槽110可以在第一下阻挡图案120和第一下布线图案130延伸的方向上延伸。
第一下阻挡图案120可以沿着第一下沟槽110的底表面和侧表面形成。第一下阻挡图案120可以部分地填充第一下沟槽110。第一下阻挡图案120可以包括例如钽(Ta)、钽氮化物(TaN)、钛(Ti)、钛氮化物(TiN)、钌(Ru)、钴(Co)、镍(Ni)、镍硼(NiB)、钨氮化物(WN)、锆(Zr)、锆氮化物(ZrN)、钒(V)、钒氮化物(VN)、铌(Nb)和/或铌氮化物(NbN)。虽然第一下阻挡图案120被示出为单层，但是它可以包括多个层。
第一下布线图案130可以形成在第一下阻挡图案120上。第一下布线图案130可以完全填充第一下沟槽110。因此，第一下沟槽110可以用第一下阻挡图案120和第一下布线图案130完全填充。
第一下布线图案130可以包括导电材料。第一下布线图案130可以包括例如铝(Al)、铜(Cu)、钨(W)、钴(Co)或这些材料的组合。
第一蚀刻停止层140可以形成在第一下阻挡图案120和第一下布线图案130的暴露的上表面上。第一蚀刻停止层140也可以形成在下层间绝缘膜100的上表面上。然而，第一蚀刻停止层140可以备选地形成。例如，根据本公开的示例性实施方式的半导体器件的第一蚀刻停止层140可以仅形成在第一下阻挡图案120和第一下布线图案130上。
第一蚀刻停止层140可以用作用于保护第一下阻挡图案120和第一下布线图案130的盖层。第一蚀刻停止层140可以包括硅氮化物(SiN)和/或硅碳氮化物(SiCN)。第一蚀刻停止层140可以使用例如CVD或原子层沉积(ALD)来形成。
上层间绝缘膜150可以形成在第一蚀刻停止层140上。上层间绝缘膜150可以直接接触第一蚀刻停止层140的上表面。
上层间绝缘膜150可以包括硅氧化物、硅氮化物、硅氮氧化物和/或低介电常数材料。低介电常数材料可以是例如具有中等高的碳和氢含量的硅氧化物，或者可以是诸如SiCOH的材料。因为碳包含在绝缘材料中，所以绝缘材料的介电常数被降低。为了进一步降低绝缘材料的介电常数，绝缘材料可以包括诸如填充有气体或空气的腔的孔。
此外，低介电常数材料可以包括但不限于包括氟化原硅酸四乙酯(FTEOS)、氢倍半硅氧烷(HSQ)、双苯并环丁烯(BCB)、四甲基原硅酸盐(TMOS)、八甲基环四硅氧烷(OMCTS)、六甲基二硅氧烷(HMDS)、三甲基硅烷硼酸酯(TMSB)、二乙酰氧基二叔丁基硅氧烷(DADBS)、三甲基硅烷磷酸盐(TMSP)、聚四氟乙烯(PTFE)、东燃硅氮烷(tonen silazen)(TOSZ)、氟化硅酸盐玻璃(FSG)、诸如聚环氧丙烷的聚酰亚胺纳米泡沫、碳掺杂硅氧化物(CDO)、有机硅酸盐玻璃(OSG)、SiLK、非晶氟化碳、二氧化硅气凝胶、二氧化硅干凝胶和/或介孔二氧化硅。
上层间绝缘膜150可以使用例如CVD、旋涂、PECVD或HDP-CVD形成。
第一通路160可以形成在上层间绝缘膜150中。第一通路160可以形成在垂直方向上。第一通路160的水平剖面可以为例如圆形。第一通路160也可以形成在第一蚀刻停止层140中。例如，第一通路160可以穿过上层间绝缘膜150和第一蚀刻停止层140，以暴露第一下布线图案130的上表面。第一通路160的侧壁可以是上层间绝缘膜150和第一蚀刻停止层140。
沟槽Tr可以连接到第一通路160的上端。沟槽Tr可以比第一通路160宽。因此，沟槽Tr的底表面的一部分可以从第一通路160凹入。例如，如图所示，具有比沟槽Tr的底表面的面积小的水平面积的第一通路160可以形成在沟槽Tr的底表面上。
因为沟槽Tr包括布线结构，所以沟槽可以在水平方向上延伸，不同于第一通路160。然而，本公开不限于这种情况，沟槽Tr可以在其它方向上延伸。
第一布线结构500P可以填充沟槽Tr和第一通路160两者。第一布线结构500P可以直接接触第一下布线图案130。第一布线结构500P可以电连接到第一下布线图案130。第一布线结构500P可以是其中布线结构和通路结构一体形成的结构。例如，第一布线结构500P可以通过双镶嵌工艺形成。
第一布线结构500P可以包括第一上阻挡图案510P和第一上布线图案520P。第一上阻挡图案510P可以沿着第一通路160的底表面和侧壁形成。此外，第一上阻挡图案510P可以沿着沟槽Tr的底表面和侧壁形成。例如，第一上阻挡图案510P可以沿着沟槽Tr和第一通路160的内壁形成。
第一上阻挡图案510P可以包括例如钽(Ta)、钽氮化物(TaN)、钛(Ti)、钛氮化物(TiN)、钌(Ru)、钴(Co)、镍(Ni)、镍硼(NiB)、钨氮化物(WN)、锆(Zr)、锆氮化物(ZrN)、钒(V)、钒氮化物(VN)、铌(Nb)和/或铌氮化物(NbN)。虽然第一上阻挡图案510P被示出为单层，但是它可以包括多个层。
第一上布线图案520P可以形成在第一上阻挡图案510P上。第一上布线图案520P可以完全填充第一通路160和沟槽Tr。因此，第一通路160和沟槽Tr可以用第一上阻挡图案510P和第一上布线图案520P完全填充。
第一上布线图案520P可以包括导电材料。第一上布线图案520P可以包括例如铝(Al)、铜(Cu)、钨(W)和/或钴(Co)。
上层间绝缘膜150可以包括沿着第一通路160的侧壁形成的第一受损区300以及未受损区400。第一受损区300可以形成在第一通路160的侧壁上，并且可以形成在未受损区400上。
未受损区400可以与上层间绝缘膜150的其它部分相同。未受损区400是沿着第一通路160的侧壁定位的部分。未受损区400和第一受损区300是单个结构的两个部分，并且“第一受损区300”和“未受损区400”的名称用于比较。
第一受损区300可以具有比上层间绝缘膜150的其它部分以及未受损区400低的碳含量。例如，上层间绝缘膜150通过回蚀刻工艺暴露的表面可被损坏而形成第一受损区300。当上层间绝缘膜150被例如回蚀刻工艺中的等离子体损坏时，上层间绝缘膜150内的碳组分可以流出上层间绝缘膜150。因此，与未受损区400以及上层间绝缘膜150的其它部分不同，第一受损区300可以具有减小的碳含量。
第一受损区300的下端可以离第一下布线图案130的上表面位于第一高度h1处。例如，第一受损区300可以沿着第一通路160的侧壁从第一高度h1形成至沟槽Tr的底表面。未受损区400可以沿着第一通路160的侧壁从第一高度h1形成至第一蚀刻停止层140的上表面。
在根据本公开的示例性实施方式的半导体器件中，可以执行填充物添加工艺以防止第一下布线图案130在形成第一通路160和沟槽Tr的工艺中被损坏。下面更详细地描述填充物添加工艺。
由于填充物添加工艺，第一下布线图案130在形成第一通路160和沟槽Tr的工艺中可能一点也不被损坏，并且仅第一受损区300可以被损坏。因为第一受损区300不连接到其它元件，所以不影响半导体器件的可靠性。因此，能提高半导体器件的可靠性和精确度，因为第一通路160和沟槽Tr能在不损坏第一下布线图案130的情况下被形成。
现在将参照图2描述根据本公开的示例性实施方式的半导体器件。在没有提供某些元件的详细描述的程度上，可以假设那些元件至少类似于已描述的对应元件。
图2是示出根据本公开的示例性实施方式的半导体器件的剖视图。
参照图2，上层间绝缘膜150可以包括受损区330。
受损区330包括第一受损区300和第二受损区310。第一受损区300可以沿着第一通路160的侧壁形成在第一高度h1与第二高度h2之间。第二受损区310可以沿着第一通路160的侧壁形成在第二高度h2与沟槽Tr的底表面之间。例如，第二受损区310可以位于第一受损区300上。
第一受损区300可以具有比未受损区400以及上层间绝缘膜150的其它部分低的碳含量，并且第二受损区310可以具有比第一受损区300低的碳含量。
例如，未受损区400的碳含量可以最大，接着是第一受损区300的碳含量，然后是第二受损区310的碳含量。这里，未受损区400的碳含量可以等于上层间绝缘膜150的除去受损区330以外的其它部分的碳含量。
在根据本公开的示例性实施方式的半导体器件中，受损区330可以通过两次或更多次回蚀刻工艺包括两个区域，例如第一受损区300和第二受损区310。例如，通过两次回蚀刻工艺被损坏更多的第二受损区310可以具有比第一受损区300低的碳含量。
在根据本公开的示例性实施方式的半导体器件中，形成在第一通路160中的填充物的高度能通过两次或更多次回蚀刻工艺而增加。这在下面更详细地描述。因此，由于第一下布线图案130在形成沟槽Tr的工艺中不被损坏，所以半导体器件能具有更高的可靠性。
现在将参照图3描述根据本公开的示例性实施方式的半导体器件。在没有提供某些元件的详细描述的程度上，可以假设那些元件至少类似于已描述的对应元件。
图3是示出根据本公开的示例性实施方式的半导体器件的剖视图。
参照图3，上层间绝缘膜150可以包括受损区330。
受损区330包括第一受损区300、第二受损区310和第三受损区320。第一受损区300可以沿着第一通路的侧壁形成在第一高度h1与第二高度h2之间。第二受损区310可以存在于第二高度h2与第三高度h3之间。第三受损区320可以沿着第一通路160的侧壁形成在第三高度h3与沟槽Tr的底表面之间。例如，第三受损区320可以位于第二受损区310上。
第三受损区320可以具有比第二受损区310低的碳含量。例如，上层间绝缘膜150的碳含量在未受损区400中可以最大，在第一受损区300中较小，在第二受损区310中更小，在第三受损区320中最小。这里，未受损区400的碳含量可以等于上层间绝缘膜150的除去受损区330以外的其它部分的碳含量。
在根据本公开的示例性实施方式的半导体器件中，受损区330可以通过三次或更多次回蚀刻工艺而包括三个区域，例如第一受损区300、第二受损区310和第三受损区320。例如，通过三次回蚀刻工艺被损坏更多的第三受损区320可以具有比第二受损区310低的碳含量。
在根据本公开的示例性实施方式的半导体器件中，形成在第一通路160中的填充物的高度能通过三次或更多次回蚀刻工艺而增加。这在下面更详细地描述。因此，由于第一下布线图案130在形成沟槽Tr的工艺中不被损坏，所以半导体器件能具有更高的可靠性。
如以上参照图1至3所述，根据本公开的示例性实施方式，填充物的高度通过两次或更多次回蚀刻工艺而增加。因此，受损区可存在于各种结构中。例如，可通过两次回蚀刻工艺形成最多两个受损区，并且可通过三次回蚀刻工艺形成最多三个受损区。这里，术语“两个”和“三个”可以各自指具有不同碳含量的受损区的数量。
在图1至3中，已经描述了包括两个和三个受损区的半导体器件。然而，受损区的数量可以根据所执行的回蚀刻工艺的数量而增加。例如，当执行n次回蚀刻工艺时，可形成具有不同碳浓度的最多n个受损区。这里，n可以是2或更大的自然数。
现在将参照图4描述根据本公开的示例性实施方式的半导体器件。在没有提供某些元件的详细描述的程度上，可以假设那些元件至少类似于已经描述的对应元件。
图4是示出根据本公开的示例性实施方式的半导体器件的剖视图。
参照图4，半导体器件的下层间绝缘膜100可以包括第一区域R1和第二区域R2。第一区域R1和第二区域R2可以彼此相邻或者可以彼此间隔开。第一区域R1可以具有与图1的半导体器件的结构类似的结构，第二区域R2可以具有与图2的半导体器件的结构类似的结构。
在第一区域R1中，第一受损区300可以位于第一区域R1的第一高度h1a与第一沟槽Tr1之间。这里，第一区域R1的第一高度h1a可以被表述为第一竖直水平VL1。
第一沟槽Tr1的底表面的高度可以被表述为第五竖直水平VL5。第三竖直水平VL3可以是在工艺中在此形成第二受损区的高度。然而，由于第一沟槽Tr1的形成，第二受损区可能不存在于图4的第一区域R1中。例如，因为第五竖直水平VL5低于第三竖直水平VL3，所以第一区域R1可以仅具有第一受损区300。
参照第二区域R2，第二下沟槽1110可以形成在下层间绝缘膜100中，第二下阻挡图案1120和第二下布线图案1130可以形成在第二下沟槽1110中。
第二蚀刻停止层1140可以形成在下层间绝缘膜100的上表面、第二下阻挡图案1120的上表面和第二下布线图案1130的上表面上。第二蚀刻停止层1140的上表面可以在比第一区域R1的第一蚀刻停止层140的上表面低的高度处。
上层间绝缘膜150形成在第二蚀刻停止层1140上并被蚀刻以形成第二通路1160和第二沟槽Tr2。这里，第二通路1160可以形成得比第一通路160更深，以暴露第二下布线图案1130的上表面的一部分。然而，第二沟槽Tr2可以形成至第一沟槽Tr1形成至此的深度。
第二布线结构1500P可以填充第二通路1160和第二沟槽Tr2。第二布线结构1500P可以包括第二上阻挡图案1510P和第二上布线图案1520P。第二上阻挡图案1510P可以沿着第二通路1160和第二沟槽Tr2的底表面和侧表面形成。第二上布线图案1520P可以完全填充第二通路1160和第二沟槽Tr2。
第二区域R2的受损区1330可以包括第二区域R2的第一受损区1300和第二区域R2的第二受损区1310。
第二区域R2的第一受损区1300可以沿着第二通路1160的侧表面形成在第二区域R2的第一高度h1b与第二高度h2b之间。第二区域R2的第二受损区1310可以形成在第二区域R2的第二高度h2b与第二沟槽Tr2的底表面之间。这里，第二区域R2的第一高度h1b可以被表述为第二竖直水平VL2，第二区域R2的第二高度h2b可以被表述为第四竖直水平VL4。
第一竖直水平VL1可以高于第二竖直水平VL2，并且第三竖直水平VL3可以高于第四竖直水平VL4。这可以是由第一下布线图案130与第二下布线图案1130之间的高度差引起的结果。
第二沟槽Tr2的底表面可以位于第一沟槽Tr1的底表面所在的第五竖直水平VL5处。例如，因为第一沟槽Tr1和第二沟槽Tr2同时形成，所以它们可以形成至相同的深度。
因为尽管第一通路160和第二通路1160具有不同的深度，但第一沟槽Tr1和第二沟槽Tr2具有相同的深度，所以受损区在第一区域R1和第二区域R2中可以具有不同的结构。
例如，在第一区域R1中，第一沟槽Tr1的底表面所在的第五竖直水平VL5低于第二受损区开始的第三竖直水平VL3。因此，第一区域R1中可以仅存在第一受损区300。
在第二区域R2中，第二沟槽Tr2的底表面所在的第五竖直水平VL5高于第二区域R2的第二受损区1310开始的第四竖直水平VL4。因此，不仅可以存在第二区域R2的第一受损区1300，而且还可以存在第二区域R2的第二受损区1310。
现在将参照图1和图5至19描述根据本公开的示例性实施方式的制造半导体器件的方法。在没有提供某些元件的详细描述的程度上，可以假设那些元件至少类似于已经描述的对应元件。
图5至19是示出根据本公开的示例性实施方式的制造半导体器件的方法的中间步骤的视图。例如，图16b是示出根据本公开的示例性实施方式的制造半导体器件的方法的中间步骤的视图，图16c是示出根据本公开的示例性实施方式的制造半导体器件的方法的中间步骤的视图。
首先，参照图5，下层间绝缘膜100被形成。
其它元件可以形成在下层间绝缘膜100下方。下层间绝缘膜100可以包括硅氧化物、硅氮化物、硅氮氧化物和/或低介电常数材料。
接着，参照图6，第一下沟槽110、第一下阻挡图案120和第一下布线图案130被形成。
第一下沟槽110可以通过蚀刻下层间绝缘膜100被形成。第一下阻挡图案120可以沿着第一下沟槽110的底表面和侧表面形成。虽然第一下阻挡图案120被示出为单层，但是它可以包括多个层。
第一下布线图案130可以形成在第一下阻挡图案120上。第一下布线图案130可以完全填充第一下沟槽110。
接着，参照图7，第一蚀刻停止层140被形成。
第一蚀刻停止层140可以形成在第一下阻挡图案120和第一下布线图案130的暴露的上表面上。第一蚀刻停止层140也可以形成在下层间绝缘膜100的上表面上。然而，第一蚀刻停止层140可以备选地形成。例如，根据本公开的示例性实施方式的半导体器件的第一蚀刻停止层140可以仅形成在第一下阻挡图案120和第一下布线图案130上。
第一蚀刻停止层140可以包括硅氮化物(SiN)和/或硅碳氮化物(SiCN)。第一蚀刻停止层140可以使用例如CVD或ALD形成。
接着，参照图8，上层间绝缘膜150被形成。
上层间绝缘膜150可以形成在第一蚀刻停止层140上。上层间绝缘膜150可以直接接触第一蚀刻停止层140的上表面。
上层间绝缘膜150可以包括硅氧化物、硅氮化物、硅氮氧化物和/或低介电常数材料。低介电常数材料可以是例如具有中等高的碳和氢含量的硅氧化物，或者可以是诸如SiCOH的材料。因为碳包含在绝缘材料中，所以绝缘材料的介电常数被降低。
上层间绝缘膜150可以使用例如CVD、旋涂、PECVD或HDP-CVD形成。
接着，参照图9，第一通路160被形成。
在形成第一通路160之前，第一抗反射膜170和第一光致抗蚀剂180可以形成在上层间绝缘膜150上。第一抗反射膜170可以沿着上层间绝缘膜150的上表面形成。第一光致抗蚀剂180可以沿着第一抗反射膜170的上表面形成。
第一抗反射膜170可以被形成以防止曝光工艺中的反射。第一抗反射膜170可以包括但不限于包括底部抗反射涂层(BARC)。
第一光致抗蚀剂180可以用作曝光工艺中的掩模。第一光致抗蚀剂180可以是其特性在暴露于光时改变的光敏膜。
第一光致抗蚀剂180和第一抗反射膜170可以被图案化以形成第一通路160。因此，在其中将要形成第一通路160的部分中的上层间绝缘膜150的上表面可以被暴露。
接着，第一通路160可以通过曝光工艺和蚀刻工艺形成。第一通路160可以通过蚀刻上层间绝缘膜150形成，并且可以形成为通过各向异性蚀刻在竖直方向上延伸。第一通路160的蚀刻可以通过第一蚀刻停止层140被停止。因此，第一蚀刻停止层140的一部分可以被去除，同时第一蚀刻停止层140的其它部分留下。因此，第一通路160的底表面可以是第一蚀刻停止层140。
接着，参照图10，第一抗反射膜170和第一光致抗蚀剂180可以被去除。
因此，上层间绝缘膜150的上表面可以被暴露。
接着，参照图11，第一填充物190被形成。
第一填充物190可以形成在第一通路160内。第一填充物190可以部分填充第一通路160。第一填充物190可以填充第一通路160直至第一高度h1。
第二抗反射膜171也可以与第一填充物190同时形成。例如，第二抗反射膜171和第一填充物190可以包括相同的材料。例如，形成在第一通路160外部的上层间绝缘膜150的上表面上的膜可以是第二抗反射膜171，形成在第一通路160内部的膜可以是第一填充物190。
第一填充物190和第二抗反射膜171可以每个包括但不限于包括BARC。
接着，参照图12，第一填充物图案190P被形成。
第一通路160外部的第二抗反射膜171可以通过回蚀刻工艺被去除。此外，第一通路160内的第一填充物190可以被部分地蚀刻以形成第一填充物图案190P。
第一填充物图案190P可以保留至第四高度h4。第四高度h4可以低于第一高度h1。例如，形成至第一高度h1的第一填充物190可以通过回蚀刻工艺被部分地蚀刻，以变成具有第四高度h4的第一填充物图案190P。
第一通路160的侧壁可以被回蚀刻工艺损坏。因此，第一受损区300可以形成在第一高度h1之上的暴露部分中。未受损区400可以存在于第一受损区300之下。未受损区400可以是与第一通路160的侧壁相邻的区域的未受损部分。例如，上层间绝缘膜150的除去第一受损区300以外的所有部分不被损坏，并且这些部分中与第一通路160的侧壁相邻的部分被定义为未受损区400。
第一受损区300可以具有比未受损区400低的碳含量。这是因为上层间绝缘膜150中的碳由于损坏而流出上层间绝缘膜150。
接着，参照图13，第二填充物200被形成。
第二填充物200可以形成在第一通路160内。第二填充物200可以部分地填充第一通路160。第二填充物200可以形成在第一填充物图案190P上。第二填充物200可以在第四高度h4与第二高度h2之间填充第一通路160。
第三抗反射膜172也可以与第二填充物200同时形成。例如，第三抗反射膜172和第二填充物200可以包括相同的材料。例如，形成在第一通路160外部的上层间绝缘膜150的上表面上的膜可以是第三抗反射膜172，形成在第一通路160内的膜可以是第二填充物200。例如，第三抗反射膜172和第二填充物200可以通过相同的工艺同时形成。第二填充物200和第三抗反射膜172可以全部包括但不限于包括BARC。
接着，参照图14，第二填充物图案200P被形成。
第一通路160外部的第三抗反射膜172可以通过回蚀刻工艺被去除。此外，第一通路160内的第二填充物200可以被部分地蚀刻以形成第二填充物图案200P。
第二填充物图案200P可以保留至第五高度h5。第五高度h5可以低于第二高度h2。例如，形成至第二高度h2的第二填充物200可以通过回蚀刻工艺被部分地蚀刻，以变成具有第五高度h5的第二填充物图案200P。
第一通路160的暴露的侧壁可以通过回蚀刻工艺被再次损坏。因此，第二受损区310可以在第二高度h2之上的暴露部分中形成。第二受损区310可以是第一受损区300的额外受损部分。
第一受损区300可以存在于第二受损区310之下。第二受损区310可以具有比第一受损区300低的碳含量。这是因为第一受损区300中的碳由于额外的损坏而在更大程度上流出第一受损区300。
接着，参照图15，第三填充物210被形成。
第三填充物210可以形成在第一通路160内。第三填充物210可以部分填充第一通路160。第三填充物210可以形成在第二填充物图案200P上。第三填充物210可以在第五高度h5与第三高度h3之间填充第一通路160。
第四抗反射膜173也可以与第三填充物210同时形成。例如，第四抗反射膜173和第三填充物210可以包括相同的材料。例如，形成在第一通路160外部的上层间绝缘膜150的上表面上的膜可以是第四抗反射膜173，形成在第一通路160内的膜可以是第三填充物210。例如，第四抗反射膜173和第三填充物210可以通过相同的工艺同时形成。第三填充物210和第四抗反射膜173可以全部包括但不限于包括BARC。
因为第四抗反射膜173的一部分由于第一通路160而形成为第三填充物210，所以第四抗反射膜173的部分可以彼此分开第一宽度W1。
接着，第二光致抗蚀剂181可以形成在第四抗反射膜173上。第二光致抗蚀剂181可以被图案化，使得第二光致抗蚀剂181的部分彼此分开第二宽度W2。这里，第二宽度W2可以大于第一宽度W1。因此，第二宽度W2的沟槽可以通过使用第二光致抗蚀剂181作为掩模被形成。第二光致抗蚀剂181可以具有第一厚度T1。
参照图11至15，在根据本公开的示例性实施方式的制造半导体器件的方法中，形成填充物以及通过回蚀刻形成填充物图案的工艺可以被重复，以增加填充物图案的高度。在图11至15中，填充物形成和回蚀刻工艺被重复三次。然而，填充物形成和回蚀刻工艺可以被形成任意次数。例如，填充物形成和回蚀刻工艺可以执行两次或更多次。
由于其它条件，诸如设备的限制和抗反射膜的厚度，难以通过单个BARC形成工艺增加填充物图案的高度。因此，在根据本公开的示例性实施方式的制造半导体器件的方法中，填充物图案的高度可以通过两次或更多次填充物形成和回蚀刻工艺来增加。这样形成的填充物图案可以在稍后将执行的沟槽形成期间保留，使得第一下布线图案130不被损坏。
填充物形成和回蚀刻工艺可以始终伴随着抗反射膜的形成。在最后的填充物形成和回蚀刻工艺中，不仅抗反射膜可以如图15所示地形成，而且光致抗蚀剂也可以如图15所示地形成。该方法通过预先形成用于形成沟槽的掩模而简化工艺。因此，能最小化根据本公开的示例性实施方式的制造半导体器件的方法的成本。
参照图16a，第三填充物图案210P被形成。
第一通路160外部的第四抗反射膜173的暴露部分可以通过回蚀刻工艺被去除。然而，第四抗反射膜173的由第二光致抗蚀剂181覆盖的部分可以不被去除。此外，第一通路160内的第三填充物210可以被部分地蚀刻以形成第三填充物图案210P。
第三填充物图案210P可以保留至第六高度h6。第六高度h6可以低于第三高度h3。例如，形成至第三高度h3的第三填充物210可以通过回蚀刻工艺被部分地蚀刻，以变成具有第六高度h6的第三填充物图案210P。
第一通路160的暴露侧壁可以通过回蚀刻工艺被再次损坏。因此，第三受损区320可以形成在第三高度h3之上的暴露部分中。第三受损区320可以是第二受损区310的额外受损部分。
第二受损区310可以存在于第三受损区320之下。第三受损区320可以具有比第二受损区310低的碳含量。这是因为第二受损区310中的碳由于额外的损坏而在更大程度上流出第二受损区310。
第二光致抗蚀剂181不被回蚀刻工艺去除，但第二光致抗蚀剂181的一部分可以被去除。因此，第二光致抗蚀剂181的厚度可以从第一厚度T1减小至第二厚度T2。
第一填充物图案190P、第二填充物图案200P和第三填充物图案210P可以被包括在填充物图案FP中。第一填充物图案190P、第二填充物图案200P和第三填充物图案210P可以全部包括相同的材料。
第一受损区300、第二受损区310和第三受损区320可以被包括在受损区330中。受损区330可以具有比未受损区400低的碳含量。
参照图16b，根据本公开的示例性实施方式的半导体器件可以包括一体的填充物图案FP。
例如，因为图16a中的第一填充物图案190P、第二填充物图案200P和第三填充物图案210P可以包括相同的材料，所以第一填充物图案190P、第二填充物图案200P和第三填充物图案210P之间的界面可以不被区分。因此，在第一填充物图案190P上形成第二填充物图案200P以及在第二填充物图案200P上形成第三填充物图案210P的过程可以被视为增加填充物图案FP的高度的过程。
或者，参照图16c，孔隙G可以形成在第一填充物图案190P、第二填充物图案200P和第三填充物图案210P之间的界面处。孔隙G可以形成在第一填充物图案190P与第二填充物图案200P之间以及第二填充物图案200P与第三填充物图案210P之间。孔隙G可以由第一填充物图案190P、第二填充物图案200P和第三填充物图案210P的不光滑表面所致。
接着，参照图17，沟槽Tr被形成。
沟槽Tr可以通过使用第二光致抗蚀剂181和第四抗反射膜173作为掩模蚀刻上层间绝缘膜150来形成。沟槽Tr可以形成至第一高度h1与第二高度h2之间的深度。因此，图16a中的受损区330的第二受损区310和第三受损区320可以被去除，并且仅第一受损区300可以留下。
因为沟槽Tr使用第二光致抗蚀剂181作为掩模来形成，所以它可以具有第二宽度W2。因此，沟槽Tr可以比第一通路160宽。沟槽Tr的底表面的一部分可以在第一通路160上平坦地形成。
在蚀刻沟槽Tr的同时，图16a的填充物图案FP可以被蚀刻以变成剩余填充物图案RFP。剩余填充物图案RFP可以仅保留至第七高度h7。由于剩余填充物图案RFP，第一下布线图案130在沟槽Tr的蚀刻工艺中可以不被损坏。如果图16a的填充物图案FP的高度不够，则尽管第一蚀刻停止层140留下，但是第一下布线图案130也会被沟槽Tr的蚀刻工艺损坏。
因此，通过制造半导体器件的方法制造的半导体器件的可靠性会降低。为了防止该问题，在根据本公开的示例性实施方式的制造半导体器件的方法中，图16a的填充物图案FP可以较高地形成，使得在沟槽Tr的蚀刻工艺中存在剩余填充物图案RFP。因此，能防止对第一下布线图案130的损坏，从而提高半导体器件的可靠性。
接着，参照图18，第二光致抗蚀剂181、第四抗反射膜173和剩余填充物图案RFP被去除。
此外，第一蚀刻停止层140的一部分被部分地去除。第一蚀刻停止层140的去除部分可以是形成第一通路160的底表面的部分。因此，第一下布线图案130的上表面可以被第一通路160暴露。
参照图19，布线结构膜500被形成。
布线结构膜500可以填充沟槽Tr和第一通路160两者。布线结构膜500可以直接接触第一下布线图案130。布线结构膜500可以电连接到第一下布线图案130。
布线结构膜500可以包括阻挡膜510和布线膜520。阻挡膜510可以沿着第一通路160的底表面和侧壁形成。阻挡膜510也可以沿着沟槽Tr的底表面和侧壁形成。此外，阻挡膜510可以沿着上层间绝缘膜150的上表面形成。
阻挡膜510可以包括例如钽(Ta)、钽氮化物(TaN)、钛(Ti)、钛氮化物(TiN)、钌(Ru)、钴(Co)、镍(Ni)、镍硼(NiB)、钨氮化物(WN)、锆(Zr)、锆氮化物(ZrN)、钒(V)、钒氮化物(VN)、铌(Nb)和/或铌氮化物(NbN)。
虽然阻挡膜510被示出为单层，但是它可以包括多个层。
布线膜520可以形成在阻挡膜510上。布线膜520可以完全填充第一通路160和沟槽Tr。此外，布线膜520也可以形成在上层间绝缘膜150上。布线膜520可以包括例如铝(Al)、铜(Cu)、钨(W)和/或钴(Co)。
接着，参照图1，第一布线结构500P被形成。
图19的布线结构膜500可以通过化学机械抛光(CMP)变成第一布线结构500P。第一布线结构500P的上表面可以位于与上层间绝缘膜150的上表面相同的平面中。
第一布线结构500P可以包括第一上阻挡图案510P和第一上布线图案520P。第一上阻挡图案510P可以沿着第一通路160的底表面和侧壁形成。此外，第一上阻挡图案510P可以沿着沟槽Tr的底表面和侧壁形成。例如，第一上阻挡图案510P可以沿着沟槽Tr和第一通路160的内壁形成。
第一上布线图案520P可以形成在第一上阻挡图案510P上。第一上布线图案520P可以完全填充第一通路160和沟槽Tr。因此，第一通路160和沟槽Tr可以用第一上阻挡图案510P和第一上布线图案520P完全填充。
现在将参照图4和图20至25描述根据本公开的示例性实施方式的制造半导体器件的方法。在没有提供某些元件的详细描述的程度上，可以假设那些元件至少类似于已经描述的对应元件。
图20至25是示出根据本公开的示例性实施方式的制造半导体器件的方法的中间步骤的视图。
首先，参照图20，第一通路160和第二通路1160被形成。
上层间绝缘膜150可以分别在第一区域R1和第二区域R2中具有不同深度的结构。例如，第一下阻挡图案120和第一下布线图案130可以形成在第一区域R1中的第一下沟槽110中。第一蚀刻停止层140可以形成在第一下阻挡图案120和第一下布线图案130上。
第二下阻挡图案1120和第二下布线图案1130可以形成在第二区域R2中的第二下沟槽1110中。第二蚀刻停止层1140形成在第二下阻挡图案1120和第二下布线图案1130上。
第一下布线图案130和第二下布线图案1130可以设置在不同的高度处。例如，第一下布线图案130可以形成为高于第二下布线图案1130。
上层间绝缘膜150可以形成在第一区域R1和第二区域R2中。
第一通路160可以通过在第一区域R1中蚀刻第一蚀刻停止层140的一部分和上层间绝缘膜150而形成。第二通路1160可以通过在第二区域R2中蚀刻第二蚀刻停止层1140的一部分和上层间绝缘膜150而形成。第二通路1160可以形成为比第一通路160更深。
接着，参照图21，第一区域R1的第一填充物190和第二区域R2的第一填充物1190被形成。
第一区域R1的第一填充物190可以在第一通路160中形成至第一区域R1的第一高度h1a。这里，第一区域R1的第一高度h1a可以被定义为第一竖直水平VL1。第二区域R2的第一填充物1190可以在第二通路1160中形成至第二区域R2的第一高度h1b。这里，第二区域R2的第一高度h1b可以被定义为第二竖直水平VL2。第二竖直水平VL2可以低于第一竖直水平VL1。
此外，第一区域R1的第二抗反射膜171和第二区域R2的第二抗反射膜1171可以形成在上层间绝缘膜150的上表面上。第一区域R1的第二抗反射膜171和第二区域R2的第二抗反射膜1171可以分别包括与第一区域R1的第一填充物190和第二区域R2的第一填充物1190相同的材料。
接着，参照图22，第一区域R1的第一填充物图案190P和第二区域R2的第一填充物图案1190P通过回蚀刻工艺被形成。
第一区域R1的第一填充物图案190P可以保留至第一区域R1的第三高度h3a。第二区域R2的第一填充物图案1190P可以保留至第二区域R2的第三高度h3b。由于回蚀刻工艺，第一通路160的侧壁可以包括第一区域R1的第一受损区300，第二通路1160的侧壁可以包括第二区域R2的第一受损区1300。此外，第一通路160的侧壁可以包括第一区域R1的未受损区400，第二通路1160的侧壁可以包括第二区域R2的未受损区1400。
第一区域R1的第一受损区300和第二区域R2的第一受损区1300可以分别具有比第一区域R1的未受损区400和第二区域R2的未受损区1400低的碳含量。
接着，参照图23，第一区域R1的第二填充物200和第二区域R2的第二填充物1200被形成。
第一区域R1的第二填充物200可以形成至第一区域R1的第二高度h2a，第二区域R2的第二填充物1200可以形成至第二区域R2的第二高度h2b。第一区域R1的第二高度h2a可以被表述为第三竖直水平VL3，第二区域R2的第二高度h2b可以被表述为第四竖直水平VL4。
这里，第一区域R1的第三抗反射膜172和第二区域R2的第三抗反射膜1172也可以被形成。此外，第一区域R1的第二光致抗蚀剂181和第二区域R2的第二光致抗蚀剂1181可以被形成。
接着，参照图24，第一区域R1的第二填充物图案200P和第二区域R2的第二填充物图案1200P通过回蚀刻工艺被形成。
第一区域R1的第二填充物图案200P可以保留至第一区域R1的第四高度h4a。第二区域R2的第二填充物图案1200P可以保留至第二区域R2的第四高度h4b。由于回蚀刻工艺，第一通路160的侧壁可以包括第二受损区310，第二通路1160的侧壁可以包括第二区域R2的第二受损区1310。
第一区域R1的第二受损区310和第二区域R2的第二受损区1310可以分别具有比第一区域R1的第一受损区300和第二区域R2的第一受损区1300低的碳含量。
接着，参照图25，第一沟槽Tr1和第二沟槽Tr2被形成。
第一沟槽Tr1可以通过使用第一区域R1的第二光致抗蚀剂181作为掩模而形成，第二沟槽Tr2可以通过使用第二区域R2的第二光致抗蚀剂1181作为掩模而形成。第一沟槽Tr1和第二沟槽Tr2的底表面可以被表述为第五竖直水平VL5。例如，第一沟槽Tr1和第二沟槽Tr2可以形成在相同的竖直水平处。
第五竖直水平VL5可以低于第三竖直水平VL3并且高于第四竖直水平VL4。因此，第一区域R1的第二受损区310可以被去除，但是第二区域R2的第二受损区1310的一部分可以保留。这可以是因为第一区域R1和第二区域R2的元件具有不同的深度。
第一剩余填充物图案RFP1和第二剩余填充物图案RFP2可以随着第一沟槽Tr1和第二沟槽Tr2形成而形成。由于第一剩余填充物图案RFP1和第二剩余填充物图案RFP2的存在，第一下布线图案130和第二下布线图案1130可以不被损坏。
接着，参照图4，第一布线结构500P和第二布线结构1500P被形成。
首先，第一剩余填充物图案RFP1和第二剩余填充物图案RFP2被去除，并且第一蚀刻停止层140和第二蚀刻停止层1140被去除以暴露第一下布线图案130和第二下布线图案1130的上表面。
然后，在第一区域R1中，第一布线结构500P可以电连接到第一区域R1中的第一下布线图案130。第一布线结构500P可以完全填充第一通路160和第一沟槽Tr1。
第一布线结构500P可以包括第一上阻挡图案510P和第一上布线图案520P。第一上阻挡图案510P可以沿着第一通路160和第一沟槽Tr1的内壁形成，第一上布线图案520P可以形成在第一上阻挡图案510P上。
在第二区域R2中，第二布线结构1500P可以电连接到第二下布线图案1130。第二布线结构1500P可以完全填充第二通路1160和第二沟槽Tr2。
第二布线结构1500P可以包括第二上阻挡图案1510P和第二上布线图案1520P。第二上阻挡图案1510P可以沿着第二通路1160和第二沟槽Tr2的内壁形成，第二上布线图案1520P可以形成在第二上阻挡图案1510P上。
本申请要求享有2018年4月6日向韩国知识产权局提交的韩国专利申请第10-2018-0040254号的权益和优先权，其公开内容通过引用全文在此合并。

Claims (20)

1.一种制造半导体器件的方法，所述方法包括：
形成下布线；
在所述下布线上形成蚀刻停止层；
形成覆盖所述下布线和所述蚀刻停止层的层间绝缘膜；
在所述层间绝缘膜中形成通路，所述通路暴露所述蚀刻停止层的上表面；
在所述通路中形成第一填充物，所述第一填充物部分地填充所述通路；
蚀刻所述第一填充物以形成第一填充物图案；
在所述通路内的所述第一填充物图案上形成第二填充物，所述第一填充物图案和所述第二填充物一起部分地填充所述通路；
蚀刻所述第二填充物以形成第二填充物图案；
蚀刻所述层间绝缘膜以形成沟槽；
在形成所述沟槽期间，蚀刻所述第一填充物图案和所述第二填充物图案，以形成剩余填充物图案；
去除所述剩余填充物图案和所述蚀刻停止层；以及
在所述通路和所述沟槽内形成布线结构，所述布线结构电连接到所述下布线，
其中所述通路包括下部和设置在所述下部上的上部，以及
其中所述沟槽包括所述通路的所述上部。
2.根据权利要求1所述的方法，其中所述第一填充物和所述第二填充物包括相同的材料。
3.根据权利要求2所述的方法，其中所述第一填充物和所述第二填充物每个包括底部抗反射涂层(BARC)。
4.根据权利要求1所述的方法，其中所述通路包括填充有所述第一填充物的第一部分和未填充有所述第一填充物的第二部分，当所述第一填充物被蚀刻时，第一受损区沿着所述第二部分的侧壁形成在所述层间绝缘膜中。
5.根据权利要求4所述的方法，其中所述层间绝缘膜包括所述第一受损区和与所述第一受损区接触的第一未受损区，其中所述第一受损区的碳含量低于所述第一未受损区的碳含量。
6.根据权利要求1所述的方法，其中形成所述第一填充物包括在形成所述第一填充物的同时在所述层间绝缘膜上形成第一抗反射膜。
7.根据权利要求6所述的方法，其中形成所述第二填充物包括在形成所述第二填充物的同时在所述层间绝缘膜上形成第二抗反射膜。
8.根据权利要求7所述的方法，还包括在所述第二抗反射膜上形成光致抗蚀剂。
9.根据权利要求8所述的方法，还包括通过图案化所述光致抗蚀剂而形成光致抗蚀剂图案。
10.根据权利要求9所述的方法，其中所述光致抗蚀剂图案暴露所述第二抗反射膜的上表面的一部分。
11.一种制造半导体器件的方法，所述方法包括：
形成下布线；
在所述下布线上形成蚀刻停止层；
形成覆盖所述下布线和所述蚀刻停止层的层间绝缘膜；
在所述层间绝缘膜中形成通路，所述通路暴露所述蚀刻停止层的上表面；
在所述通路中形成第一填充物；
蚀刻所述第一填充物以形成第一填充物图案；
在所述通路内的所述第一填充物图案上形成第二填充物；
蚀刻所述第二填充物以形成第二填充物图案；
在所述通路内的所述第二填充物图案上形成第三填充物；
蚀刻所述第三填充物以形成第三填充物图案；
蚀刻所述层间绝缘膜以形成沟槽；
在形成所述沟槽期间，蚀刻所述第一填充物图案、所述第二填充物图案和所述第三填充物图案，以形成剩余填充物图案；
去除所述剩余填充物图案和所述蚀刻停止层；以及
在所述通路和所述沟槽内形成布线结构，所述布线结构电连接到所述下布线，
其中所述通路包括下部和设置在所述下部上的上部，以及
其中所述沟槽包括所述通路的所述上部。
12.一种制造半导体器件的方法，所述方法包括：
形成下布线；
在所述下布线上形成蚀刻停止层；
形成覆盖所述下布线和所述蚀刻停止层的层间绝缘膜；
在所述层间绝缘膜中形成通路，所述通路暴露所述蚀刻停止层的上表面；
在所述通路中形成第一填充物；
蚀刻所述第一填充物以形成第一填充物图案；
在所述通路内的所述第一填充物图案上形成第二填充物；
蚀刻所述第二填充物以形成第二填充物图案；
蚀刻所述层间绝缘膜以形成沟槽；
在形成所述沟槽期间，蚀刻所述第一填充物图案和所述第二填充物图案，以形成剩余填充物图案；
去除所述剩余填充物图案和所述蚀刻停止层；以及
在所述通路和所述沟槽内形成布线结构，所述布线结构电连接到所述下布线，
其中所述通路包括下部和设置在所述下部上的上部，
其中所述沟槽包括所述通路的所述上部，
其中所述通路包括填充有所述第一填充物的第一部分和未填充有所述第一填充物的第二部分，并且当所述第一填充物被蚀刻时，第一受损区沿着所述第二部分的侧壁形成在所述层间绝缘膜中，以及
其中所述通路包括填充有所述第二填充物的第三部分和未填充有所述第二填充物的第四部分，所述第三部分是所述第一部分的一部分，并且当所述第二填充物被蚀刻时，第二受损区沿着所述第四部分的侧壁形成在所述层间绝缘膜中。
13.根据权利要求12所述的方法，还包括：
在所述通路内的所述第二填充物图案上形成第三填充物；以及
蚀刻所述第三填充物以形成第三填充物图案，
其中所述第一填充物图案至所述第三填充物图案被蚀刻以形成所述剩余填充物图案。
14.根据权利要求12所述的方法，其中所述第一填充物和所述第二填充物包括相同的材料。
15.根据权利要求14所述的方法，其中所述第一填充物和所述第二填充物的每个包括底部抗反射涂层(BARC)。
16.根据权利要求12所述的方法，其中所述第二受损区的碳含量低于所述第一受损区的碳含量。
17.根据权利要求12所述的方法，其中所述层间绝缘膜包括所述第一受损区以及与所述第一受损区接触的第一未受损区，其中所述第一受损区的碳含量低于所述第一未受损区的碳含量。
18.根据权利要求12所述的方法，其中形成所述第一填充物包括在形成所述第一填充物的同时在所述层间绝缘膜上形成第一抗反射膜。
19.根据权利要求18所述的方法，其中形成所述第二填充物包括在形成所述第二填充物的同时在所述层间绝缘膜上形成第二抗反射膜。
20.根据权利要求19所述的方法，还包括：
在所述第二抗反射膜上形成光致抗蚀剂；以及
通过图案化所述光致抗蚀剂而形成光致抗蚀剂图案，
其中所述光致抗蚀剂图案暴露所述第二抗反射膜的上表面的一部分。
CN201910174053.8A 2018-04-06 2019-03-08 半导体器件及其制造方法 Active CN110349911B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180040254A KR102592854B1 (ko) 2018-04-06 2018-04-06 반도체 장치 및 그 제조 방법
KR10-2018-0040254 2018-04-06

Publications (2)

Publication Number Publication Date
CN110349911A CN110349911A (zh) 2019-10-18
CN110349911B true CN110349911B (zh) 2023-09-01

Family

ID=68099070

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910174053.8A Active CN110349911B (zh) 2018-04-06 2019-03-08 半导体器件及其制造方法

Country Status (3)

Country Link
US (1) US10872808B2 (zh)
KR (1) KR102592854B1 (zh)
CN (1) CN110349911B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11107728B2 (en) * 2019-05-22 2021-08-31 International Business Machines Corporation Interconnects with tight pitch and reduced resistance
US11600519B2 (en) * 2019-09-16 2023-03-07 International Business Machines Corporation Skip-via proximity interconnect

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040057517A (ko) * 2002-12-26 2004-07-02 주식회사 하이닉스반도체 듀얼 다마신 패턴 형성 방법
CN101667555A (zh) * 2005-12-07 2010-03-10 佳能株式会社 使用双镶嵌工艺制造半导体器件的方法以及制造具有连通孔的制品的方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6534866B1 (en) * 2000-04-13 2003-03-18 Micron Technology, Inc. Dual damascene interconnect
US6514860B1 (en) 2001-01-31 2003-02-04 Advanced Micro Devices, Inc. Integration of organic fill for dual damascene process
US7005390B2 (en) * 2002-10-09 2006-02-28 Intel Corporation Replenishment of surface carbon and surface passivation of low-k porous silicon-based dielectric materials
US7348281B2 (en) 2003-09-19 2008-03-25 Brewer Science Inc. Method of filling structures for forming via-first dual damascene interconnects
KR100571407B1 (ko) * 2003-12-31 2006-04-14 동부아남반도체 주식회사 반도체 소자의 배선 제조 방법
KR100602086B1 (ko) 2004-07-13 2006-07-19 동부일렉트로닉스 주식회사 반도체 소자의 배선 형성방법
US7232748B2 (en) 2004-07-22 2007-06-19 Texas Instruments Incoporated BARC/resist via etchback process
US7192863B2 (en) * 2004-07-30 2007-03-20 Texas Instruments Incorporated Method of eliminating etch ridges in a dual damascene process
JP2006128543A (ja) 2004-11-01 2006-05-18 Nec Electronics Corp 電子デバイスの製造方法
KR100690881B1 (ko) 2005-02-05 2007-03-09 삼성전자주식회사 미세 전자 소자의 듀얼 다마신 배선의 제조 방법 및 이에의해 제조된 듀얼 다마신 배선을 구비하는 미세 전자 소자
US20060223309A1 (en) * 2005-03-31 2006-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Dual-damascene process for manufacturing semiconductor devices
US7422981B2 (en) 2005-12-07 2008-09-09 Canon Kabushiki Kaisha Method for manufacturing semiconductor device by using dual damascene process and method for manufacturing article having communicating hole
CN101330039B (zh) * 2007-06-18 2010-06-09 中芯国际集成电路制造(上海)有限公司 利用通孔塞消除负载效应的方法
US7781332B2 (en) * 2007-09-19 2010-08-24 International Business Machines Corporation Methods to mitigate plasma damage in organosilicate dielectrics using a protective sidewall spacer
KR20160112203A (ko) * 2015-03-18 2016-09-28 삼성전자주식회사 배선 구조물, 배선 구조물 형성 방법 및 반도체 장치의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040057517A (ko) * 2002-12-26 2004-07-02 주식회사 하이닉스반도체 듀얼 다마신 패턴 형성 방법
CN101667555A (zh) * 2005-12-07 2010-03-10 佳能株式会社 使用双镶嵌工艺制造半导体器件的方法以及制造具有连通孔的制品的方法

Also Published As

Publication number Publication date
US20190311944A1 (en) 2019-10-10
CN110349911A (zh) 2019-10-18
US10872808B2 (en) 2020-12-22
KR20190117126A (ko) 2019-10-16
KR102592854B1 (ko) 2023-10-20

Similar Documents

Publication Publication Date Title
KR101849728B1 (ko) 상호접속 구조 및 이를 형성하는 방법
US8298935B2 (en) Dual damascene process
KR101476544B1 (ko) 개선된 비아 랜딩 프로파일을 위한 신규한 패터닝 방법
US8062971B2 (en) Dual damascene process
US11011421B2 (en) Semiconductor device having voids and method of forming same
US10181421B1 (en) Liner recess for fully aligned via
US8455768B2 (en) Back-end-of-line planar resistor
CN109698133B (zh) 包括钝化间隔物的半导体器件及其制造方法
CN110890319A (zh) 制造半导体器件的互连线的方法
US20140159201A1 (en) Single pattern high precision capacitor
US6159840A (en) Fabrication method for a dual damascene comprising an air-gap
US10741473B2 (en) Structure to enable higher current density in integrated circuit resistor
KR20180061473A (ko) 반도체 장치 및 그 제조 방법
CN110349911B (zh) 半导体器件及其制造方法
CN112563242A (zh) 半导体装置
US10453794B2 (en) Interconnect structure for semiconductor devices
TWI636543B (zh) 內連線結構及其製造方法
CN108573912B (zh) 半导体结构及其形成方法
US10153233B1 (en) Interconnect structure and fabricating method thereof
KR20240039856A (ko) 집적회로 소자
US9941172B2 (en) Method for fabricating semiconductor device including a via hole in a mask pattern

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant