CN110335849B - 显示装置、阵列基板及其制作方法 - Google Patents

显示装置、阵列基板及其制作方法 Download PDF

Info

Publication number
CN110335849B
CN110335849B CN201910555868.0A CN201910555868A CN110335849B CN 110335849 B CN110335849 B CN 110335849B CN 201910555868 A CN201910555868 A CN 201910555868A CN 110335849 B CN110335849 B CN 110335849B
Authority
CN
China
Prior art keywords
metal film
layer
metal
array substrate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910555868.0A
Other languages
English (en)
Other versions
CN110335849A (zh
Inventor
胡小波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201910555868.0A priority Critical patent/CN110335849B/zh
Publication of CN110335849A publication Critical patent/CN110335849A/zh
Application granted granted Critical
Publication of CN110335849B publication Critical patent/CN110335849B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了一种阵列基板及其制作方法、一种显示装置,该制作方法包括:提供一基板;在所述基板上形成金属膜;处理所述金属膜的表面,使所述金属膜的表面粗糙度达到目标粗糙度值;将所述达到目标粗糙度值的金属膜进行图案化处理,以形成源极、漏极;在所述源极、所述漏极上形成平坦层。该方案提高了用作于导电层的所述金属膜与其相邻的膜层之间的附着力,以此提高了阵列基板以及显示装置的良品率。

Description

显示装置、阵列基板及其制作方法
技术领域
本发明涉及显示技术领域,尤其涉及显示器件的制造,具体涉及一种显示装置、阵列基板及其制作方法。
背景技术
随着显示技术的发展,人们对显示器的响应速度的要求越来越高,目前显示器中的导电层也倾向于采用可以服务于高分辨率、高刷新速率的导电金属材料来制备。
现有技术中,具备上述要求的导电层和与所述导电层相邻的膜层之间的附着力较差,尤其是在导电层上低温沉积膜层,然后经过后续的高温制程后,导电层和其上方的膜层之间容易出现分离现象。
因此,有必要提供一种阵列基板以及阵列基板的制作方法和一种显示装置来解决现有技术中导电层和其上方的膜层之间容易分离的问题,以提高导电层和与所述导电层相邻的膜层之间的附着力。
发明内容
本发明的目的在于提供一种阵列基板及其制作方法、一种显示装置,通过处理金属膜,使得金属膜的表面粗糙度达到目标粗糙度值,解决了用作于导电层的所述金属膜和其上方的膜层之间容易出现分离现象的问题。
本发明实施例提供一种阵列基板的制作方法,包括:
提供一基板;
在所述基板上形成金属膜;
处理所述金属膜的表面,使所述金属膜的表面粗糙度达到目标粗糙度值;
将所述达到目标粗糙度值的金属膜进行图案化处理,以形成源极、漏极;
在所述源极、所述漏极上形成平坦层。
在一实施例中,所述金属膜的组成材料包括金属单质、合金中的至少一种。在一实施例中,所述金属膜包括第一金属膜和第二金属膜,所述在所述基板上形成金属膜的步骤包括:
在所述基板以及所述半导体层上形成所述第一金属膜;
在所述第一金属膜上形成所述第二金属膜。
在一实施例中,所述第二金属膜的组成材料包括钼金属、钛金属、钨金属、钽金属、钛钼合金中的至少一种。
在一实施例中,所述处理所述金属膜的表面,使所述金属膜的表面粗糙度达到目标粗糙度值的步骤包括:
利用惰性气体处理所述金属膜的表面,使所述金属膜的表面粗糙度达到目标粗糙度值。
在一实施例中,所述目标粗糙度值不小于4.09纳米。
在一实施例中,所述平坦层的组成材料包括SiOx、SiNx中的至少一种,其中x为正整数。
在一实施例中,所述在所述基板上形成金属膜的步骤还包括:
在所述基板上形成栅极绝缘膜;
处理所述栅极绝缘膜的表面,以增加所述栅极绝缘膜的表面粗糙度;
在所述经过处理的栅极绝缘膜上形成所述金属膜。
本发明实施例还提供一种阵列基板,所述阵列基板采用如上所述的方法制备。
本发明实施例还提供一种显示装置,所述显示装置包括如上所述的阵列基板。
本发明提供了一种阵列基板及其制作方法、一种显示装置,处理所述阵列基板中的金属膜的表面,使所述金属膜的表面粗糙度达到目标粗糙度值,用于增加所述金属膜与其相邻膜层之间的附着力,解决了用作于导电层的所述金属膜和其上方的膜层之间容易出现分离现象的问题,提高了阵列基板以及显示装置的良品率。
附图说明
下面通过附图来对本发明进行进一步说明。需要说明的是,下面描述中的附图仅仅是用于解释说明本发明的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种阵列基板的制作方法的流程图。
图2为本发明实施例提供的另一种阵列基板的制作方法的流程图。
图3为本发明实施例提供的又一种阵列基板的制作方法的流程图。
图4为本发明实施例提供的再一种阵列基板的制作方法的流程图。
图5为本发明实施例提供的阵列基板的制作方法的场景示意图。
图6为本发明实施例提供的一种阵列基板的剖面示意图。
图7为本发明实施例提供的另一种阵列基板的剖面示意图。
图8为本发明实施例提供的又一种阵列基板的剖面示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整的描述。显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在本发明的描述中,需要理解的是,术语“上”、“下”、“侧面”等指示的方位或位置关系为基于附图所示的方位或位置关系,其中,“上”只是表面在物体上方,具体指代正上方、斜上方、上表面都可以,只要居于物体水平之上即可,而“表面”则是指代两个物体相互直接接触,以上方位或位置关系仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
需要注意的是,术语“厚度”是中性词,不表示偏向厚或薄,只是表示存在一个参考值,数值不确定,会根据实际情况而定。
另外,还需要说明的是,附图提供的仅仅是和本发明关系比较密切的结构和/或步骤,省略了一些与发明关系不大的细节,目的在于简化附图,使发明点一目了然,而不是表明实际中装置和/或方法就是和附图一模一样,不作为实际中装置和/或方法的限制。
本发明提供一种阵列基板的制作方法,所述方法包括如图1-5所示的实施例以及所述实施例的组合。
如图1所示,所述阵列基板的制作方法包括如下步骤:
S1,提供一基板。
在一实施例中,所述基板可以采用玻璃基板,所述玻璃基板的组成材料包括:石英粉、碳酸锶、碳酸钡、硼酸、硼酐、氧化铝、碳酸钙、硝酸钡、氧化镁、氧化锡、氧化锌中的至少一种。
S2,在所述基板上形成金属膜。
在一实施例中,所述金属膜可以包括一层金属材料,所述金属膜的组成材料包括金属单质、合金中的至少一种。具体的,当所述金属膜的组成材料为金属单质时,所述金属单质可以为但不限制于铜金属、钼金属、钛金属或者铝金属;当所述金属膜的组成材料为合金时,所述合金可以为但不限制于钼铜合金,钛铜合金;可以理解的,所述金属膜的组成材料也可以为所述金属单质与所述合金的混合物。
在一实施例中,所述金属膜可以包括第一金属膜和第二金属膜,如图2所示,所述在所述基板上形成金属膜的步骤可以包括如下步骤:
S201,在所述基板以及所述半导体层上形成所述第一金属膜。
在一实施例中,所述第一金属膜的组成材料可以包括金属单质、合金中的至少一种,具体的可以参考上文关于所述金属膜包括一层金属材料时的相关描述。
S202,在所述第一金属膜上形成所述第二金属膜。
在一实施例中,所述第二金属膜的组成材料可以包括钼金属、钛金属、钨金属、钽金属、钛钼合金中的至少一种。
可以理解的,将所述第二金属膜设于所述第一金属膜上方,并且所述第二金属膜的表面附着性大于所述第一金属膜的表面附着性,因此所述第二金属膜可以在保护所述第一金属膜的同时,也可以提高所述金属膜整体与所述金属膜与其上方的膜层之间的附着力,缓解两者之间的剥离现象。
在一实施例中,所述第一金属膜的组成材料可以为钼金属,所述第二金属膜的组成材料可以为铜金属。
在一实施例中,所述阵列基板还可以包括栅极绝缘膜,如图3所示,所述在所述基板上形成金属膜的步骤还可以包括如下步骤:
S203,在所述基板上形成栅极绝缘膜。
在一实施例中,所述栅极绝缘膜可以为但不限于SiNx与SiO2的复合膜层,其中x为正整数。
S204,处理所述栅极绝缘膜的表面,以增加所述栅极绝缘膜的表面粗糙度。
在一实施例中,可以利用惰性气体处理所述栅极绝缘膜的表面,以增加所述栅极绝缘膜的表面粗糙度。所述利用惰性气体处理的方法可以为等离子处理的方法,此处可以包括但不限制于通过放电、高频电磁振荡、冲击波及高能辐射等方法使惰性气体产生等离子体,对被栅极绝缘膜的表面进行处理;其中,所述惰性气体可以包括氩气、氦气中的至少一种。
可以理解的,所述等离子处理过程中的温度、压力的实际数值应该处于不能对所述栅极绝缘膜产生实质性损伤以至于可以增加所述栅极绝缘膜的表面粗糙度这两者之间范围。
在一实施例中,还可以利用喷砂、熔射或者药液腐蚀等方法处理所述栅极绝缘膜的表面,以增加所述栅极绝缘膜的表面粗糙度。
S205,在所述经过处理的栅极绝缘膜上形成所述金属膜。
可以理解的,由于所述栅极绝缘膜表面粗糙度增加了,所述金属膜与所述栅极绝缘膜之间的附着力也增加了。
S3,处理所述金属膜的表面,使所述金属膜的表面粗糙度达到目标粗糙度值。
其中,所述处理的方法可以参考上文提到的相关描述。
同理,所述等离子处理过程中的温度、压力的实际数值应该处于不能对所述金属膜产生实质性损伤以至于可以增加所述金属膜的表面粗糙度这两者之间范围;需要注意的是,所述目标粗糙度值可以预先设置,后期通过控制等离子处理的强度和时长,在满足上述条件的前提下,使得使所述金属膜的表面粗糙度达到所述目标粗糙度值。
在一实施例中,所述目标粗糙度值可以不小于4.09纳米。例如,所述金属膜可以为表面粗糙度相对较大的铜金属膜,具体的,分子直径为
Figure GDA0003103348120000061
的铜金属膜通过氩气进行等离子处理后,其表面粗糙度由3.49纳米提高至4.09纳米,其中
Figure GDA0003103348120000062
米=0.1纳米=10-4微米。
S4,将所述达到目标粗糙度值的金属膜进行图案化处理,以形成源极、漏极。
其中,所述图案化处理可以包括但不限于涂布光阻、软烘、曝光、显影、硬烤、蚀刻、剥落等步骤。
S5,在所述源极、所述漏极上形成平坦层。
在一实施例中,所述平坦层的组成材料可以包括SiOx、SiNx中的至少一种,其中x为正整数;其中,所述平坦层的形成方式可以为低温沉积方式,进一步的,所述平坦层的形成方式可以为溅射方式。由于溅射工艺是以一定能量的粒子轰击固体表面,使固体近表面的原子或分子获得足够大的能量而最终逸出固体表面的工艺,可以理解的,溅射工艺不属于高温沉积,可以节约成本,而且溅射工艺溅射出来的粒子多呈原子态,而且有较大的能量,可以增加所述粒子与所述金属膜之间的牢固性,进一步提升两者之间的附着力;可以理解的所述平坦层是为了使得所述阵列基板的膜层暂时处于同一水平高度,因此所述平坦层还可以形成于所述源极、所述漏极之间的膜层上。
在一实施中,如图4、5所示,所述阵列基板的制作方法还可以包括如下步骤:
S001,提供一基板01。
其中,所述基板01可以参考上文提到的所述基板的相关描述。
S002,在所述基板01上形成栅极层02。
其中,所述栅极层02的组成材料可以为金属导电材料,进一步的,所述栅极层02的组成材料可以为铜金属;可以理解的,所述栅极层02是经过金属材料图案化以后形成的。
S003,在所述栅极层02以及所述基板01上形成栅极绝缘层03。
其中,所述栅极绝缘层03可以参考上文提到的所述栅极绝缘膜的相关描述;所述栅极绝缘层03可以采用高温沉积法形成。
S004,在所述栅极绝缘层03上形成半导体层04。
其中,步骤S004对应的阵列基板的结构可以参考图5(1),所述半导体层04可以与所述栅极层02相对设置,所述半导体层04的组成材料可以为金属氧化物,进一步的,所述半导体膜的组成材料可以包括但不限定于铟镓锌氧化物、铟锌氧化物、非晶硅、多晶硅。
S005,在所述半导体层04以及所述栅极绝缘层03上形成金属膜05。
其中,步骤S005对应的阵列基板的结构可以参考图5(2),所述金属膜05可以参考上文提到的所述金属膜的相关描述,所述金属膜07的厚度可以大于所述半导体层04的厚度,以保护所述半导体层04。
需要注意的是,为了保护所述半导体层04不受后期等离子处理的影响,所述金属膜05的厚度可以大于所述半导体层04的厚度。
S006,利用惰性气体06处理所述金属膜05的表面,使所述金属膜05的表面粗糙度达到目标粗糙度值。
其中,步骤S006对应的阵列基板的结构可以参考图5(3)以及图5(4),所述惰性气体06可以参考上文提到的所述惰性气体的相关描述。
可以理解的,还可以利用喷砂、熔射或者药液腐蚀等方法处理所述金属膜05的表面,使所述金属膜05的表面粗糙度达到目标粗糙度值。
S007,将所述达到目标粗糙度值的金属膜07进行图案化处理,以形成源极08、漏极09。
其中,步骤S007对应的阵列基板的结构可以参考图5(5),所述图案化处理可以参考上文提到的所述图案化处理的相关描述;具体的,所述源极08、所述漏极09可以分别设置于所述半导体层04两侧,其中所述源极08、所述漏极09的相对位置不做限定,位置并且所述栅极层02对应一所述源极08、一所述漏极09。
S008,在所述源极08、所述漏极09以及所述半导体层04上依次形成平坦层10、像素电极层11。
其中,步骤S008对应的阵列基板的结构可以参考图5(6),所述平坦层10可以参考上文提到的所述平坦层的相关描述。
特别的,所述像素电极层11可以与所述源极08或者漏极09相对设置,并且所述像素电极层11通过通孔与所述源极08或者所述漏极09连接,以获取所述源极08或者所述漏极09的电压。
其中,所述像素电极层11可以为透明材料,例如:所述所述像素电极层11的组成材料可以为但不限于氧化铟锡、铟锌氧化物的任何形式的透明导电材料;所述像素电极层11也可以为具备良好的导电率以及高反射率的材料。
本发明还提供一种阵列基板,所述阵列基板采用包括但不限于上述方法制备而成。
在一实施例中,如图6所示,所述阵列基板600包括基板601、设于所述基板601上的栅极层602、设于所述基板601以及所述栅极层602上的栅极绝缘层603、设于所述栅极绝缘层603上的半导体层604、源极605以及漏极606、设于所述半导体层604、源极605以及漏极606上的平坦层607、贯穿所述平坦层607并且设于所述平坦层607上的像素电极层608。
其中,所述半导体层604与所述栅极层602相对设置;所述源极605、漏极606与所述半导体层604同层设置,并且设于所述半导体层604的两侧,其中所述源极605、漏极606的相对位置不做限定;所述像素电极层608与所述源极605或者所述漏极606相对设置,并且所述像素电极层608通过通孔技术与所述源极605或者所述漏极606连接。
具体的,所述基板601、所述栅极层602、所述栅极绝缘层603、所述半导体层604、所述源极605、所述漏极606、所述平坦层607以及所述像素电极层608的材料可以参考上文的相关描述。
需要注意的是,所述源极605、所述漏极606的表面是经过惰性气体、喷砂、熔射或者药液腐蚀等处理的,并且所述源极605、所述漏极606的表面粗糙度可以不小于4.09纳米。
进一步的,所述栅极绝缘层603的表面也可以经过惰性气体、喷砂、熔射或者药液腐蚀等处理以增加所述栅极绝缘层603的表面粗糙度。
在一实施例中,如图7所示,所述阵列基板700包括基板701、设于所述基板701上的半导体层702、设于所述半导体层702上的栅极绝缘层703、设于所述栅极绝缘层703上的栅极层704、设于所述基板701、半导体层702、栅极绝缘层703以及栅极层704上的内部绝缘层705、贯穿所述内部绝缘层705并且设于内部绝缘层705上的源极706、漏极707、设于所述内部绝缘层705、所述源极706以及所述漏极707上的平坦层708。
其中,所述栅极层704与所述半导体层702、所述栅极绝缘层703相对设置,并且所述半导体层702的两侧边界应该大于所述栅极绝缘层703和所述栅极层704的两侧边界;所述源极706、漏极707同层设置,并且设于所述栅极绝缘层703和所述栅极层704的两侧边界之外,其中所述源极706、漏极707的相对位置不做限定,所述源极706、漏极707分别通过通孔技术与所述半导体层702的两侧连接。
具体的,所述基板701、所述栅极层704、所述栅极绝缘层703、所述半导体层702、所述源极706、所述漏极707以及所述平坦层708的材料可以参考上文的相关描述;所述内部绝缘层705的组成材料可以包括但不限于氧化硅。
需要注意的是,所述源极706、所述漏极707的表面是经过惰性气体、喷砂、熔射或者药液腐蚀等处理的,并且所述源极706、所述漏极707的表面粗糙度可以不小于4.09纳米。
进一步的,所述内部绝缘层705的表面也可以经过惰性气体、喷砂、熔射或者药液腐蚀等处理以增加所述内部绝缘层705的表面粗糙度。
在一实施例中,如图8所示,所述阵列基板800包括基板801、设于所述基板801上的栅极层802、设于所述基板801以及所述栅极层802上的栅极绝缘层803、设于所述栅极绝缘层803上的半导体层804、设于所述半导体层804上的沟道保护层805、设于所述栅极绝缘层803、半导体层804以及所述沟道保护层805上的介电层806、设于所述介电层806上的源极807、漏极808、设于所述源极807、漏极808以及所述介电层806上的平坦层809。
其中,所述栅极层802与所述半导体层804、所述沟道保护层805相对设置,并且所述半导体层804的两侧边界应该大于所述沟道保护层805的两侧边界;所述源极807、漏极808同层设置,并且设于所述沟道保护层805的两侧边界之外,其中所述源极807、漏极808的相对位置不做限定,所述源极807、漏极808分别通过通孔技术与所述半导体层804的两侧连接。
具体的,所述基板801、所述栅极层802、所述栅极绝缘层803、所述半导体层804、所述源极807、所述漏极808以及所述平坦层809的材料可以参考上文的相关描述;所述沟道保护层805的组成材料可以包括但不限于氧化硅、氮化硅;所述介电层806可以采用等离子体增强化学的气相沉积法形成。
需要注意的是,所述源极807、所述漏极808的表面是经过惰性气体、喷砂、熔射或者药液腐蚀等处理的,并且所述源极807、所述漏极808的表面粗糙度可以不小于4.09纳米。
进一步的,所述介电层806的表面也可以经过惰性气体、喷砂、熔射或者药液腐蚀等处理以增加所述介电层806的表面粗糙度。
本发明还提供一种显示装置,所述显示装置包括如上所述的阵列基板。
本发明提供了一种阵列基板及其制作方法、一种显示装置,处理所述阵列基板中的金属膜的表面,使所述金属膜的表面粗糙度达到目标粗糙度值,用于增加所述金属膜与其相邻膜层之间的附着力,解决了用作于导电层的所述金属膜和其上方的膜层之间容易出现分离现象的问题,提高了阵列基板以及显示装置的良品率。
以上对本发明实施例所提供的一种阵列基板的结构、一种显示装置的结构以及所述阵列基板的制作方法进行了详细介绍,本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想;本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例的技术方案的范围。

Claims (8)

1.一种阵列基板的制作方法,其特征在于,包括:
提供一基板;
在所述基板上形成栅极绝缘膜;
通过氩气或氦气处理所述栅极绝缘膜的表面,以增加所述栅极绝缘膜的表面粗糙度;
在所述经过处理的栅极绝缘膜上形成金属膜;
通过氩气或氦气处理所述金属膜的表面,使所述金属膜的表面粗糙度达到目标粗糙度值;
将所述达到目标粗糙度值的金属膜进行图案化处理,以形成源极、漏极;
通过溅射在所述源极、所述漏极上形成平坦层。
2.如权利要求1所述的阵列基板的制作方法,其特征在于,所述金属膜的组成材料包括金属单质、合金中的至少一种。
3.如权利要求1所述的阵列基板的制作方法,其特征在于,所述金属膜包括第一金属膜和第二金属膜,所述在所述基板上形成金属膜的步骤包括:
在所述基板以及半导体层上形成所述第一金属膜;
在所述第一金属膜上形成所述第二金属膜。
4.如权利要求3所述的阵列基板的制作方法,其特征在于,所述第二金属膜的组成材料包括钼金属、钛金属、钨金属、钽金属、钛钼合金中的至少一种。
5.如权利要求1所述的阵列基板的制作方法,其特征在于,所述目标粗糙度值不小于4.09纳米。
6.如权利要求1所述的阵列基板的制作方法,其特征在于,所述平坦层的组成材料包括SiOx、SiNx中的至少一种,其中x为正整数。
7.一种阵列基板,其特征在于,所述阵列基板采用如权利要求1-6任一项所述的方法制备。
8.一种显示装置,其特征在于,所述显示装置包括如权利要求7所述的阵列基板。
CN201910555868.0A 2019-06-25 2019-06-25 显示装置、阵列基板及其制作方法 Active CN110335849B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910555868.0A CN110335849B (zh) 2019-06-25 2019-06-25 显示装置、阵列基板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910555868.0A CN110335849B (zh) 2019-06-25 2019-06-25 显示装置、阵列基板及其制作方法

Publications (2)

Publication Number Publication Date
CN110335849A CN110335849A (zh) 2019-10-15
CN110335849B true CN110335849B (zh) 2021-11-02

Family

ID=68140457

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910555868.0A Active CN110335849B (zh) 2019-06-25 2019-06-25 显示装置、阵列基板及其制作方法

Country Status (1)

Country Link
CN (1) CN110335849B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1652350A (zh) * 2003-11-25 2005-08-10 三星Sdi株式会社 薄膜晶体管及其制造方法
CN101060137A (zh) * 2006-04-18 2007-10-24 中华映管股份有限公司 薄膜晶体管及其制造方法
CN103295970A (zh) * 2013-06-05 2013-09-11 京东方科技集团股份有限公司 阵列基板、其制造方法及显示装置
CN105206617A (zh) * 2015-08-26 2015-12-30 武汉华星光电技术有限公司 阵列基板的制造方法
CN105655391A (zh) * 2016-01-28 2016-06-08 武汉华星光电技术有限公司 Tft阵列基板及其制作方法
CN106920753A (zh) * 2017-04-25 2017-07-04 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示器
CN107591359A (zh) * 2017-08-15 2018-01-16 深圳市华星光电技术有限公司 阵列基板及其制作方法、提高膜层间的粘附性的方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1652350A (zh) * 2003-11-25 2005-08-10 三星Sdi株式会社 薄膜晶体管及其制造方法
CN101060137A (zh) * 2006-04-18 2007-10-24 中华映管股份有限公司 薄膜晶体管及其制造方法
CN103295970A (zh) * 2013-06-05 2013-09-11 京东方科技集团股份有限公司 阵列基板、其制造方法及显示装置
CN105206617A (zh) * 2015-08-26 2015-12-30 武汉华星光电技术有限公司 阵列基板的制造方法
CN105655391A (zh) * 2016-01-28 2016-06-08 武汉华星光电技术有限公司 Tft阵列基板及其制作方法
CN106920753A (zh) * 2017-04-25 2017-07-04 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示器
CN107591359A (zh) * 2017-08-15 2018-01-16 深圳市华星光电技术有限公司 阵列基板及其制作方法、提高膜层间的粘附性的方法

Also Published As

Publication number Publication date
CN110335849A (zh) 2019-10-15

Similar Documents

Publication Publication Date Title
TWI355675B (en) A silicon nitride film, a semiconductor device, a
JP4228560B2 (ja) キャパシタ素子及びその製造方法
JPH0897279A (ja) 半導体装置の製造方法
WO2013174108A1 (zh) 薄膜晶体管及其制作方法及阵列基板
WO2013185433A1 (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN103972110A (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
US7220639B2 (en) Method for fabricating a MIM capacitor high-K dielectric for increased capacitance density and related structure
US6220204B1 (en) Film deposition method for forming copper film
JP4080972B2 (ja) 銅配線用のアモルファス・バリア層を有する半導体デバイスおよびその製造方法
CN110335849B (zh) 显示装置、阵列基板及其制作方法
WO2009108488A1 (en) A process for selective growth of films during ecp plating
CN108766972B (zh) 薄膜晶体管及其制作方法、显示基板
US9985237B2 (en) Method of manufacturing an organic light emitting diode by lift-off
US6900083B2 (en) Method of forming multi-layers for a thin film transistor
US6333215B1 (en) Method for manufacturing a semiconductor device
KR100220933B1 (ko) 반도체 소자의 금속배선 형성방법
JP4068204B2 (ja) プラズマ成膜方法
JPS5987834A (ja) 薄膜形成方法
CN102403265A (zh) 一种半导体器件通孔的形成方法
WO2022115992A1 (zh) 氧化物薄膜晶体管及其制备方法、显示装置
JP3746924B2 (ja) 液晶表示装置のアクティブパネルの製造方法
JP3288010B2 (ja) 半導体素子の金属配線形成方法
KR20000074692A (ko) 고밀도 플라즈마 산화막 사용한 반도체 소자의 층간절연막 형성방법
CN112490126B (zh) 晶体管及其制备方法
JPS63307271A (ja) スパッタ装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant