CN110326048B - 半导体存储装置、信息处理设备以及参考电势设置方法 - Google Patents

半导体存储装置、信息处理设备以及参考电势设置方法 Download PDF

Info

Publication number
CN110326048B
CN110326048B CN201880014081.7A CN201880014081A CN110326048B CN 110326048 B CN110326048 B CN 110326048B CN 201880014081 A CN201880014081 A CN 201880014081A CN 110326048 B CN110326048 B CN 110326048B
Authority
CN
China
Prior art keywords
resistance
semiconductor memory
state
reference potential
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880014081.7A
Other languages
English (en)
Other versions
CN110326048A (zh
Inventor
黑田真实
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN110326048A publication Critical patent/CN110326048A/zh
Application granted granted Critical
Publication of CN110326048B publication Critical patent/CN110326048B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1697—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

[问题]为了提供一种能够设置高度可靠的参考电势的半导体存储装置。[解决方案]根据本发明的半导体存储装置设置有：电阻元件，用于生成要提供给感测放大器的参考电势；以及开关单元，其具有至少两种状态，包括用于通过向电阻元件注入电流来生成要提供给感测放大器的参考电势的状态和用于向感测放大器提供外部生成的参考电势的状态。

Description

半导体存储装置、信息处理设备以及参考电势设置方法
技术领域
本公开涉及一种半导体存储装置、一种信息处理设备和一种参考电势设置方法。
背景技术
一种可变电阻半导体存储装置包括由至少一个可变电阻存储元件构成的存储元件，该存储元件基于电阻值存储至少二进制信息。此外，可变电阻半导体存储装置将电流流入选定的存储元件，并通过使用感测放大器，检测施加到存储元件的电阻器的电压值，以读取存储在存储元件中的逻辑值。此外，可变电阻半导体存储装置的存储元件具有这样的特征，即当施加阈值或更高的电压时，根据施加的电压的方向发生向高电阻或低电阻的变化。因此，可变电阻半导体存储装置需要在不高于阈值电压的电压下读取。此外，需要准备用于识别存储元件的电阻值的两个电阻值的中间值，用于参考，并且例如已经公开了一种半导体存储装置，其中，分别具有高电阻值和低电阻值的两个存储元件并联排列，并且获得了电阻值的平均值(专利文献1和2等)。
现有技术文献
专利文献
专利文献1：日本专利申请公开号2016-4589
专利文献2：日本专利申请公开号2009-238327
发明内容
本发明要解决的问题
然而，用于参考的存储元件需要高可靠性。此外，已知一种读取干扰现象，其中，值被施加用于读取的电流改变，并且以一定的概率在可变电阻存储元件中出现数据保持误差，并且在使用用于参考的可变电阻存储元件的情况下，读取数据时的可靠性有可能降低。
在这方面，本公开提出了一种能够以高可靠性设置参考电势的新颖且改进的半导体存储装置、一种信息处理设备和一种参考电势设置方法。
问题的解决方案
根据本公开，提供了一种半导体存储装置，包括：电阻元件，被配置为生成要提供给感测放大器的参考电势；以及开关单元，具有至少两种状态，包括通过将电流注入电阻元件而生成要提供给感测放大器的参考电势的状态以及将半导体存储装置外部生成的参考电势提供给感测放大器的状态。
此外，根据本公开，提供了一种包括至少一个上述半导体存储装置的信息处理设备。
此外，根据本公开，提供了一种参考电势设置方法，参考电势设置方法包括：在至少两种状态之间切换，至少两种状态包括通过将电流注入电阻元件而生成要提供给感测放大器的参考电势的状态以及将半导体存储装置外部生成的参考电势提供给感测放大器的状态，电阻元件被配置为生成要提供给感测放大器的参考电势。
本发明的效果
如上所述，根据本公开，可以提供能够以高可靠性设置参考电势的新颖且改进的半导体存储装置、信息处理设备和参考电势设置方法。
注意，本公开的效果不一定限于上述效果，并且与上述效果一起或者代替上述效果，可以实现本说明书中示出的任何效果，或者可以从本说明书中掌握的其他效果。
附图说明
图1是示出根据本公开实施方式的半导体存储装置以及与半导体存储装置相关的组件的说明图；
图2是示出根据实施方式方式的半导体存储装置的电路配置的示例的说明图；
图3A是示出用于数据存储的存储元件的配置示例的说明图；
图3B是示出用于数据存储的存储元件的配置示例的说明图；
图4A是示出用于参考的存储元件的配置示例的说明图；
图4B是示出用于参考的存储元件的配置示例的说明图；
图4C是示出用于参考的存储元件的配置示例的说明图；
图4D是示出用于参考的存储元件的配置示例的说明图；
图4E是示出用于参考的存储元件的配置示例的说明图；
图4F是示出用于参考的存储元件的配置示例的说明图；
图4G是示出用于参考的存储元件的配置示例的说明图；
图4H是示出用于参考的存储元件的配置示例的说明图；
图4I是示出用于参考的存储元件的配置示例的说明图；
图5是示出根据实施方式的半导体存储装置的操作示例的流程图；
图6是示出根据实施方式的半导体存储装置的电路配置的另一示例的说明图；
图7是示出根据实施方式的包括半导体存储装置的系统的配置示例的说明图；
图8是示出根据实施方式的包括半导体存储装置的系统的配置示例的说明图；
图9是示出根据实施方式的包括半导体存储装置的系统的配置示例的说明图；
图10是示出根据实施方式的包括半导体存储装置的系统的配置示例的说明图；
图11是示出可以安装根据实施方式的半导体存储装置的电子装置的功能配置的示例的说明图。
具体实施方式
在下文中，将参考附图详细描述本公开的优选实施方式。注意，在本说明书和附图中，具有基本相同的功能配置的组件将由相同的附图标记表示，并且省略多余的描述。
注意，将按以下顺序提供描述。
1.本公开的实施方式
1.1.概述
1.2.配置示例
2.应用示例
3.总结
<1.本公开的实施方式>
[1.1.概述]
在描述本公开的实施方式之前，将提供本公开的实施方式的概述。
如上所述，一种可变电阻半导体存储装置包括由至少一个可变电阻存储元件构成的存储元件，该存储元件基于电阻值存储至少二进制信息。此外，可变电阻半导体存储装置将电流流入选定的存储元件，并通过使用感测放大器，检测施加到存储元件的电阻器的电压值，以读取存储在存储元件中的逻辑值。此外，可变电阻半导体存储装置的存储元件具有这样的特征，即当施加阈值或更高的电压时，根据施加的电压的方向发生向高电阻或低电阻的变化。因此，可变电阻半导体存储装置需要在不高于阈值电压的电压下读取。
此外，需要准备用于识别存储元件的电阻值的两个电阻值的中间值，用于参考，并且例如已经公开了一种半导体存储装置，其中，分别具有高电阻值和低电阻值的两个存储元件并联排列，并且获得了电阻值的平均值。
在分别具有高电阻值和低电阻值的两个存储元件并联排列并且获得电阻值的平均值以生成参考电势的情况下，存储元件需要高可靠性。因此，如以上专利文献1和2中所述，已经公开了分别取具有高电阻和低电阻的存储元件的平均值，以提高参考的可靠性的技术。然而，不能避免存储元件的电阻值的变化，并且由于存储元件，难以高精度地控制平均值。
此外，已知一种读取干扰现象，其中，值被施加用于读取的电流改变，并且以一定的概率在可变电阻存储元件中出现数据保持误差，并且在使用用于参考的可变电阻存储元件的情况下，读取数据时的可靠性有可能降低。
因此，根据上述观点，本发明已经努力研究了一种技术，当从存储元件(特别是可变电阻存储元件)读取数据时，该技术能够以高可靠性设置参考电势。结果，本发明已经设计了一种技术，当从存储元件(特别是可变电阻存储元件)读取数据时，该技术能够以高可靠性设置参考电势，这将在后面描述。
上文已经描述了本公开实施方式的概述。
[1.2.配置示例]
接下来，将描述根据本公开实施方式的半导体存储装置1的功能配置的示例。图1是示出根据本公开实施方式的半导体存储装置1以及与半导体存储装置1相关的组件的说明图。在下文中，将参考图1描述根据本公开实施方式的半导体存储装置1的功能配置的示例。
如图1所示，根据本公开实施方式的半导体存储装置1包括参考电流发生器2、开关5和6、电流镜电流源10a和10b、电压箝位电路12a和12b、选择电路13a、选择电路副本13b、存储元件阵列20和参考电阻器30。此外，在图1中，还示出了输出用于执行开关5和6的切换的外部开关信号的外部开关信号输出单元3以及从半导体存储装置1的外部输出参考电势的外部参考电势输出单元4。
当从存储元件阵列20读取数据时，参考电流发生器2生成要流到存储元件阵列20中作为读取目标的存储元件的参考电流。参考电流发生器2包括例如恒流源和用于与电流镜电流源10a和10b形成电流镜的晶体管。
电流镜电流源10a和10b与参考电流发生器2一起形成电流镜，并且当从存储元件阵列20读取数据时，电流分别流向存储元件阵列20中作为读取目标的存储元件和参考电阻器30。
当从存储元件阵列20读取数据时，电压箝位12a和12b分别限制施加到存储元件阵列20中作为读取目标的存储元件和参考电阻器30的电压。
存储元件阵列20包括以矩阵形式排列的可变电阻存储元件。选择电路13a是当从存储元件阵列20读取数据时选择存储元件阵列20中的存储元件作为读取目标的电路。选择电路副本13b是当从存储元件阵列20读取数据时将参考电阻器30和电流镜电流源10b彼此连接的电路。
参考电阻器30是用于当从存储元件阵列20读取数据时将参考电势施加到感测放大器100的电阻元件。注意，设置参考电势的元件可以是可变电阻存储元件。
开关5是被配置为在参考电流发生器2和电流镜电流源10b之间的连接和断开之间切换的开关。如果参考电流发生器2和电流镜电流源10b彼此连接，则参考电流发生器2和电流镜电流源10b形成电流镜。同时，如果参考电流发生器2和电流镜电流源10b彼此不连接，则参考电流发生器2和电流镜电流源10b不形成电流镜。换言之，如果参考电流发生器2和电流镜电流源10b彼此不连接，则电流不提供给参考电阻器30。因此，也可以说，开关5是被配置为切换对参考电阻器30的电流供应和断开的开关。根据例如来自外部开关信号输出单元3的输出信号来执行开关5的供应和断开之间的切换。注意，开关5的电源和断开之间的切换可以由电源来执行，而不是根据信号来执行。换言之，当半导体存储装置1包含到产品中并且供电时，可以建立参考电流发生器2和电流镜电流源10b彼此连接的状态。
在以下描述中，参考电流发生器2和电流镜电流源10b通过开关5彼此连接的状态称为开关5的第一状态，参考电流发生器2和电流镜电流源10b通过开关5彼此断开的状态称为开关5的第二状态。
开关6是被配置为在感测放大器100和外部参考电势输出单元4之间的连接和断开之间切换的开关。如果感测放大器100和外部参考电势输出单元4彼此不连接，则如果选择电路副本13b处于连接状态，感测放大器100输入从参考电阻器30输出的电势。同时，如果感测放大器100和外部参考电势输出单元4彼此连接，则如果选择电路副本13b处于断开状态，感测放大器100输入从外部参考电势输出单元4输出的参考电势。
在以下描述中，感测放大器100和外部参考电势输出单元4通过开关6彼此断开的状态称为开关6的第一状态，并且感测放大器100和外部参考电势输出单元4通过开关6彼此连接的状态称为开关6的第二状态。
换言之，根据本公开实施方式的半导体存储装置1可以在参考电阻器30生成的电势和从外部输出的电势之间执行切换，作为从存储元件阵列20读取数据时使用的参考电势。因此，根据本公开实施方式的半导体存储装置1可以在需要高速读取数据的情况下使用由参考电阻器30生成的电势作为参考电势，并且可以在需要高精度读取数据的情况下使用从外部参考电势输出单元4输出的电势作为参考电势。
在上文中，已经参考图1描述了根据本公开实施方式的半导体存储装置1的功能配置的示例。接下来，将描述根据本公开实施方式的半导体存储装置1的电路配置的具体示例。
图2是示出根据本公开实施方式的半导体存储装置1的电路配置的示例的说明图。在图2中，除了半导体存储装置1之外，还示出了从半导体存储装置1的外部输出参考电势的外部参考电势输出单元4。在下文中，将参考图2描述根据本公开实施方式的半导体存储装置1的电路配置的示例。
图2所示的参考电流发生器2包括恒流源和用于与电流镜电流源10a和10b形成电流镜的晶体管。电流镜电流源10a和10b均由用于与参考电流发生器2形成电流镜的晶体管构成。
电压箝位12a和12b由晶体管构成，用于当从存储元件阵列20读取数据时，分别限制施加到存储元件阵列20中作为读取目标的存储元件和参考电阻器30的电压。
存储元件阵列20包括以矩阵形式排列的存储元件20a。存储元件20a包括可变电阻存储元件21a和串联连接到可变电阻存储元件21a的选择晶体管22a。选择晶体管22a具有连接到行选择线WL的栅极、连接到源极线SL的源极和连接到可变电阻存储元件21a的漏极。可变电阻存储元件21a基于电阻值存储至少二进制信息。
当从存储元件阵列20读取数据时，选择存储元件20a作为读取目标。此时，由于选择存储元件20a作为读取目标，所以首先选择行选择线WL。在选择行选择线WL之后，随着选择电路13a中的一个开关进入连接状态，选择存储元件20a，作为读取目标。当选择存储元件20a作为读取目标时，电流从电流镜电流源10a注入所选择的存储元件20a。由于电流的注入，施加到存储元件20a的电压被电压箝位电路12a放大并输出到感测放大器100。
为了确定施加到存储元件20a的电压，电流从电流镜电流源10b注入参考电阻器30。由于电流的注入，施加到参考电阻器30的电压被电压钳位12b放大，并作为参考电势输出到感测放大器100。在此处，根据本公开实施方式的半导体存储装置1可以通过切换开关5和6的状态来使用由外部参考电势输出单元4生成的电势作为参考电势。
在以下描述中，电流镜电流源10b和参考电阻器30通过选择电路副本13b彼此连接的状态称为选择电路副本13b的第一状态，并且电流镜电流源10b和参考电阻器30通过选择电路副本13b彼此断开的状态称为选择电路副本13b的第二状态。
注意，在图2中，两个电阻器R1和R2被图示为外部参考电势输出单元4。由电阻器R1和R2的分压比设置的电势输出到半导体存储装置1。
存储元件20a可以采用各种配置，并且图3A和图3B是示出用于数据存储的存储元件20a的配置的示例的说明图。可变电阻存储元件21a可以如图3A所示设置在源极线SL和选择晶体管22a之间，或者如图3B所示设置在源极线SL和行选择线WL之间。
在用于参考的存储元件用作设置参考电势的元件的情况下，存储元件中的一个可以是其中写入逻辑值“0”的存储元件，并且存储元件中的另一个可以是其中写入逻辑值“1”的存储元件。此外，在可变电阻存储元件用作用于参考的存储元件的情况下，可变电阻存储元件中的一个处于高阻(RH)状态，而另一个处于低阻(RL)状态。此外，由于存储元件彼此并联连接，所以存储元件的平均值用作参考。图4A至图4F是示出用于参考的存储元件的配置示例的说明图。用于参考的存储元件可以具有图4A至图4F中任一个的配置或者其他各种配置。
图4A至图4C示出了在两组彼此串联连接的两个可变电阻存储元件彼此并联排列以生成参考电势的情况下的配置示例。彼此串联连接的可变电阻存储元件中的一个具有高电阻，而另一个具有低电阻。因此，作为整体，处于高电阻状态的两个可变电阻存储元件和处于低电阻状态的两个可变电阻存储元件生成参考电势。图4A至图4C所示的配置之间的差异是选择晶体管的位置或者选择晶体管的存在与否。
图4D至图4F示出了在两组彼此并联连接的两个可变电阻存储元件彼此串联连接以生成参考电势的情况下的配置示例。彼此串联连接的可变电阻存储元件中的一个具有高电阻，而另一个具有低电阻。因此，作为整体，处于高电阻状态的两个可变电阻存储元件和处于低电阻状态的两个可变电阻存储元件生成参考电势。图4D至图4F所示的配置之间的差异是选择晶体管的位置或者选择晶体管的存在与否。
此外，作为用于参考的存储元件，可以使用处于低电阻状态的可变电阻存储元件和另一电阻器的串联组合。图4G至图4I是示出用于参考的存储元件的配置示例的说明图。图4G至图4I所示的配置之间的差异是选择晶体管的位置或者选择晶体管的存在与否。
接下来，将描述根据本公开实施方式的半导体存储装置1的操作示例。
图5是示出根据本公开实施方式的半导体存储装置1的操作示例的流程图。图5示出了半导体存储装置1的操作示例，其中，确定将半导体存储装置1中生成的电势还是从外部输出的电势用作参考电势，以执行数据读取处理。在下文中，将参考图5描述根据本公开实施方式的半导体存储装置1的操作示例。
半导体存储装置1根据来自外部开关信号输出单元3的信号执行开关5和6的切换控制(步骤S101)。例如，在设置在半导体存储装置1外部的处理器中确定是否使用参考电阻器30作为参考电势(步骤S102)，并且在参考电阻器30用作参考电势的情况下(步骤S102中的“是”)，半导体存储装置1操作开关5和6两者，以处于第一状态(步骤S103)。此后，半导体存储装置1根据选择电路13a和选择电路副本13b的选择开始向存储元件20a和参考电阻器30注入电流(步骤S104)。当电流注入存储元件20a和参考电阻器30时，半导体存储装置1然后等待，直到出现在感测节点SN上的电势和出现在参考节点RN上的电势之间的电势差出现在感测放大器100的输入上(步骤S105)。然后，半导体存储装置1在感测放大器100中完成电势差到逻辑值的转换(步骤S106)。
同时，在参考电阻器30不用作参考电势的情况下，换言之，在使用来自外部的电势的情况下(步骤S102中的“否”)，半导体存储装置1操作开关5和6两者，以处于第二状态，并且同时操作选择电路副本13b，以处于第二状态(步骤S107)。此后，半导体存储装置1根据选择电路13a的选择开始向存储元件20a注入电流(步骤S108)。当电流注入存储元件20a时，半导体存储装置1然后等待，直到出现在感测节点SN上的电势和出现在参考节点RN上的电势(换言之，从外部参考电势输出单元4输出的电势)之间的电势差出现在感测放大器100的输入上(步骤S109)。然后，半导体存储装置1在感测放大器100中完成电势差到逻辑值的转换(步骤S110)。
根据本公开的实施方式的半导体存储装置1可以使用通过使用半导体存储装置1内部的参考电阻器30生成的电势和从外部提供的电势中的任何一个，作为当通过执行这一系列操作从存储元件20a读取数据时使用的参考电势。
注意，在上述示例中，开关5和6以及选择电路副本13b切换到第一状态或第二状态，但是本公开不限于该示例。
例如，外部开关信号输出单元3可以输出仅用于将开关5切换到第一状态并将开关6和选择电路副本13b切换到第二状态的信号。由于只有开关5处于第一状态，开关6和选择电路副本13b处于第二状态，所以半导体存储装置1可以使用形成在半导体存储装置1外部的高精度电阻元件，作为用于参考的电阻元件。
此外，例如，外部开关信号输出单元3可以输出仅用于将开关6切换到第二状态并将开关5和选择电路副本13b切换到第一状态的信号。由于只有开关6处于第二状态，并且开关5和选择电路副本13b处于第一状态，所以半导体存储装置1可以向外部输出由参考电阻器30生成的电压值。当参考电阻器30生成的电压值从半导体存储装置1输出时，半导体存储装置1外部的处理器等可以监控该电压值。
图6是示出根据本公开实施方式的半导体存储装置1的电路配置的另一示例的说明图。如上所述，在用于参考的存储元件用作设置参考电势的元件的情况下，一个存储元件可以是其中写入逻辑值“0”的存储元件20b，并且另一存储元件可以是其中写入逻辑值“1”的存储元件20c。存储元件20b具有可变电阻存储元件21b和选择晶体管22b彼此串联连接的配置。类似地，存储元件20c具有可变电阻存储元件21c和选择晶体管22c彼此串联连接的配置。然后，存储元件20b和20c可以如图6所示以与存储元件阵列20相同的阵列提供，或者可以以不同的阵列提供。
可以在外部开关信号输出单元3、开关5和6以及选择电路副本13b之间提供保持至少两种状态的至少1比特的电阻器。换言之，可以根据开关5和6、选择电路副本13b和电阻器的输出来切换状态。然后，可以在从存储元件阵列20读取数据的操作之前执行电阻器的控制。
<2.应用示例>
根据本公开实施方式的一个或多个半导体存储装置1可以包含到与控制半导体存储装置1的控制电路相同的半导体装置中，或者可以包含到不同于控制半导体存储装置1的控制电路的半导体装置中。图7至图10是示出包括根据本公开实施方式的半导体存储装置1的系统的配置示例的说明图。
图7中示出的示例是半导体存储装置1连接到包括信号处理电路211的半导体装置210的示例，此外，外部参考电势输出单元4设置在半导体装置210的外部。信号处理电路211是生成用于从半导体存储装置1读取数据和在半导体存储装置1中写入数据的信号的电路。
图8中示出的示例是半导体存储装置1连接到包括信号处理电路211的半导体装置210的示例，此外，外部参考电势输出单元4设置在半导体装置210中。
图9中示出的示例是半导体存储装置1设置在包括信号处理电路211的半导体装置210中的示例，此外，外部参考电势输出单元4设置在半导体装置210外部。
图10中示出的示例是半导体存储装置1设置在包括信号处理电路211的半导体装置210中的示例，此外，外部参考电势输出单元4设置在半导体装置210中。
然后，根据本公开实施方式的半导体存储装置1可以安装在各种电子装置上。根据本公开实施方式的半导体存储装置1可以安装在其上的电子装置包括智能手机、桌面终端、数字静态照相机、数字摄像机、音乐播放器、机顶盒、计算机、电视、时钟、有源扬声器、耳机、游戏机、收音机、测量仪器、电子标签、信标等。
图11是示出可以安装根据本公开实施方式的半导体存储装置1的电子装置1000的功能配置的示例的说明图。图11所示的电子装置1000包括系统级封装1100、天线1110、扬声器1120、麦克风1130、显示装置1140、输入装置1150、传感器1160和电源1170。此外，系统级封装1100包括处理器1200、无线通信接口1210和音频电路1220。
天线1110是用于执行移动通信、无线LAN或短程通信的天线，并且连接到无线通信接口1210。扬声器1120输出声音并连接到音频电路1220。麦克风1130收集电子装置1000周围的环境声音，并连接到音频电路1220。
显示装置1140由例如液晶显示器、有机EL显示器、发光二极管(LED)指示器等配置，并且连接到处理器1200。输入装置1150由例如键盘、按钮、触摸板等配置，并且连接到处理器1200。
传感器1160具有光学传感器、位置传感器、加速度传感器、生物传感器、磁传感器、机械传感器、热传感器、电传感器、化学传感器等的功能。根据本公开实施方式的可变电阻半导体存储装置1可以连接到传感器1160。电源1170向电子装置1000供电，并且例如是从电池、AC适配器等供电的电源。
处理器1200是用于控制电子装置1000的操作的电子电路，并且根据本公开实施方式的可变电阻半导体存储装置1可以连接在系统级封装1100内部或者系统级封装1100外部。
无线通信接口1210具有诸如移动通信、无线LAN或短程通信等功能。根据本公开实施方式的可变电阻半导体存储装置1可以连接到无线通信接口1210。音频电路1220具有控制扬声器1120和麦克风1130的功能，并且根据本公开实施方式的可变电阻半导体存储装置1可以连接到音频电路1220。
由于根据本公开实施方式的可变电阻半导体存储装置1安装在这种电子装置1000上，所以可以高可靠性地设置参考电势，因此可以提高读取数据时的可靠性。
<3.总结>
如上所述，根据本公开的实施方式，提供了半导体存储装置1，其能够使用在半导体存储装置1中生成的参考电势和从外部提供的参考电势中的任何一个，作为从存储元件读取数据时使用的参考电势。
根据本公开的实施方式的半导体存储装置1使用在半导体存储装置1中生成的参考电势和在外部生成的参考电势中的任何一个，使得在高速从存储元件读取数据的情况下，可以使用在半导体存储装置1中生成的参考电势，在高可靠性地从存储元件读取数据的情况下，可以使用在外部生成的参考电势。
此外，根据本公开的实施方式的半导体存储装置1可以使用外部生成的参考电势来执行使用参考电势从存储元件读取数据，而不受存储元件的变化、读取干扰和数据保持误差的影响。因此，根据本公开实施方式的半导体存储装置1适合于根据所需可靠性构建系统。
根据本公开实施方式的半导体存储装置1可以是可变电阻半导体存储装置，例如，自旋随机存取存储器(自旋RAM)。
上文已经参考附图详细描述了本公开的优选实施方式，但是本公开的技术范围不限于这些示例。显然，在本公开的技术领域中具有普通知识的人可以在权利要求中描述的技术思想的范围内构思出各种修改或变更，并且应当理解，这些修改或变更自然落入本公开的技术范围内。
此外，本说明书中描述的效果仅仅是说明性的或示例性的，而不是限制性的。即，除了或代替上述效果，根据本公开的技术可以实现从本说明书的描述中对本领域技术人员显而易见的其他效果。
注意，以下配置也落在本公开的技术范围内。
(1)一种半导体存储装置，包括：
电阻元件，被配置为生成要提供给感测放大器的参考电势；以及
开关单元，具有至少两种状态，包括通过将电流注入电阻元件而生成要提供给感测放大器的参考电势的状态以及将半导体存储装置外部生成的参考电势提供给感测放大器的状态。
(2)根据(1)所述的半导体存储装置，其中，
所述开关单元包括：
第一开关，具有控制是否执行来自电流源的电流注入用于通过将电流注入电阻元件来生成要提供给感测放大器的参考电势的两种状态，以及
第二开关，具有控制是否将半导体存储装置外部生成的参考电势提供给感测放大器的两种状态。
(3)根据(1)或(2)所述的半导体存储装置，其中，根据来自半导体存储装置外部的信号来切换开关单元的状态。
(4)根据(1)至(3)中任一项所述的半导体存储装置，其中，所述参考电势由处于第一电阻状态的第一电阻元件和处于不同于所述第一电阻状态的第二电阻状态的第二电阻元件生成。
(5)根据(4)所述的半导体存储装置，其中，所述第一电阻元件和所述第二电阻元件包括可变电阻存储元件。
(6)根据(4)所述的半导体存储装置，其中，所述第一电阻元件和所述第二电阻元件包括可变磁阻存储元件。
(7)一种信息处理设备，包括至少一个根据(1)至(4)中任一项所述的半导体存储装置。
(8)一种参考电势设置方法，包括：
在至少两种状态之间切换，至少两种状态包括通过将电流注入电阻元件而生成要提供给感测放大器的参考电势的状态以及将半导体存储装置外部生成的参考电势提供给感测放大器的状态，电阻元件被配置为生成要提供给感测放大器的参考电势。
符号说明1：半导体存储装置
2：参考电流发生器
3：外部开关信号输出单元
4：外部参考电势输出单元
5：开关
6：开关
10a：电流镜电流源
10b：电流镜电流源
12a：电压箝位
12b：电压钳位
13a：选择电路
13b：选择电路副本
20：存储元件阵列
20a：存储元件
20b：存储元件
20c：存储元件
21a：可变电阻存储元件
21b：可变电阻存储元件
21c：可变电阻存储元件
22a：选择晶体管
22b：选择晶体管
22c：选择晶体管
30：参考电阻
100：感测放大器
210：半导体装置
211：信号处理电路
R1：电阻器
R2：电阻器
RN：参考节点
SL：源极线
SN：感测节点
WL：行选择线。

Claims (7)

1.一种半导体存储装置，包括：
电阻元件，被配置为生成要提供给感测放大器的参考电势；以及
开关单元，具有至少两种状态，包括通过将电流注入所述电阻元件而生成要提供给所述感测放大器的所述参考电势的状态以及将所述半导体存储装置外部生成的参考电势提供给所述感测放大器的状态，
其中，所述参考电势由处于第一电阻状态的第一电阻元件和处于不同于所述第一电阻状态的第二电阻状态的第二电阻元件生成，
所述第一电阻状态和所述第二电阻状态构成一个串联配置和一个并联配置，所述串联配置中具有一个高电阻和一个低电阻，所述并联配置包括一个高电阻状态和一个低电阻状态，
作为整体，处于高电阻状态的两个可变电阻存储元件和处于低电阻状态的两个可变电阻存储元件生成参考电势。
2.根据权利要求1所述的半导体存储装置，其中，
所述开关单元包括：
第一开关，具有控制是否执行来自电流源的电流注入用于通过将电流注入所述电阻元件来生成要提供给所述感测放大器的参考电势的两种状态，以及
第二开关，具有控制是否将所述半导体存储装置外部生成的参考电势提供给所述感测放大器的两种状态。
3.根据权利要求1所述的半导体存储装置，其中，根据来自所述半导体存储装置外部的信号来切换所述开关单元的状态。
4.根据权利要求1所述的半导体存储装置，其中，所述第一电阻元件和所述第二电阻元件包括可变电阻存储元件。
5.根据权利要求1所述的半导体存储装置，其中，所述第一电阻元件和所述第二电阻元件包括可变磁阻存储元件。
6.一种信息处理设备，包括至少一个根据权利要求1所述的半导体存储装置。
7.一种参考电势设置方法，包括：
在至少两种状态之间切换，所述至少两种状态包括通过将电流注入电阻元件而生成要提供给感测放大器的参考电势的状态以及将半导体存储装置外部生成的参考电势提供给所述感测放大器的状态，所述电阻元件被配置为生成要提供给所述感测放大器的参考电势，
其中，所述参考电势由处于第一电阻状态的第一电阻元件和处于不同于所述第一电阻状态的第二电阻状态的第二电阻元件生成，
所述第一电阻状态和所述第二电阻状态构成一个串联配置和一个并联配置，所述串联配置中具有一个高电阻和一个低电阻，所述并联配置包括一个高电阻状态和一个低电阻状态，
作为整体，处于高电阻状态的两个可变电阻存储元件和处于低电阻状态的两个可变电阻存储元件生成参考电势。
CN201880014081.7A 2017-03-03 2018-02-06 半导体存储装置、信息处理设备以及参考电势设置方法 Active CN110326048B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017040739A JP2018147533A (ja) 2017-03-03 2017-03-03 半導体記憶装置、情報処理装置及びリファレンス電位設定方法
JP2017-040739 2017-03-03
PCT/JP2018/004064 WO2018159234A1 (ja) 2017-03-03 2018-02-06 半導体記憶装置、情報処理装置及びリファレンス電位設定方法

Publications (2)

Publication Number Publication Date
CN110326048A CN110326048A (zh) 2019-10-11
CN110326048B true CN110326048B (zh) 2023-11-10

Family

ID=63370045

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880014081.7A Active CN110326048B (zh) 2017-03-03 2018-02-06 半导体存储装置、信息处理设备以及参考电势设置方法

Country Status (6)

Country Link
US (1) US10916285B2 (zh)
JP (1) JP2018147533A (zh)
KR (1) KR102498923B1 (zh)
CN (1) CN110326048B (zh)
DE (1) DE112018001145T5 (zh)
WO (1) WO2018159234A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116312679B (zh) * 2023-04-13 2023-12-12 深圳亘存科技有限责任公司 Mram读出电路及其信号输出方法和装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101821852A (zh) * 2007-08-08 2010-09-01 先进模拟科技公司 用于分立功率半导体器件的共源共栅电流传感器
CN102063937A (zh) * 2009-11-16 2011-05-18 索尼公司 非易失性半导体存储器器件
CN103295623A (zh) * 2012-02-27 2013-09-11 三星电子株式会社 自适应于低外部供电电压的电压生成器
CN104380386A (zh) * 2012-08-29 2015-02-25 瑞萨电子株式会社 半导体器件
CN105702284A (zh) * 2014-12-12 2016-06-22 三星电子株式会社 具有独立感测电路的半导体存储器件以及相关感测方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004103061A (ja) * 2002-09-05 2004-04-02 Renesas Technology Corp 半導体記憶装置
JP5135609B2 (ja) 2008-03-27 2013-02-06 ルネサスエレクトロニクス株式会社 半導体装置
JP5676842B2 (ja) * 2008-05-30 2015-02-25 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
US7813166B2 (en) * 2008-06-30 2010-10-12 Qualcomm Incorporated Controlled value reference signal of resistance based memory circuit
US8644049B2 (en) 2010-08-20 2014-02-04 Shine C. Chung Circuit and system of using polysilicon diode as program selector for one-time programmable devices
JP5138836B2 (ja) * 2011-04-13 2013-02-06 パナソニック株式会社 参照セル回路とそれを用いた抵抗変化型不揮発性記憶装置
US8908426B2 (en) * 2012-12-04 2014-12-09 Macronix International Co., Ltd. Cell sensing circuit for phase change memory and methods thereof
US9437257B2 (en) * 2012-12-31 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Sensing circuit, memory device and data detecting method
JP2016004589A (ja) 2014-06-13 2016-01-12 ソニー株式会社 抵抗変化型メモリ装置及び半導体装置
US9859000B1 (en) * 2016-06-17 2018-01-02 Winbond Electronics Corp. Apparatus for providing adjustable reference voltage for sensing read-out data for memory

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101821852A (zh) * 2007-08-08 2010-09-01 先进模拟科技公司 用于分立功率半导体器件的共源共栅电流传感器
CN102063937A (zh) * 2009-11-16 2011-05-18 索尼公司 非易失性半导体存储器器件
CN103295623A (zh) * 2012-02-27 2013-09-11 三星电子株式会社 自适应于低外部供电电压的电压生成器
CN104380386A (zh) * 2012-08-29 2015-02-25 瑞萨电子株式会社 半导体器件
CN105702284A (zh) * 2014-12-12 2016-06-22 三星电子株式会社 具有独立感测电路的半导体存储器件以及相关感测方法

Also Published As

Publication number Publication date
KR20190125309A (ko) 2019-11-06
US10916285B2 (en) 2021-02-09
US20190392880A1 (en) 2019-12-26
KR102498923B1 (ko) 2023-02-13
WO2018159234A1 (ja) 2018-09-07
JP2018147533A (ja) 2018-09-20
DE112018001145T5 (de) 2019-12-05
CN110326048A (zh) 2019-10-11

Similar Documents

Publication Publication Date Title
EP3114690B1 (en) Physically unclonable function circuit using resistive memory device
KR102416979B1 (ko) 난수 발생기
CN105264607B (zh) 使用参考单元和共同感测路径来读取存储器单元
CN109074843A (zh) 用于电阻式存储器的非对称写入驱动器
CN104008771A (zh) 具有去耦的读/写路径的存储元件
US20130028010A1 (en) Fast MTJ Switching Write Circuit For MRAM Array
CN105393308A (zh) 使用在锁存器中存储的测试码的感测放大器偏移电压减小
TW201230027A (en) Resistance-based memory having two-diode access device
CN110352458B (zh) 半导体存储装置和信息处理设备
WO2017081591A1 (en) Semiconductor device, electronic component, and electronic device
KR20200105994A (ko) 높은 온/오프 비율의 백그라운드를 갖는 4t4r 3중 웨이트 셀
CN110326048B (zh) 半导体存储装置、信息处理设备以及参考电势设置方法
CN106997780B (zh) 感测放大器
CN111989636A (zh) 用于大型的传感器阵列的偏置生成和分发
CN110352457B (zh) 控制电路、半导体存储器设备、信息处理设备和控制方法
CN110366753B (zh) 感测放大器、半导体存储装置、信息处理设备和读取方法
CN111366874A (zh) 漏电检测电路、闪存存储器漏电检测装置和漏电检测方法
US20110173424A1 (en) Integrated circuit device configuration
US9888320B2 (en) Audio device and multimedia device including audio device
CN111435154B (zh) 漏电检测电路、闪存存储器漏电检测装置和漏电检测方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant