JP2016004589A - 抵抗変化型メモリ装置及び半導体装置 - Google Patents

Abstract

【課題】リファレンス素子の数を大幅に増やすことなく、安定したリファレンス抵抗値を得ることができる構成及び構造を有する抵抗変化型メモリ装置を提供する。【解決手段】抵抗変化型メモリ装置１０は、少なくとも２値の情報を電気抵抗値に基づき保存する不揮発性メモリ素子２０、不揮発性メモリ素子と同一の構成から成り、２値の電気抵抗値を有するリファレンス素子５０、及び、不揮発性メモリ素子２０の電気抵抗値とリファレンス抵抗値とを比較する比較回路７０を備えており、リファレンス抵抗値は、リファレンス素子５０の２値の電気抵抗値が、複数回変化する時間内における、２値の電気抵抗値の平均値である。【選択図】図１

Description

本開示は、抵抗変化型メモリ装置及び半導体装置に関する。

各種電子機器の飛躍的な普及に伴い、これを構成する半導体メモリ装置においても持続的な高性能化が追求されている。ところで、半導体メモリ装置の進歩は著しいものの、市場の大半を占めるＤＲＡＭ（Dynamic Random Access Memory）やフラッシュメモリは、メモリ単位の微細化が限界に近づきつつある。これは、ＤＲＡＭやフラッシュメモリが電荷蓄積型メモリであり、微細化による電荷量の低下が出力信号の低下やデータ保持時間の劣化に直結するからである。

一方、ＭＲＡＭ（Magnetic Random Access Memory）、ＰＣＲＡＭ（Phase Change Random Access Memory）、ＲｅＲＡＭ（Resistance Random Access Memory）等は、抵抗変化型メモリ素子と呼ばれ、メモリ素子の特定の状態の変化に伴う電気抵抗の変化を情報に対応させて記憶させるものであり、そのメカニズムに電荷量は無関係である。このような特徴を有する抵抗変化型メモリ素子に対して、将来の大容量化や最先端プロセッサとの混載における優位性に期待が寄せられ、開発が活発に進められている。

２値の情報を記憶する抵抗変化型メモリ素子の場合、抵抗変化型メモリ素子は、高抵抗状態（ＨＲＳ：High Resistance State）及び低抵抗状態（ＬＲＳ：Low Resistance State）の２つの状態をとる、所謂可変抵抗素子の一種であり、それぞれの状態が例えば「１」及び「０」に対応付けられる。そして、一般に、抵抗変化型メモリ素子の０／１状態は、その抵抗値が、リファレンス抵抗値とも呼ばれる比較用の基準抵抗値と比較して高いか低いかによって判定され、この比較判定を行うためのセンスアンプが設けられている。リファレンス抵抗値は、屡々、ＨＲＳ又はＬＲＳが予め書き込まれた複数のメモリ素子（これらは「リファレンス素子」と呼ばれる）に基づき合成される。即ち、ＨＲＳにおける抵抗値とＬＲＳにおける抵抗値の平均値として生成される（例えば、米国特許第６３９２９２３Ｂ１号明細書参照）。

リファレンス抵抗値を得るためにリファレンス素子を用いる理由の１つは、同一ウェハに設けられたメモリ素子と同じ構成を有する素子を用いることで、製造プロセスや環境温度の変動等によってメモリ素子の抵抗値が受ける変動を、リファレンス素子も同様に受けるため、変動が相殺される点にある。しかしながら、リファレンス素子は、メモリ素子と同じ構成を有するため、予め書き込まれたＨＲＳあるいはＬＲＳが、何らかの要因により、意図せずに、ＬＲＳあるいはＨＲＳに書き換わってしまう虞がある。ここで、このような要因として、例えば、磁気モーメントに基づき情報を記憶するＭＲＡＭの場合、外部磁界や熱擾乱、リードディスターブ現象等を挙げることができる。そして、リファレンス素子が予め設定された抵抗値と異なる抵抗値に変化した場合、リファレンス抵抗値、即ち、メモリ素子の０／１判別のためのリファレンス抵抗値が変化するので、正確な情報読出しができなくなる。

米国特許第６３９２９２３Ｂ１号明細書

このような問題に対処するために、上記の特許明細書においては、リファレンス素子の数を増やし、個々のリファレンス素子の抵抗値が意図せずに反転してしまうことの影響を軽減している。しかしながら、リファレンス素子の数を増加させると、チップ面積が増大する。加えて、意図しない反転の影響を完全に排除することができない。

従って、本開示の目的は、リファレンス素子の数を大幅に増やすことなく、安定したリファレンス抵抗値を得ることができる構成、構造を有する抵抗変化型メモリ装置、及び、係る抵抗変化型メモリ装置を備えた半導体装置を提供することにある。

上記の目的を達成するための本開示の抵抗変化型メモリ装置は、
少なくとも２値の情報を電気抵抗値に基づき保存する不揮発性メモリ素子、
不揮発性メモリ素子と同一の構成から成り、２値の電気抵抗値を有するリファレンス素子、及び、
不揮発性メモリ素子の電気抵抗値とリファレンス抵抗値とを比較する比較回路、
を備えており、
リファレンス抵抗値は、リファレンス素子の２値の電気抵抗値が複数回、変化する時間内における２値の電気抵抗値の平均値である。

上記の目的を達成するための本開示の半導体装置は、本開示の抵抗変化型メモリ装置を、情報の一時記憶のためのキャッシュメモリとして、演算装置と同一チップ上に混載して成る。

本開示の抵抗変化型メモリ装置、あるいは、本開示の半導体装置における抵抗変化型メモリ装置において、リファレンス抵抗値は、リファレンス素子の２値の電気抵抗値が複数回、変化する時間内における２値の電気抵抗値の平均値である。従って、リファレンス素子の数を大幅に増やすことなく、安定したリファレンス抵抗値を確実に得ることができ、リファレンス抵抗値の意図しない変動に起因したデータの読出しエラーの発生を確実に防止することができる。それ故、安定した動作、高い信頼性を有する半導体装置を提供することができるし、高度なエラー訂正回路等が不要となり、また、回路面積増加によるコスト増加を抑制することができる。尚、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また、付加的な効果があってもよい。

図１Ａ及び図１Ｂは、それぞれ、実施例１の抵抗変化型メモリ装置の等価回路図、及び、リファレンス抵抗値Ｒ_Refの変化を模式的に示す図である。 図２Ａ及び図２Ｂは、それぞれ、実施例１の抵抗変化型メモリ装置における垂直磁化方式のスピン注入型磁気抵抗効果素子から成る不揮発性メモリ素子の模式的な一部断面図である。 図３は、実施例１の抵抗変化型メモリ装置における選択用トランジスタを含む不揮発性メモリ素子の模式的な一部断面図である。 図４は、実施例１の抵抗変化型メモリ装置における選択用トランジスタを含む不揮発性メモリ素子の模式的な斜視図である。 図５Ａ及び図５Ｂは、それぞれ、メモリ動作のために必要な周辺回路を含む構成図、及び、半導体装置の概念図である。 図６Ａ及び図６Ｂは、リファレンス素子及びリファレンス抵抗値を求める回路の変形例を示す等価回路図である。 図７Ａ及び図７Ｂは、それぞれ、実施例２の抵抗変化型メモリ装置における垂直磁化方式のスピン注入型磁気抵抗効果素子から成る不揮発性メモリ素子の概念図、及び、実施例３の抵抗変化型メモリ装置における面内磁化方式のスピン注入型磁気抵抗効果素子から成る不揮発性メモリ素子の概念図である。 図８Ａ及び図８Ｂは、実施例２及び実施例３の抵抗変化型メモリ装置における垂直磁化方式あるいは面内磁化方式のスピン注入型磁気抵抗効果素子から成る不揮発性メモリ素子の模式的な一部断面図である。 図９は、実施例４の抵抗変化型メモリ装置における選択用トランジスタを含む、電流磁場反転型磁気抵抗効果素子から成る不揮発性メモリ素子の模式的な一部断面図である。 図１０Ａ及び図１０Ｂは、実施例５の抵抗変化型メモリ装置における相変化型メモリ素子から成る不揮発性メモリ素子の概念図である。 図１１Ａ及び図１１Ｂは、それぞれ、スピン注入磁化反転を適用した垂直磁化方式のスピン注入型磁気抵抗効果素子の概念図、及び、ダブル・スピンフィルター構造を有するスピン注入型磁気抵抗効果素子の概念図である。 図１２Ａ及び図１２Ｂは、それぞれ、スピン注入磁化反転を適用した面内磁化方式のスピン注入型磁気抵抗効果素子の概念図、及び、ダブル・スピンフィルター構造を有するスピン注入型磁気抵抗効果素子の概念図である。 図１３は、ＴＭＲタイプの電流磁場反転型磁気抵抗効果素子におけるアステロイド曲線を模式的に示す図である。

以下、図面を参照して、実施例に基づき本開示を説明するが、本開示は実施例に限定されるものではなく、実施例における種々の数値や材料は例示である。尚、説明は、以下の順序で行う。
１．本開示の抵抗変化型メモリ装置及び半導体装置、全般に関する説明
２．実施例１（本開示の抵抗変化型メモリ装置及び半導体装置。スピン注入型磁気抵抗効果素子）
３．実施例２（実施例１の変形）
４．実施例３（実施例１の別の変形）
５．実施例４（実施例１の更に別の変形。電流磁場反転型磁気抵抗効果素子）
６．実施例５（実施例１の更に別の変形。相変化型メモリ素子）
７．実施例６（実施例５の変形）、その他

［本開示の抵抗変化型メモリ装置及び半導体装置、全般に関する説明］
本開示の抵抗変化型メモリ装置、あるいは、本開示の半導体装置における抵抗変化型メモリ装置（以下、これらを総称して、『本開示の抵抗変化型メモリ装置等』と呼ぶ）にあっては、リファレンス抵抗値を求める回路を更に備えている形態とすることができる。ここで、リファレンス抵抗値を求める回路を、抵抗素子及び容量素子から成るフィルタ回路とすることができ、更には、このフィルタ回路は、リファレンス素子と並列に接続された容量素子、及び、リファレンス素子と直列に接続された抵抗素子から成る１次ローパスフィルタから構成されている形態とすることができる。

以上に説明した各種の形態を含む本開示の抵抗変化型メモリ装置等にあっては、リファレンス素子において、一の電気抵抗値（２値の電気抵抗値の内の一方の電気抵抗値あるいは他方の電気抵抗値）を保持することが可能な時間の平均値は１秒以下である形態とすることができる。尚、時間の平均値の下限値として、例えば１ミリ秒を挙げることができる。

以上に説明した各種の形態を含む本開示の抵抗変化型メモリ装置等において、不揮発性メモリ素子及びリファレンス素子は、スピン注入型磁気抵抗効果素子から成る構成とすることができる。そして、この場合、不揮発性メモリ素子及びリファレンス素子は、垂直磁化方式のスピン注入型磁気抵抗効果素子から成る構成とすることができる。即ち、後述する記憶層において、磁化容易軸は積層構造体の積層方向と平行である構成とすることができる。あるいは又、不揮発性メモリ素子及びリファレンス素子は、面内磁化方式のスピン注入型磁気抵抗効果素子から成る構成とすることができる。即ち、記憶層において、磁化容易軸は積層構造体の積層方向に対して垂直である構成とすることができる。

あるいは又、以上に説明した各種の形態を含む本開示の抵抗変化型メモリ装置等において、不揮発性メモリ素子及びリファレンス素子は、電流磁場反転型磁気抵抗効果素子から成る構成とすることができる。

あるいは又、以上に説明した各種の形態を含む本開示の抵抗変化型メモリ装置等において、不揮発性メモリ素子及びリファレンス素子は、相変化型メモリ素子（Phase Change RAM，ＰＣＲＡＭ）から成る構成とすることができる。相変化型メモリ素子は、２つの電極間にメモリ部として機能する抵抗変化層を配置した構造を有する。ここで、抵抗変化層にあっては、電気抵抗値（以下、単に『抵抗値』と呼ぶ場合がある）が変化することで情報を記憶する。そして、この場合、不揮発性メモリ素子及びリファレンス素子は、例えば、
（Ａ）金属を含むイオン伝導体から成る抵抗変化層を有している形態
（Ｂ）カルコゲナイド系材料から成る抵抗変化層を有している形態
（Ｃ）電界誘起巨大抵抗変化効果（ＣＥＲ効果：Colossal Electro-Resistance 効果）を有する材料から成る抵抗変化層を有している形態
（Ｄ）巨大磁気抵抗変化効果（ＣＭＲ効果：Colossal Magneto-Resistance 効果）を有する材料から成る抵抗変化層を有している形態
とすることができるし、また、
（Ｅ）抵抗変化層を構成する相変化材料がアモルファス状態と結晶状態とで電気抵抗が数桁違うことを利用してメモリ素子として動作させる相変化型メモリ素子（ＰＲＡＭ）や、ＰＭＣ（Programmable metallization Cell）
（Ｆ）金属酸化物を２つの電極で挟み、電極にパルス電圧を印加するＲｅＲＡＭ（Resistance Random Access Memory）
を挙げることができる。

本開示の抵抗変化型メモリ装置等における比較回路（例えば、センスアンプ）は、周知のコンパレータ回路から構成することができるし、本開示の半導体装置における演算装置も、周知の演算装置から構成することができる。また、抵抗変化型メモリ装置と演算装置とを同一チップ上に混載する方法も、従来の方法とすることができる。

リファレンス素子の２値の電気抵抗値が複数回、変化する時間内における２値の電気抵抗値の平均値をリファレンス抵抗値とするが、複数回、変化する時間として、前述した一の電気抵抗値を保持することが可能な時間の平均値Ｔ_aveの、例えば、１×１０⁰倍乃至１×１０⁴倍を挙げることができる。ここで、平均値Ｔ_aveは、リファレンス素子の大きさ・寸法、及び／又は、リファレンス素子を構成する材料に依存して決定される、一種の設計値である。

また、不揮発性メモリ素子は、２値の情報を電気抵抗値に基づき保存する。この場合、１個あるいは１組のリファレンス素子を設ける。そして、リファレンス素子の２値の電気抵抗値が複数回（回数をＮ回とする）、変化する時間内における２値の電気抵抗値の平均値であるリファレンス抵抗値Ｒ_Refは、以下のように表すことができる。
Ｒ_Ref＝（ΣＲ^L _i・ｔ^L _i＋ΣＲ^H _i・ｔ^H _i）／２Ｎ（Σｔ^L _i＋Σｔ^L _i）
但し、
Ｒ^L _i：リファレンス素子の第ｉ回目の変化時における２値の内の一方の電気抵抗値
（ＬＲＳ）
Ｒ^H _i：リファレンス素子の第ｉ回目の変化時における２値の内の他方の電気抵抗値
（ＨＲＳ）
ｔ^L _i：リファレンス素子の第ｉ回目の変化時における２値の内の一方の電気抵抗値
（ＬＲＳ）の保持時間
ｔ^H _i：リファレンス素子の第ｉ回目の変化時における２値の内の他方の電気抵抗値
（ＨＲＳ）の保持時間
Σ ：リファレンス素子第１回目の変化時から第Ｎ回目の変化時までにおけるＲ^L _iとｔ^L _i
の積の合計、Ｒ^H _iとｔ^H _iの積の合計、ｔ^L _iの合計、ｔ^L _iの合計

あるいは又、不揮発性メモリ素子は、Ｍ値（但し、Ｍ≧３）の情報を電気抵抗値に基づき保存する。この場合、（Ｍ−１）個あるいは（Ｍ−１）組のリファレンス素子を設ける。そして、不揮発性メモリ素子におけるＭ値の情報の内、第ｍ番目（但し、ｍ＝１，２・・・（Ｍ−１））の情報（電気抵抗値）及び第（ｍ＋１）番目の情報（電気抵抗値）を、第ｍ番目のリファレンス抵抗値Ｒ_Ref-mと比較する。ここで、第ｍ番目のリファレンス素子の２値の電気抵抗値が複数回（回数をＮ回とする）、変化する時間内における２値の電気抵抗値の平均値である第ｍ番目のリファレンス抵抗値Ｒ_Ref-mは、以下のように表すことができる。
Ｒ_Ref-m＝（ΣＲ^L-m _i・ｔ^L-m _i＋ΣＲ^H-m _i・ｔ^H-m _i）／２Ｎ（Σｔ^L-m _i＋Σｔ^H-m _i）
但し、
Ｒ^L-m _i：第ｍ番目のリファレンス素子の第ｉ回目の変化時における２値の内の一方の電気
抵抗値（ＬＲＳ）
Ｒ^H-m _i：第ｍ番目のリファレンス素子の第ｉ回目の変化時における２値の内の他方の電気
抵抗値（ＨＲＳ）
ｔ^L-m _i：第ｍ番目のリファレンス素子の第ｉ回目の変化時における２値の内の一方の電気
抵抗値（ＬＲＳ）の保持時間
ｔ^H-m _i：第ｍ番目のリファレンス素子の第ｉ回目の変化時における２値の内の他方の電気
抵抗値（ＨＲＳ）の保持時間
Σ ：第ｍ番目のリファレンス素子に関する、第１回目の変化時から第Ｎ回目の変化時 までにおけるＲ^L-m _iとｔ^L-m _iの積の合計、Ｒ^H-m _iとｔ^H-m _iの積の合計、ｔ^L-m _iの
合計、ｔ^H-m _iの合計

リファレンス素子の２値の電気抵抗値（ＨＲＳ／ＬＲＳ）が複数回、変化するが、この変化は、リファレンス素子の熱擾乱に起因して生じる変化であってもよいし、書き込み用回路を用いたリファレンス素子への情報「１」及び「０」の順次の書き込みに基づき生じる変化であってもよい。尚、ＨＲＳを情報「１」とし、ＬＲＳを情報「０」としてもよいし、ＬＲＳを情報「１」とし、ＨＲＳを情報「０」としてもよい。

本開示の半導体装置の電源投入時、リファレンス抵抗値Ｒ_Ref，Ｒ_Ref-mを求めてもよいし、本開示の半導体装置の使用時、所定の時間間隔でリファレンス抵抗値Ｒ_Ref，Ｒ_Ref-mを求めてもよい。また、求められたリファレンス抵抗値Ｒ_Ref，Ｒ_Ref-mを記憶する記憶手段（例えば、ラッチ回路）を備えていてもよい。

リファレンス素子は、不揮発性メモリ素子と同一の構成から成るが、ここで、「同一の構成」として、
（ａ）リファレンス素子と不揮発性メモリ素子とは、同じ構造を有し、同じ大きさ・寸法であるが、一部あるいは全部の構成要素が異なる材料から構成されているケース
（ｂ）リファレンス素子と不揮発性メモリ素子とは、同じ構造を有し、同じ材料から構成されているが、異なる大きさ・寸法であるケース（具体的には、リファレンス素子は不揮発性メモリ素子よりも小さいケース）
（ｃ）リファレンス素子と不揮発性メモリ素子とは、同じ構造を有し、一部あるいは全部の構成要素が異なる材料から構成されており、しかも、異なる大きさ・寸法であるケース（具体的には、リファレンス素子は不揮発性メモリ素子よりも小さいケース）
を挙げることができる。

面内磁化方式及び垂直磁化方式のスピン注入型磁気抵抗効果素子にあっては、情報を記憶する記憶層（記録層、磁化反転層あるいは自由層とも呼ばれる）、中間層、及び、固定層（磁化参照層、固着層あるいは磁化固定層とも呼ばれる）によって、ＴＭＲ（Tunnel Magnetoresistance）効果あるいはＧＭＲ（Giant Magnetoresistance，巨大磁気抵抗）効果を有する積層構造体が構成されている構造とすることができる。反平行の磁化状態で、書込み電流（以下、『スピン偏極電流』と呼ぶ場合がある）を記憶層から固定層へ流すと、電子が固定層から記憶層へ注入されることで作用するスピントルクにより記憶層の磁化が反転し、記憶層の磁化方向と固定層の磁化方向と記憶層の磁化方向が平行配列となる（図１１Ａあるいは図１２Ａの左手側の概念図を参照）。一方、平行の磁化状態で、スピン偏極電流を固定層から記憶層へ流すと、電子が記憶層から固定層へ流れることで作用するスピントルクによって記憶層の磁化が反転し、記憶層の磁化方向と固定層の磁化方向が反平行配列となる（図１１Ａあるいは図１２Ａの右手側の概念図を参照）。あるいは又、図１１Ｂあるいは図１２Ｂに概念図を示すように、複数の固定層、中間層、記憶層、中間層、複数の固定層によって、ＴＭＲ効果あるいはＧＭＲ効果を有する積層構造体が構成されている構造（ダブル・スピンフィルター構造）とすることもできる。このような構造にあっては、記憶層の上下に位置する２つの中間層の磁気抵抗の変化に差を付けておく必要がある。固定層、中間層及び記憶層によって、ＴＭＲ効果を有する積層構造体が構成されるとは、磁性材料から成る固定層と、磁性材料から成る記憶層との間に、トンネル絶縁膜として機能する非磁性体膜から成る中間層が挟まれた構造を指す。係る中間層は、記憶層と固定層との間の磁気的結合を切ると共に、トンネル電流を流すための役割を担う。

記憶層を構成する材料として、ニッケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）といった強磁性材料、これらの強磁性材料の合金（例えば、Ｃｏ−Ｆｅ、Ｃｏ−Ｆｅ−Ｂ、Ｃｏ−Ｆｅ−Ｎｉ、Ｆｅ−Ｐｔ、Ｎｉ−Ｆｅ等）、あるいは、これらの合金にガドリニウム（Ｇｄ）が添加された合金、これらの合金に非磁性元素（例えば、タンタル、ホウ素、クロム、白金、シリコン、炭素、窒素等）を混ぜた合金（例えば、Ｃｏ−Ｆｅ−Ｂ等）、Ｃｏ、Ｆｅ、Ｎｉの内の１種類以上を含む酸化物（例えば、フェライト：Ｆｅ−ＭｎＯ等）、ハーフメタリック強磁性材料と呼ばれる一群の金属間化合物（ホイスラー合金：ＮｉＭｎＳｂ、Ｃｏ₂ＭｎＧｅ、Ｃｏ₂ＭｎＳｉ、Ｃｏ₂ＣｒＡｌ等）、酸化物（例えば、（Ｌａ，Ｓｒ）ＭｎＯ₃、ＣｒＯ₂、Ｆｅ₃Ｏ₄等）を挙げることができる。更には、垂直磁化型において、垂直磁気異方性を一層増加させるために、係る合金にテルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）等の重希土類を添加してもよいし、これらを含む合金を積層してもよい。記憶層や固定層の結晶性は、本質的に任意であり、多結晶であってもよいし、単結晶であってもよいし、非晶質であってもよい。また、記憶層は、単層構成とすることもできるし、上述した複数の異なる強磁性材料層を積層した積層構成とすることもできるし、強磁性材料層と非磁性材料層を積層した積層構成とすることもできる。

固定層を構成する材料として、上記の記憶層を構成する材料（強磁性材料）を挙げることができるし、あるいは又、固定層は、Ｃｏ層とＰｔ層との積層体、Ｃｏ層とＰｄ層との積層体、Ｃｏ層とＮｉ層との積層体、Ｃｏ層とＴｂ層との積層体、Ｃｏ−Ｐｔ合金層、Ｃｏ−Ｐｄ合金層、Ｃｏ−Ｎｉ合金層、Ｃｏ−Ｆｅ合金層、Ｃｏ−Ｔｂ合金層、Ｃｏ層、Ｆｅ層、又は、Ｃｏ−Ｆｅ−Ｂ合金層から成る構成とすることができ、あるいは又、これらの材料に、Ａｇ、Ｃｕ、Ａｕ、Ａｌ、Ｓｉ、Ｂｉ、Ｔａ、Ｂ、Ｃ、Ｏ、Ｎ、Ｐｄ、Ｐｔ、Ｚｒ、Ｈｆ、Ｉｒ、Ｗ、Ｍｏ、Ｎｂ等の非磁性元素を添加して磁気特性を調整したり、結晶構造や結晶性や物質の安定性等の各種物性を調整してもよく、更には、好ましくは、固定層はＣｏ−Ｆｅ−Ｂ合金層から成る構成とすることができる。固定層の磁化方向は情報の基準であるので、情報の記憶（記録）や読出しによって磁化方向が変化してはならないが、必ずしも特定の方向に固定されている必要はなく、記憶層よりも保磁力を大きくするか、膜厚を厚くするか、あるいは、磁気ダンピング定数を大きくして、記憶層よりも磁化方向が変化し難い構成、構造とすればよい。

固定層を、複数の固定層から成る構造とすることもでき、係る構造は、積層フェリ構造と呼ばれる。積層フェリ構造は、反強磁性的結合を有する積層構造であり、即ち、２つの磁性材料層の層間交換結合が反強磁性的になる構造であり、合成反強磁性結合（ＳＡＦ：Synthetic Antiferromagnet）とも呼ばれ、非磁性層の厚さによって、２つの磁性材料層の層間交換結合が、反強磁性的あるいは強磁性的になる構造を指し、例えば、 S. S. Parkin et. al, Physical Review Letters, 7 May, pp 2304-2307 (1990) に報告されている。非磁性層を構成する材料として、ルテニウム（Ｒｕ）やその合金を挙げることができるし、あるいは又、Ｏｓ、Ｒｅ、Ｉｒ、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、Ｂｉ、Ｓｉ、Ｂ、Ｃ、Ｃｒ、Ｔａ、Ｐｄ、Ｐｔ、Ｚｒ、Ｈｆ、Ｗ、Ｍｏ、Ｎｂや、これらの合金を挙げることができる。

あるいは又、固定層は静磁結合構造を有する構成とすることができるし、固定層に隣接して反強磁性体層を配置してもよい。ここで、静磁結合構造とは、２つの磁性材料層において、磁性材料層の端面からの漏洩磁界によって反強磁性的結合が得られる構造である。反強磁性体層を構成する材料として、具体的には、鉄−マンガン合金、ニッケル−マンガン合金、白金−マンガン合金、白金−クロム−マンガン合金、イリジウム−マンガン合金、ロジウム−マンガン合金、コバルト酸化物、ニッケル酸化物、鉄酸化物（Ｆｅ₂Ｏ₃）を挙げることができる。

中間層は非磁性体膜から成ることが好ましい。即ち、スピン注入型磁気抵抗効果素子において、ＴＭＲ効果を有する積層構造体を構成する場合の中間層は、絶縁材料から成る非磁性体膜から構成されることが好ましい。ここで、絶縁材料から成る非磁性体膜を構成する材料として、マグネシウム酸化物（ＭｇＯ）、マグネシウム窒化物、マグネシウムフッ化物、アルミニウム酸化物（ＡｌＯ_X）、アルミニウム窒化物（ＡｌＮ）、シリコン酸化物（ＳｉＯ_X）、シリコン窒化物（ＳｉＮ）、ＴｉＯ₂、Ｃｒ₂Ｏ₃、Ｇｅ、ＮｉＯ、ＣｄＯ_X、ＨｆＯ₂、Ｔａ₂Ｏ₅、Ｂｉ₂Ｏ₃、ＣａＦ、ＳｒＴｉＯ₂、ＡｌＬａＯ₃、Ａｌ−Ｎ−Ｏ、ＢＮ、ＺｎＳ等の各種絶縁材料、誘電体材料、半導体材料を挙げることができる。一方、ＧＭＲ効果を有する積層構造体を構成する非磁性体膜を構成する材料として、Ｃｕ、Ｒｕ、Ｃｒ、Ａｕ、Ａｇ、Ｐｔ、Ｔａ等、あるいは、これらの合金といった導電性材料を挙げることができるし、導電性が高ければ（抵抗率が数百μΩ・ｃｍ以下）、任意の非金属材料としてもよいが、記憶層や固定層と界面反応を起こし難い材料を、適宜、選択することが望ましい。

絶縁材料から成る中間層は、例えば、スパッタリング法にて形成された金属膜を酸化若しくは窒化することにより得ることができる。より具体的には、中間層を構成する絶縁材料としてアルミニウム酸化物（ＡｌＯ_X）、マグネシウム酸化物（ＭｇＯ）を用いる場合、例えば、スパッタリング法にて形成されたアルミニウムやマグネシウムを大気中で酸化する方法、スパッタリング法にて形成されたアルミニウムやマグネシウムをプラズマ酸化する方法、スパッタリング法にて形成されたアルミニウムやマグネシウムをＩＰＣプラズマで酸化する方法、スパッタリング法にて形成されたアルミニウムやマグネシウムを酸素中で自然酸化する方法、スパッタリング法にて形成されたアルミニウムやマグネシウムを酸素ラジカルで酸化する方法、スパッタリング法にて形成されたアルミニウムやマグネシウムを酸素中で自然酸化させるときに紫外線を照射する方法、アルミニウムやマグネシウムを反応性スパッタリング法にて成膜する方法、アルミニウム酸化物（ＡｌＯ_X）やマグネシウム酸化物（ＭｇＯ）をスパッタリング法にて成膜する方法を例示することができる。

以上に説明した種々の層は、例えば、スパッタリング法、イオンビーム堆積法、真空蒸着法に例示される物理的気相成長法（ＰＶＤ法）、ＡＬＤ（Atomic Layer Deposition）法に代表される化学的気相成長法（ＣＶＤ法）にて形成することができる。また、これらの層のパターニングは、反応性イオンエッチング法（ＲＩＥ法）やイオンミリング法（イオンビームエッチング法）にて行うことができる。種々の層を真空装置内で連続的に形成することが好ましく、その後、パターニングを行うことが好ましい。

積層構造体の下部に電気的に接続された第１の配線、及び、積層構造体の上部に電気的に接続された第２の配線を有する形態とすることができる。具体的には、固定層と第１の配線（あるいは第２の配線）の電気的な接続状態として、第１の配線（あるいは第２の配線）が、直接、固定層に接続されている形態を挙げることができるし、あるいは又、第１の配線（あるいは第２の配線）が、反強磁性体層を介して固定層に接続されている形態を挙げることができる。固定層が第１の配線に接続されている場合、第１の配線から固定層を介して、また、固定層が第２の配線に接続されている場合、第２の配線から固定層を介して、スピン偏極電流を記憶層内に注入することにより、記憶層における磁化の方向が規定され、記憶層に情報が書き込まれる。第１の配線（あるいは第２の配線）と反強磁性体層との間には、反強磁性体層の結晶性向上のために、Ｔａ、Ｃｒ、Ｒｕ、Ｔｉ等から成る下地層を形成してもよい。

記憶層と配線との間には、配線や接続部を構成する原子と記憶層を構成する原子の相互拡散の防止、接触抵抗の低減、記憶層の酸化防止のために、キャップ層を形成することが好ましい。キャップ層として、Ｔａ層、Ｒｕ層、Ｐｔ層、Ｔｉ層、Ｗ層、ＭｇＯ層、Ｒｕ膜／Ｔａ膜の積層構造を挙げることができる。

第１の配線や第２の配線は、Ｃｕ、Ａｌ、Ａｕ、Ｐｔ、Ｔｉ等の単層構造から成り、あるいは又、ＣｒやＴｉ等から成る下地膜と、その上に形成されたＣｕ層、Ａｕ層、Ｐｔ層等の積層構造を有していてもよい。更には、Ｔａ等の単層あるいはＣｕ、Ｔｉ等との積層構造から構成することもできる。これらの配線は、例えば、スパッタリング法に例示されるＰＶＤ法にて形成することができる。

垂直磁化方式のスピン注入型磁気抵抗効果素子において、積層構造体の立体形状は、円柱形（円筒形）であることが、加工の容易性、記憶層における磁化容易軸の方向の均一性を確保するといった観点から望ましいが、これに限定するものではなく、三角柱、四角柱、六角柱、八角柱等（これらにあっては側辺あるいは側稜が丸みを帯びているものを含む）、楕円柱とすることもできる。第１の配線から第２の配線へと、あるいは又、第２の配線から第１の配線へと、スピン偏極電流を積層構造体に流すことによって、記憶層における磁化の方向を第１の方向あるいは第２の方向（第１の方向とは反対の方向）とすることで、記憶層に情報が書き込まれる。積層構造体と配線との間には、積層構造体の配線と接する磁性層の結晶性向上のために、Ｔａ、Ｃｒ、Ｒｕ、Ｔｉ等から成る下地層を形成してもよい。

電流磁場反転方式のトンネル磁気抵抗効果素子とも呼ばれる電流磁場反転型磁気抵抗効果素子は、固定層、トンネル絶縁膜及び記憶層（記録層）の積層構造体から成る。固定層、トンネル絶縁膜及び記憶層のそれぞれを構成する材料は、上述したとおりである。トンネル絶縁膜は、記憶層と固定層との間の磁気的結合を切ると共に、トンネル電流を流すための役割を担う。図１３に、米国特許第６０８１４４５号に開示されたＭＲＡＭのアステロイド曲線を示す。積層構造体の下方には、第１の配線とは別に、書込みワード線が設けられており、積層構造体の上方にはビット線（第２の配線が相当する）が設けられている。積層構造体と書込みワード線とは絶縁されている。そして、ビット線及び書込みワード線に電流を流し、その結果発生する合成磁界に基づき、電流磁場反転型磁気抵抗効果素子にデータを書き込む。ビット線を流れる書込み電流によって記憶層の磁化容易軸方向の磁界（Ｈ_EA）が形成され、書込みワード線を流れる電流によって記憶層の磁化困難軸方向の磁界（Ｈ_HA）が形成される。尚、電流磁場反転型磁気抵抗効果素子の構成にも依るが、ビット線を流れる書込み電流によって記憶層の磁化困難軸方向の磁界（Ｈ_HA）が形成され、書込みワード線を流れる電流によって記憶層の磁化容易軸方向の磁界（Ｈ_EA）が形成される場合もある。

アステロイド曲線は、合成磁界（記憶層に加わる磁界Ｈ_HAと磁界Ｈ_EAの磁界ベクトルの合成）による記憶層の磁化方向の反転閾値を示しており、アステロイド曲線の外側に相当する合成磁界が発生した場合、記憶層の磁化方向の反転が起こり、データの書込みが行われる。一方、アステロイド曲線の内部に相当する合成磁界が発生した場合、記憶層の磁化方向の反転は生じない。電流を流している書込みワード線及びビット線の交点以外のトンネル磁気抵抗効果素子においても、書込みワード線若しくはビット線の単独で発生する磁界が加わるため、この磁界の大きさが図１３における点線の外側の領域にある場合、交点以外のトンネル磁気抵抗効果素子を構成する記憶層の磁化方向も反転してしまう。それ故、合成磁界がアステロイド曲線の外側であって図１３の点線の内側の領域内にある場合のみに、選択されたトンネル磁気抵抗効果素子に対する選択書込みが可能となる。

電流磁場反転型磁気抵抗効果素子にあっては、積層構造体の平面形状として、楕円形、長円形（２つの半円と２本の線分とが組み合わされた図形）、放物線や双曲線によって囲まれた形状、広くは２次関数あるいは３次以上の関数で表現し得る図形から構成された形状、正多角形（長方形、正５角形以上の正多角形、頂点が丸みを帯びた長方形、頂点が丸みを帯びた正５角形以上の正多角形が含まれる）、扁平な円形（円形を一方向から押し潰したような図形）を挙げることができるし、楕円形と線分との組合せ、放物線と線分との組合せ、双曲線と線分との組合せ、広くは、２次関数と１次関数との組合せ、あるいは３次以上の関数と１次関数との組合せを含むことができる。あるいは又、湾曲した形状とすることが一層好ましい（具体的には、例えば、特開２００５−３５３７８８参照）。

本開示の抵抗変化型メモリ装置等は、積層構造体の下方に、電界効果型トランジスタから成る選択用トランジスタを更に有しており、第２の配線（例えば、ビット線）の延びる方向は、電界効果型トランジスタを構成するゲート電極の延びる方向と直交する形態とすることもできるし、平行である形態とすることもできる。場合によっては、選択用トランジスタは不要である。

本開示の抵抗変化型メモリ装置等における好ましい構成は、上述したとおり、積層構造体の下方に、電界効果型トランジスタから成る選択用トランジスタを更に有しているが、より具体的な構成として、例えば、限定するものではないが、
半導体基板に形成された選択用トランジスタ、及び、
選択用トランジスタを覆う下層絶縁層、
を備えており、
下層絶縁層上に第１の配線が形成されており、
第１の配線は、下層絶縁層に設けられた接続孔（あるいは接続孔とランディングパッド部や下層配線）を介して選択用トランジスタに電気的に接続されており、
絶縁材料層（層間絶縁層）は、下層絶縁層及び第１の配線を覆い、積層構造体を取り囲んでおり、
第２の配線は絶縁材料層上に形成されている構成を例示することができる。

選択用トランジスタは、例えば、周知のＭＩＳ型ＦＥＴやＭＯＳ型ＦＥＴから構成することができる。第１の配線と選択用トランジスタとを電気的に接続する接続孔は、不純物がドーピングされたポリシリコンや、タングステン、Ｔｉ、Ｐｔ、Ｐｄ、Ｃｕ、ＴｉＷ、ＴｉＮＷ、ＷＳｉ₂、ＭｏＳｉ₂等の高融点金属や金属シリサイドから構成することができ、ＣＶＤ法や、スパッタリング法に例示されるＰＶＤ法に基づき形成することができる。また、下層絶縁層を構成する材料として、酸化シリコン（ＳｉＯ₂）、窒化シリコン（ＳｉＮ）、ＳｉＯＮ、ＳＯＧ、ＮＳＧ、ＢＰＳＧ、ＰＳＧ、ＢＳＧあるいはＬＴＯを例示することができる。

実施例１は、本開示の抵抗変化型メモリ装置及び本開示の半導体装置に関する。実施例１の抵抗変化型メモリ装置の等価回路図を図１Ａに示し、リファレンス抵抗値Ｒ_Refの変化を模式的に図１Ｂに示し、垂直磁化方式のスピン注入型磁気抵抗効果素子から成る不揮発性メモリ素子の模式的な一部断面図を図２Ａ、図２Ｂ、図３に示し、模式的な斜視図を図４に示す。尚、図４においては、２つの不揮発性メモリ素子を図示している。

実施例１あるいは後述する実施例２〜実施例６の抵抗変化型メモリ装置１０は、
少なくとも２値（具体的には２値）の情報を電気抵抗値に基づき保存する不揮発性メモリ素子２０、
不揮発性メモリ素子２０と同一の構成から成り、２値の電気抵抗値を有するリファレンス素子５０、及び、
不揮発性メモリ素子２０の電気抵抗値とリファレンス抵抗値とを比較する比較回路７０、
を備えている。そして、リファレンス抵抗値は、リファレンス素子５０の２値の電気抵抗値が複数回、変化する時間内における２値の電気抵抗値の平均値である。

また、実施例１あるいは後述する実施例２〜実施例６の半導体装置は、実施例１あるいは後述する実施例２〜実施例６の抵抗変化型メモリ装置を、情報の一時記憶のためのキャッシュメモリとして、演算装置と同一チップ上に混載して成る。

実施例１あるいは後述する実施例２〜実施例６の抵抗変化型メモリ装置にあっては、リファレンス抵抗値を求める回路６０を更に備えている。具体的には、リファレンス抵抗値を求める回路６０は、抵抗素子６１及び容量素子６２から成るフィルタ回路とすることができる。より具体的には、フィルタ回路は１次ローパスフィルタから成る。容量素子６２は、リファレンス素子５０に並列に接続されており、抵抗素子６１の一端は、リファレンス素子５０と直列に接続されている。抵抗素子６１の他端は、比較回路７０を構成するコンパレータ回路の一方の入力部に接続されており、且つ、リファレンス素子・ビット線５２に接続されている。

１次ローパスフィルタ、それ自体は、周知の構成を有する。また、比較回路７０は、周知のコンパレータ回路から構成されている。更には、半導体装置における演算装置も、周知の演算装置から構成することができるし、抵抗変化型メモリ装置と演算装置とを同一チップ上に混載する方法も、従来の方法とすることができる。

不揮発性メモリ素子２０は、スピン注入型磁気抵抗効果素子、より具体的には、垂直磁化方式のスピン注入型磁気抵抗効果素子から成る。即ち、記憶層２４において、磁化容易軸は積層構造体の積層方向と平行である。この垂直磁化方式のスピン注入型磁気抵抗効果素子は、固定層２２、中間層２３、及び、記憶層２４から成る積層構造体２１を有する。図２Ａに示す例にあっては、キャップ層２５から固定層２２まで、例えば、直径４０ｎｍの１本の円柱から構成されている。一方、図２Ｂに示す例にあっては、キャップ層２５と記憶層２４から成る上部円柱と、中間層２３から固定層２２までの下部四角柱から構成されている。

ここで、実施例１の不揮発性メモリ素子２０において、具体的には、
記憶層（記録層、磁化反転層あるいは自由層とも呼ばれる）２４の磁化方向は、記憶すべき情報に対応して変化し、
固定層（参照層）２２の磁化方向は、記憶層２４に記憶すべき情報の基準となる磁化方向であり、
積層構造体２１の積層方向に電流を流すことにより、記憶層２４の磁化方向を変化させ、記憶層２４において情報の記憶（記録）が行われる。即ち、記憶層２４の磁化方向と固定層（参照層）２２の磁化方向との相対的な角度によって、情報「０」及び情報「１」が規定される。

第１の配線３１が、積層構造体２１に下部に電気的に接続されており、第２の配線３２（ビット線として機能する）が、積層構造体２１の上部に電気的に接続されている。より具体的には、第１の配線３１は、下地層２７を介して固定層２２の下端に接続されており、第２の配線３２は、キャップ層２５を介して記憶層２４に接続されている。ビット線として機能する第２の配線３２は、比較回路７０を構成するコンパレータ回路の他方の入力部に接続されている。尚、図２Ａあるいは図２Ｂに図示した例では、積層構造体２１において、固定層２２が下側に位置し、記憶層２４が上側に位置しているが、これに限定するものではない。また、積層構造体２１の立体形状は、円筒形（円柱形）あるいは四角柱であるが、これに限定するものではない。更には、図４においては、第１の配線３１の図示を省略しているし、積層構造体２１の構造が図２Ａ、図２Ｂに示した例と若干異なっている。

実施例１において、記憶層２４における磁化容易軸は、積層構造体２１の積層方向と平行である。即ち、記憶層２４は、磁化方向が積層構造体２１の積層方向に自由に変化する磁気モーメントを有する強磁性材料、より具体的には、Ｃｏ−Ｆｅ−Ｂ合金層［Ｃｏ₂₀Ｆｅ₈₀）₈₀Ｂ₂₀］から構成されている。非磁性体膜から成る中間層２３は、トンネルバリア層（トンネル絶縁層）として機能する絶縁層、具体的には、ＭｇＯ層から成る。中間層２３をＭｇＯ層から構成することで、磁気抵抗変化率（ＭＲ比）を大きくすることができ、これによって、スピン注入の効率を向上させることができ、記憶層２４の磁化方向を反転させるために必要な電流密度を低減させることができる。固定層（参照層）２２における磁化容易軸は、積層構造体２１の積層方向と平行である。即ち、固定層（参照層）２２は、磁化方向が積層構造体２１の積層方向に自由に変化する磁気モーメントを有する強磁性材料、より具体的には、Ｃｏ−Ｆｅ−Ｂ合金層［Ｃｏ₂₀Ｆｅ₈₀）₈₀Ｂ₂₀］とＣｏ−Ｐｔ合金層の積層から構成されている。積層構造体２１は、例えば、窒化シリコン（ＳｉＮ）若しくはＳｉＯ₂、Ａｌ₂Ｏ₃から成る絶縁材料層２６によって囲まれている。また、固定層２２及び絶縁材料層２６は、例えば、Ｔａから成る下地層２７上に形成されている。下地層２７は、ＳｉＯ₂から成る下層絶縁層４９上に形成されている。以上のとおり、実施例１における不揮発性メモリ素子２０はＭＴＪ素子から構成されている。

実施例１にあっては、積層構造体２１を、以下の表１に示す各層から構成した。

［表１］
キャップ層２５：膜厚３ｎｍのＴａ層
記憶層２４ ：膜厚２ｎｍの（Ｃｏ₂₀Ｆｅ₈₀）₈₀Ｂ₂₀層
中間層２３ ：膜厚１ｎｍのＭｇＯ層
固定層２２ ：（Ｃｏ₂₀Ｆｅ₈₀）₈₀Ｂ₂₀層とＣｏ−Ｐｔ合金層の積層
膜厚３ｎｍ
下地層２７ ：膜厚５ｎｍのＴａ層

図３、図４に示すように、積層構造体２１の下方に、電界効果型トランジスタから成る選択用トランジスタＴＲが設けられている。具体的には、
半導体基板４０に形成された選択用トランジスタＴＲ、及び、
選択用トランジスタＴＲを覆う下層絶縁層４８，４９、
を備えており、
下層絶縁層４９上に第１の配線３１が形成されており、
第１の配線３１は、下層絶縁層４８，４９に設けられた接続孔（あるいは接続孔とランディングパッド部や下層配線）４７を介して選択用トランジスタＴＲに電気的に接続されており、
絶縁材料層（層間絶縁層）２６は、下層絶縁層４９及び第１の配線３１を覆い、積層構造体２１を取り囲んでおり、
第２の配線３２は絶縁材料層２６上に形成されている。

選択用トランジスタＴＲは、ゲート電極４１、ゲート絶縁層４２、チャネル形成領域４３及びソース／ドレイン領域４４を備えている。一方のソース／ドレイン領域４４と第１の配線３１とは、上述したとおり、接続孔４７を介して接続されており、他方のソース／ドレイン領域４４は、タングステンプラグ４５を介して、下層絶縁層４８上に形成されたソース線４６に接続されている。ゲート電極４１は、所謂ワード線４１Ａとして機能する。

メモリ動作のために必要な周辺回路を含む構成図を図５Ａに示す。不揮発性メモリ素子２０及びリファレンス素子５０を含む領域８０に対して、周辺回路は、センスアンプ８１、カラムデコーダ８２、ライトドライバ８３、データ入出力バッファ８４、ロウデコーダ８５、アドレスバッファ８６、タイミング回路８７、チップコントロール回路８８、データ入出力コントロール回路８９等を含んでいる。

実施例１におけるリファレンス素子５０は、上述した不揮発性メモリ素子２０と同一の構成を有する。具体的には、例えば、リファレンス素子５０と不揮発性メモリ素子２０とは、同じ構造を有し、同じ材料から構成されているが、異なる大きさ・寸法である。具体的には、リファレンス素子５０は不揮発性メモリ素子２０よりも小さい。より具体的には、リファレンス素子５０を構成する記憶層の体積を、不揮発性メモリ素子２０を構成する記憶層の体積の約半分とした。また、リファレンス素子５０は、選択用トランジスタＴＲと同様の構成、構造を有するリファレンス素子・選択用トランジスタＴＲ_Refに、不揮発性メモリ素子２０と同様に、接続されている。リファレンス素子・選択用トランジスタＴＲ_Refのゲート電極は、所謂ワード線５１Ａとして機能する。

そして、リファレンス素子５０において、一の電気抵抗値を保持することが可能な時間の平均値Ｔ_aveは１秒以下、具体的には、８５゜Ｃにおいて１秒である。上述したとおり、リファレンス素子５０の２値の電気抵抗値が複数回、変化する時間内における２値の電気抵抗値の平均値をリファレンス抵抗値Ｒ_Refとするが、具体的には、複数回（回数をＮ回とする）、変化する時間として、図１Ｂに示すように、一の電気抵抗値を保持することが可能な時間の平均値Ｔ_aveの、例えば、３０倍とする。但し、これに限定されるものではない。リファレンス抵抗値Ｒ_Refは、以下のように表すことができる。
Ｒ_Ref＝（ΣＲ^L _i・ｔ^L _i＋ΣＲ^H _i・ｔ^H _i）／２Ｎ（Σｔ^L _i＋Σｔ^L _i） （１）
尚、平均値Ｔ_aveは、リファレンス素子５０の大きさ・寸法、及び／又は、リファレンス素子５０を構成する材料に依存して決定される、一種の設計値である。また、半導体装置の電源投入時、リファレンス抵抗値を求めてもよいし、半導体装置の使用時、所定の時間間隔でリファレンス抵抗値を求めてもよい。リファレンス素子５０の２値の電気抵抗値の複数回に亙る変化は、書き込み用回路を構成するトランジスタＴＲ_Refを用いたリファレンス素子５０への情報「１」及び「０」の順次の書き込みに基づき生じる変化である。但し、リファレンス素子５０の熱擾乱に起因して生じる変化とすることもできる。

図１Ｂに、書き込み用回路を構成するトランジスタＴＲ_Refを動作させ、リファレンス素子５０に情報「１」及び「０」を書き込んだときの、リファレンス素子５０の電気抵抗値変化を模式的に示す。リファレンス素子５０への情報「１」及び「０」の順次の書き込みを行うが、このときのリファレンス素子５０における電気抵抗値の変化を、図１Ｂにおいては、細い実線で示す。第ｉ回目にリファレンス素子５０に情報「１」を書き込んだとき、リファレンス素子５０の電気抵抗値はＲ^L _iとなる。一方、第ｉ回目にリファレンス素子５０に情報「０」を書き込んだとき、リファレンス素子５０の電気抵抗値はＲ^H _iとなる。その結果、リファレンス抵抗値を求めるためのフィルタ回路６０を含めた電気抵抗値、即ち、リファレンス抵抗値Ｒ_Refは、徐々に、上記の式（１）で表される値に近づいていく。リファレンス抵抗値Ｒ_Refの変化を、図１Ｂにおいては、太い実線で示す。

不揮発性メモリ素子２０への情報の書込みにあっては、選択用トランジスタＴＲをオン状態として、ソース線４６からビット線３２に電流を流し（情報「０」の記憶）、あるいは又、ビット線３２からソース線４６に電流を流す（情報「１」の記憶）。また、不揮発性メモリ素子２０への情報の読出しにあたっては、選択用トランジスタＴＲをオン状態として、ソース線４６とビット線３２との間に電流を流し、ビット線３２に現れる電位を、比較回路７０を構成するコンパレータ回路の他方の入力部に入力する。一方、リファレンス抵抗値を求める回路６０からの電位を、比較回路７０を構成するコンパレータ回路の一方の入力部に入力する。そして、比較回路７０にあっては、リファレンス抵抗値を求める回路６０からの電位を基準として、ビット線３２に現れる電位が高いか低いかが比較され、比較結果（情報０／１）が、比較回路７０を構成するコンパレータ回路の出力部から出力される。

一般に、スピン注入型磁気抵抗効果素子は不揮発性メモリ素子としての開発が行われており、一度記憶（記録）した情報は、例えば、８５゜Ｃで１０年間程度は保持されることを目標としている。しかしながら、本開示における不揮発性メモリ素子２０に関しては、データ保持時間を８５゜Ｃで１秒程度と短くなるように設計した。その理由は、本開示の抵抗変化型メモリ装置の適用分野として、演算装置（情報処理装置、プロセッサ）における情報の一時記憶のためのキャッシュメモリを想定しているためである。キャッシュメモリにおいては情報の書き換え頻度が高く、データの保存を目的として設定された１０年の保持は不要である。情報保持時間と反転電流（即ち、消費電力）はトレードオフの関係にあり、キャッシュメモリでは保持時間よりも消費電力の低減が優先されるといった事実に基づき、保持時間を１秒程度に設計した。

具体的には、図５Ｂに概念図を示すように、実施例１における抵抗変化型メモリ装置を、情報の一時記憶のためのプロセッサ用のキャッシュメモリ９２として、演算装置（プロセッサコア）９１と同一チップ上に混載されている。具体的には、例えば、携帯電話、タブレット機器、パーソナルコンピュータ、サーバ等の情報処理を行うプロセッサと混載されている。尚、参照番号９０は半導体装置を示し、参照番号９３はチップ全体を制御するコントロール回路を示す。

以下、実施例１の磁気抵抗素子の製造方法の概要を説明するが、実施例２〜実施例４の磁気抵抗素子も、基本的には同様の方法で作製することができる。

［工程−１００］
先ず、周知の方法に基づき、シリコン半導体基板４０に素子分離領域４０Ａを形成し、素子分離領域４０Ａによって囲まれたシリコン半導体基板４０の部分に、ゲート絶縁層４２、ゲート電極４１、ソース／ドレイン領域４４から成る選択用トランジスタＴＲを形成する。ソース／ドレイン領域４４とソース／ドレイン領域４４の間に位置するシリコン半導体基板４０の部分がチャネル形成領域４３に相当する。次いで、第１下層絶縁層４８を形成し、他方のソース／ドレイン領域４４の上方の第１下層絶縁層４８の部分にタングステンプラグ４５を形成し、更には、第１下層絶縁層４８上にソース線４６を形成する。その後、全面に第２下層絶縁層４９を形成し、一方のソース／ドレイン領域４４の上方の下層絶縁層４８，４９の部分にタングステンプラグから成る接続孔４７を形成する。こうして、下層絶縁層４８，４９で覆われた選択用トランジスタＴＲを得ることができる。その後、下層絶縁層４９上に第１の配線３１を形成する。

［工程−１１０］
その後、スパッタリング法にて、全面に、下地層２７、固定層２２、中間層２３を連続成膜し、次いで、中間層２３に酸化処理を施す。次に、中間層２３上に、記憶層２４、キャップ層２５を連続成膜する。その後、キャップ層２５、記憶層２４、中間層２３、固定層２２、下地層２７を、反応性イオンエッチング法（ＲＩＥ法）に基づきエッチングする。

［工程−１２０］
次に、全面に絶縁材料層（層間絶縁層）２６を形成し、絶縁材料層２６に平坦化処理を施すことで、絶縁材料層２６の頂面をキャップ層２５の頂面と、同じレベルとする。

［工程−１３０］
その後、絶縁材料層２６上に、キャップ層２５と接する第２の配線３２を形成する。こうして、図２Ａに示した構造のスピン注入型磁気抵抗効果素子を得ることができる。尚、ＲＩＥ法によって各層をパターニングする代わりに、イオンミリング法（イオンビームエッチング法）に基づき各層をパターニングすることもできる。

ところで、情報は、一軸異方性を有する記憶層２４の磁化方向の向きによって規定される。情報の書込みは、積層構造体２１の積層方向に電流を流し、スピントルク磁化反転を生じさせることによって行われる。以下、スピン注入磁化反転を適用したスピン注入型磁気抵抗効果素子の概念図である図１１Ａを参照して、スピントルク磁化反転について簡単に説明する。電子は２種類のスピン角運動量を有する。仮にこれを上向き、下向きと定義する。非磁性体内部では両者が同数であり、強磁性体内部では両者の数に差がある。

強磁性材料から成る記憶層２４と固定層（参照層）２２とは、互いの磁気モーメントの向きが反平行状態にあると仮定する。この状態では、情報「０」が記憶層に記憶されている。記憶層２４に記憶されている情報「０」を「１」に書き換えるとする。この場合、記憶層２４から固定層２２へとスピン偏極電流を流す。即ち、固定層２２から記憶層２４に向かって電子を流す。固定層２２を通過した電子には、スピン偏極、即ち、上向きと下向きの数に差が生じる。中間層２３の厚さが十分に薄く、このスピン偏極が緩和して通常の非磁性体における非偏極状態（上向きと下向きが同数の状態）になる前に、記憶層２４に達すると、スピン偏極度の符号が逆になっていることにより、系全体のエネルギーを下げるために、一部の電子は、反転、即ち、スピン角運動量の向きを変えさせられる。このとき、系の全角運動量は保存されなければならないため、向きを変えた電子による角運動量変化の合計と等価な反作用が、記憶層２４における磁気モーメントに与えられる。電流、即ち、単位時間に積層構造体２１を通過する電子の数が少ない場合には、向きを変える電子の総数も少ないために、記憶層２４における磁気モーメントに発生する角運動量変化も小さいが、電流が増えると、多くの角運動量変化を単位時間内に記憶層に与えることができる。角運動量の時間変化はトルクであり、トルクが或る閾値を超えると記憶層２４の磁気モーメントは反転を開始し、その一軸異方性により１８０度回転したところで安定となる。即ち、反平行状態から平行状態への反転が起こり、情報「１」が記憶層に記憶される（図１１Ａの左手側の概念図を参照）。

次に、記憶層２４に記憶されている情報「１」を「０」に書き換えるとする。この場合、スピン偏極電流を逆に固定層２２から記憶層２４へと流す。即ち、記憶層２４から固定層２２に向かって電子を流す。固定層（参照層）２２に達した下向きのスピンを有する電子は、固定層２２を通過する。一方、上向きのスピンを有する電子は、第１固定層（参照層）２２Ａで反射される。そして、係る電子が記憶層２４に進入すると、記憶層２４にトルクを与え、記憶層２４は反平行状態へと反転する（図１１Ａの右手側の概念図を参照）。但し、この際、反転を生じさせるのに必要な電流量は、反平行状態から平行状態へと反転させる場合よりも多くなる。平行状態から反平行状態への反転は直感的な理解が困難であるが、固定層（参照層）２２の磁化方向が固定されているために反転できず、系全体の角運動量を保存するために記憶層２４が反転すると考えてもよい。このように、０／１の情報の記憶は、固定層２２から記憶層２４の方向又はその逆向きに、それぞれの極性に対応する或る閾値以上の電流を流すことによって行われる。

以上のとおり、実施例１の抵抗変化型メモリ装置において、リファレンス抵抗値は、リファレンス素子の２値の電気抵抗値が複数回、変化する時間内における２値の電気抵抗値の平均値である。従って、リファレンス素子の数を大幅に増やすことなく、安定したリファレンス抵抗値を確実に得ることができ、リファレンス抵抗値の意図しない変動に起因したデータの読出しエラーの発生を確実に防止することができる。それ故、安定した動作、高い信頼性を有する半導体装置を提供することができるし、高度なエラー訂正回路等が不要であるし、回路面積増加によるコスト増加を抑制することができる。

尚、図１Ａに示した例では、リファレンス素子５０及びリファレンス抵抗値を求める回路６０をそれぞれ１つとしたが、例えば、リファレンス素子５０及びリファレンス抵抗値を求める回路６０を部分を図６Ａに示すように、リファレンス素子５０及びリファレンス抵抗値を求める回路６０を１組とし、係る組を、例えば、４つ、配置してもよいし、図６Ｂに示すように、例えば４つのリファレンス素子５０、及び、１つのリファレンス抵抗値を求める回路６０から構成することもできる。これらの構成とすることで、リファレンス素子５０を１つとする場合と比較して、リファレンス素子が占める領域の面積が増大するが、リファレンス素子間のばらつきが平均化され、あるいは又、不良素子、例えば、リファレンス素子を構成する中間層の絶縁破壊により完全に短絡した場合等の影響が排除できる等の効果を有する。

実施例２は、実施例１の変形である。実施例２において、不揮発性メモリ素子２０及びリファレンス素子５０における固定層２２は、第１固定層（参照層）２２Ａ、ルテニウム（Ｒｕ）から構成された非磁性層２２Ｃ及び第２固定層２２Ｂの積層フェリ構造を構成している。そして、第１固定層（参照層）２２Ａと第２固定層２２Ｂとは非磁性層２２Ｃを介して磁気的に結合されている。第２固定層（磁化参照層）２２Ｃは、Ｃｏ−Ｐｔ合金層から構成され、非磁性層２２Ｃは、ルテニウム（Ｒｕ）から構成されている。

実施例２における積層構造体２１の各層の構成を、以下の表２に示し、実施例２の垂直磁化方式のスピン注入型磁気抵抗効果素子から成る不揮発性メモリ素子の概念図を図７Ａに示し、不揮発性メモリ素子の模式的な一部断面図を図８Ａあるいは図８Ｂに示す。

［表２］
キャップ層２５ ：膜厚３ｎｍのＴａ層
記憶層２４ ：膜厚２ｎｍの（Ｃｏ₂₀Ｆｅ₈₀）₈₀Ｂ₂₀層
中間層２３ ：膜厚１ｎｍのＭｇＯ層
第１固定層２２Ａ：膜厚１ｎｍの（Ｃｏ₂₀Ｆｅ₈₀）₈₀Ｂ₂₀層
非磁性層２２Ｃ ：膜厚０．７ｎｍのＲｕ層
第２固定層２２Ｂ：膜厚２ｎｍのＣｏ−Ｐｔ合金層
下地層２７ ：膜厚５ｎｍのＴａ層

以上の点を除き、実施例２の不揮発性メモリ素子２０及びリファレンス素子５０の構成、構造は、実施例１の不揮発性メモリ素子２０及びリファレンス素子５０の構成、構造と同様とすることができるので、詳細な説明は省略する。

実施例３も、実施例１の変形である。実施例３において、不揮発性メモリ素子及びリファレンス素子は、面内磁化方式のスピン注入型磁気抵抗効果素子から成る。即ち、記憶層において、磁化容易軸は積層構造体の積層方向に対して垂直である。実施例３において、不揮発性メモリ素子２０及びリファレンス素子５０における固定層２２は、実施例２と同様に、第１固定層（参照層）２２Ａ、ルテニウム（Ｒｕ）から構成された非磁性層２２Ｃ及び第２固定層２２Ｂの積層フェリ構造を構成している。そして、第１固定層（参照層）２２Ａと第２固定層２２Ｂとは非磁性層２２Ｃを介して磁気的に結合されている。第２固定層（磁化参照層）２２Ｂは、Ｃｏ−Ｐｔ合金層から構成され、非磁性層２２Ｂは、ルテニウム（Ｒｕ）から構成されている。積層構造体の平面形状を短軸６０ｎｍ、長軸１２０ｎｍの楕円形とした。

実施例３における積層構造体２１の各層の構成を、以下の表３に示し、実施例３の面内磁化方式のスピン注入型磁気抵抗効果素子から成る不揮発性メモリ素子の概念図を図７Ｂに示す。尚、不揮発性メモリ素子の模式的な一部断面図は、図８Ａあるいは図８Ｂに示したと同様である。

［表３］
キャップ層２５ ：膜厚３ｎｍのＴａ層
記憶層２４ ：膜厚３ｎｍの（Ｃｏ₂₀Ｆｅ₈₀）₈₀Ｂ₂₀層
中間層２３ ：膜厚１ｎｍのＭｇＯ層
第１固定層２２Ａ：膜厚２ｎｍの（Ｃｏ₂₀Ｆｅ₈₀）₈₀Ｂ₂₀層
非磁性層２２Ｃ ：膜厚０．７ｎｍのＲｕ層
第２固定層２２Ｂ：膜厚１．５ｎｍのＣｏ−Ｐｔ合金層
下地層２７ ：膜厚１５ｎｍのＰｔ−Ｍｎ合金層／膜厚５ｎｍのＴａ層

以上の点を除き、実施例３の不揮発性メモリ素子２０及びリファレンス素子５０の構成、構造は、実施例１の不揮発性メモリ素子２０及びリファレンス素子５０の構成、構造と同様とすることができるので、詳細な説明は省略する。

尚、実施例１〜実施例３においては、抵抗変化型メモリ装置の製造時、各層の磁化方向を固定するための処理における磁化方向を、これらの抵抗変化型メモリ装置において要求される磁化方向とすればよい。

実施例４も、実施例１の変形である。実施例４の抵抗変化型メモリ装置における選択用トランジスタを含む不揮発性メモリ素子の模式的な一部断面図を図９に示す。実施例４において、不揮発性メモリ素子及びリファレンス素子は、電流磁場反転型磁気抵抗効果素子から成る。尚、不揮発性メモリ素子２０及びリファレンス素子５０における固定層２２は、実施例２と同様に、第１固定層（参照層）２２Ａ、ルテニウム（Ｒｕ）から構成された非磁性層２２Ｃ及び第２固定層２２Ｂの積層フェリ構造を構成している。そして、第１固定層（参照層）２２Ａと第２固定層２２Ｂとは非磁性層２２Ｃを介して磁気的に結合されている。

実施例４の電流磁場反転型磁気抵抗効果素子から成る不揮発性メモリ素子の概念図は、磁化の方向を除き、図７Ｂに示したと同様である。即ち、積層構造体は、第１の配線側から、Ｃｏ−Ｆｅ合金層から成る第２固定層２２Ｂ、Ｒｕ層から成る非磁性層２２Ｃ、Ｃｏ−Ｆｅ合金層から成る第１固定層２２Ａ、ＡｌＯ_Xから成る中間層（トンネル絶縁膜）２３、Ｎｉ−Ｆｅ合金から成る記憶層２４から構成されている。外部印加磁場によって、記憶層２４の磁化の方向は、第１固定層２２Ａに対して平行又は反平行に変えられる。第２固定層２２Ｂは、下地層２７を介して第１の配線３１に電気的に接続されている。一方、記憶層２４は、キャップ層（トップコート層）２５を介して、ビット線として機能する第２の配線３２に接続されている。積層構造体の下方には、書込みワード線ＲＷＬが形成されている。積層構造体と書込みワード線ＲＷＬとは、下層絶縁層４９によって絶縁されている。書込みワード線ＲＷＬの射影像と、第２の配線３２の射影像とは直交する。そして、不揮発性メモリ素子アレイにあっては、書込みワード線ＲＷＬ及び第２の配線３２から成る格子の交点（重複領域）に不揮発性メモリ素子が配置されている。尚、参照番号４７Ａは、一方のソース／ドレイン領域４４の上方の下層絶縁層４８の部分に形成され、タングステンプラグから成る接続孔を示し、参照番号４７Ｂは、下層絶縁層４８上に形成されたランディングパッド部を示す。

このような構成の不揮発性メモリ素子及びリファレンス素子へのデータの書込みにおいては、ビット線（第２の配線）３２に正方向あるいは負方向の電流を流し、且つ、書込みワード線ＲＷＬに一定方向の電流を流し、その結果生成される合成磁界によって記憶層２４の磁化の方向を変えることで、記憶層２４に「１」又は「０」を記憶（記録）する。一方、データの読出しは、選択用トランジスタＴＲをオン状態とし、ソース線４６に電流を流し、磁気抵抗効果によるトンネル電流変化をビット線（第２の配線）３２にて検出することにより行う。記憶層２４と第１固定層２２Ａの磁化方向が等しい場合、低抵抗となり（この状態を例えば「０」とする）、記憶層２４と第１固定層２２Ａの磁化方向が反平行の場合、高抵抗となる（この状態を例えば「１」とする）。

実施例５も、実施例１の変形である。実施例５あるいは後述する実施例６の抵抗変化型メモリ装置において、不揮発性メモリ素子及びリファレンス素子は、相変化型メモリ素子（ＰＣＲＡＭ）から成る。実施例５の不揮発性メモリ素子における抵抗変化層の概念図を図１０Ａ、図１０Ｂに示す。実施例５において、不揮発性メモリ素子及びリファレンス素子は、金属を含むイオン伝導体から成る抵抗変化層１２０を有している。また、実施例５の不揮発性メモリ素子には、選択用トランジスタＴＲが備えられている。尚、実施例５の不揮発性メモリ素子における選択用トランジスタの構成、構造は、実施例１の不揮発性メモリ素子における選択用トランジスタの構成、構造と同様とすることができるし、実施例５の不揮発性メモリ素子と選択用トランジスタとの配置関係も、実施例１の不揮発性メモリ素子と選択用トランジスタとの配置関係と同様とすることができる。即ち、選択用トランジスタを含む実施例５の不揮発性メモリ素子の構成、構造は、不揮発性メモリ素子の構成、構造が実施例１と異なる点を除き、選択用トランジスタを含む実施例１の不揮発性メモリ素子の構成、構造と同様とすることができる。

実施例６は、実施例５の変形である。実施例６にあっては、不揮発性メモリ素子を、相変化型メモリ素子（ＰＲＡＭ）から構成した。即ち、実施例６にあっては、抵抗変化層をカルコゲナイド系材料から構成した。そして、メモリ部である抵抗変化層を構成する相変化材料がアモルファス状態と結晶状態とで電気抵抗が数桁違うことを利用して、不揮発性メモリ素子として動作させる。具体的には、メモリ部に短時間、パルス状の大電流（例えば、２００マイクロアンペア，２０ナノ秒）を流した後、急冷すると、抵抗変化層を構成する相変化材料はアモルファス状態となり、高抵抗を示す。一方、抵抗変化層に比較的長時間、パルス状の小電流（例えば、１００マイクロアンペア，１００ナノ秒）を流した後、徐冷すると、抵抗変化層を構成する相変化材料は結晶状態となり、低抵抗を示す。

尚、抵抗変化層を、ＧｅＳｂＴｅ、ＺｎＳｅ、ＧａＳｎＴｅ等の、金属とＳｅやＴｅとの化合物から成るカルコゲナイド系材料から構成することもできる。あるいは又、例えば、電界誘起巨大抵抗変化効果（ＣＥＲ効果）を有する材料、例えば、３元系ペロブスカイト型遷移金属酸化物（ＰｒＣａＭｎＯ₃やＳｒＴｉＯ₃）や２元系遷移金属酸化物（ＣｉＯ、ＮｉＯ、ＣｕＯ、ＴｉＯ₂、Ｆｅ₃Ｏ₄）から構成することもできる。

以上、本開示の抵抗変化型メモリ装置及び半導体装置を好ましい実施例に基づき説明したが、本開示の抵抗変化型メモリ装置及び半導体装置はこれらの実施例に限定されるものではない。実施例において説明した抵抗変化型メモリ装置を構成する各種の積層構造、使用した材料等は例示であり、適宜、変更することができる。各実施例においては、記憶層が積層構造体の最上層に位置する構造を有する抵抗変化型メモリ装置を説明したが、各層の積層順序を逆とし、記憶層が最下層に位置する構造を有する抵抗変化型メモリ装置とすることもできる。不揮発性メモリ素子及びリファレンス素子を構成する相変化型メモリ素子は実施例において説明した相変化型メモリ素子に限定されず、種々の相変化型メモリ素子を用いることができる。

実施例における不揮発性メモリ素子にあっては、２値（０／１）の情報を電気抵抗値に基づき保存する。但し、これに限定するものではなく、不揮発性メモリ素子は、Ｍ値（但し、Ｍ≧３）の情報を電気抵抗値に基づき保存する構成とすることもできる。

また、求められたリファレンス抵抗値を記憶する記憶手段を備えていてもよい。具体的には、記憶手段を、例えば、ラッチ回路から構成することができる。あるいは又、記憶手段を、コンパレータ回路と基準電圧生成回路から構成し、リファレンス抵抗値を求める回路６０からのリファレンス抵抗値に相当する出力電圧をこのコンパレータ回路の一方の入力部に入力し、基準電圧生成回路からの電圧をこのコンパレータ回路の他方の入力部に入力し、このコンパレータ回路からの出力電圧が「０」ボルトとなるように、基準電圧生成回路において生成される電圧を制御し、係る制御された電圧を、比較回路７０を構成するコンパレータ回路の一方の入力部に入力すればよい。

尚、本開示は、以下のような構成を取ることもできる。
［Ａ０１］《抵抗変化型メモリ装置》
少なくとも２値の情報を電気抵抗値に基づき保存する不揮発性メモリ素子、
不揮発性メモリ素子と同一の構成から成り、２値の電気抵抗値を有するリファレンス素子、及び、
不揮発性メモリ素子の電気抵抗値とリファレンス抵抗値とを比較する比較回路、
を備えており、
リファレンス抵抗値は、リファレンス素子の２値の電気抵抗値が複数回、変化する時間内における２値の電気抵抗値の平均値である抵抗変化型メモリ装置。
［Ａ０２］リファレンス抵抗値を求める回路を更に備えている［Ａ０１］に記載の抵抗変化型メモリ装置。
［Ａ０３］リファレンス抵抗値を求める回路は、抵抗素子及び容量素子から成るフィルタ回路である［Ａ０２］に記載の抵抗変化型メモリ装置。
［Ａ０４］フィルタ回路は、リファレンス素子と並列に接続された容量素子、及び、リファレンス素子と直列に接続された抵抗素子から成る１次ローパスフィルタから成る［Ａ０３］に記載の抵抗変化型メモリ装置。
［Ａ０５］リファレンス素子において、一の電気抵抗値を保持することが可能な時間の平均値は１秒以下である［Ａ０１］乃至［Ａ０４］のいずれか１項に記載の抵抗変化型メモリ装置。
［Ａ０６］不揮発性メモリ素子及びリファレンス素子は、スピン注入型磁気抵抗効果素子から成る［Ａ０１］乃至［Ａ０５］のいずれか１項に記載の抵抗変化型メモリ装置。
［Ａ０７］不揮発性メモリ素子及びリファレンス素子は、垂直磁化方式のスピン注入型磁気抵抗効果素子から成る［Ａ０６］に記載の抵抗変化型メモリ装置。
［Ａ０８］不揮発性メモリ素子及びリファレンス素子は、面内磁化方式のスピン注入型磁気抵抗効果素子から成る［Ａ０６］に記載の抵抗変化型メモリ装置。
［Ａ０９］不揮発性メモリ素子及びリファレンス素子は、電流磁場反転型磁気抵抗効果素子から成る［Ａ０１］乃至［Ａ０５］のいずれか１項に記載の抵抗変化型メモリ装置。
［Ａ１０］不揮発性メモリ素子及びリファレンス素子は、相変化型メモリ素子から成る［Ａ０１］乃至［Ａ０５］のいずれか１項に記載の抵抗変化型メモリ装置。
［Ａ１１］不揮発性メモリ素子及びリファレンス素子は、金属を含むイオン伝導体から成る抵抗変化層を有している［Ａ１０］に記載の抵抗変化型メモリ装置。
［Ａ１２］不揮発性メモリ素子及びリファレンス素子は、カルコゲナイド系材料から成る抵抗変化層を有している［Ａ１０］に記載の抵抗変化型メモリ装置。
［Ａ１３］不揮発性メモリ素子及びリファレンス素子は、電界誘起巨大抵抗変化効果を有する材料から成る抵抗変化層を有している［Ａ１０］に記載の抵抗変化型メモリ装置。
［Ｂ０１］《半導体装置》
［Ａ０１］乃至［Ａ１３］に記載の抵抗変化型メモリ装置を、情報の一時記憶のためのキャッシュメモリとして、演算装置と同一チップ上に混載して成る半導体装置。

１０・・・抵抗変化型メモリ装置、２０・・・不揮発性メモリ素子、２１・・・積層構造体、２２・・・固定層、２３・・・中間層、２４・・・記憶層、２５・・・キャップ層、２６・・・絶縁材料層（層間絶縁層）、２７・・・下地層、３１・・・第１の配線、３２・・・第２の配線、４０・・・半導体基板、４０Ａ・・・素子分離領域、４１・・・ゲート電極、４１Ａ・・・ワード線、４２・・・ゲート絶縁層、４３・・・チャネル形成領域、４４・・・ソース／ドレイン領域、４５・・・タングステンプラグ、４６・・・ソース線、４７・・・接続孔（あるいは接続孔とランディングパッド部や下層配線）、４８，４９・・・・下層絶縁層、５０・・・リファレンス素子、５１Ａ・・・ワード線、５２・・・リファレンス素子・ビット線、６０・・・リファレンス抵抗値を求める回路、６１・・・抵抗素子、６２・・・容量素子、７０・・・比較回路、８０・・・不揮発性メモリ素子及びリファレンス素子を含む領域、８１・・・センスアンプ、８２・・・カラムデコーダ、８３・・・ライトドライバ、８４・・・データ入出力バッファ、８５・・・ロウデコーダ、８６・・・アドレスバッファ、８７・・・タイミング回路、８８・・・チップコントロール回路、８９・・・データ入出力コントロール回路、９０・・・半導体装置、９１・・・演算装置（プロセッサコア）、９２・・・キャッシュメモリ、９３・・・コントロール回路、１２０・・・抵抗変化層、１２１・・・高抵抗層、１２２・・・イオン源層、１２５Ａ・・・キャップ層、１２５Ｂ・・・接続層（トップ層）、１３１・・・第１電極（下部電極）、１３２・・・第２電極（上部電極）、ＴＲ・・・選択用トランジスタ、ＴＲ_Ref・・・リファレンス素子・選択用トランジスタ

Claims (14)

1. 少なくとも２値の情報を電気抵抗値に基づき保存する不揮発性メモリ素子、
   不揮発性メモリ素子と同一の構成から成り、２値の電気抵抗値を有するリファレンス素子、及び、
   不揮発性メモリ素子の電気抵抗値とリファレンス抵抗値とを比較する比較回路、
   を備えており、
   リファレンス抵抗値は、リファレンス素子の２値の電気抵抗値が複数回、変化する時間内における２値の電気抵抗値の平均値である抵抗変化型メモリ装置。
2. リファレンス抵抗値を求める回路を更に備えている請求項１に記載の抵抗変化型メモリ装置。
3. リファレンス抵抗値を求める回路は、抵抗素子及び容量素子から成るフィルタ回路である請求項２に記載の抵抗変化型メモリ装置。
4. フィルタ回路は、リファレンス素子と並列に接続された容量素子、及び、リファレンス素子と直列に接続された抵抗素子から成る１次ローパスフィルタから成る請求項３に記載の抵抗変化型メモリ装置。
5. リファレンス素子において、一の電気抵抗値を保持することが可能な時間の平均値は１秒以下である請求項１に記載の抵抗変化型メモリ装置。
6. 不揮発性メモリ素子及びリファレンス素子は、スピン注入型磁気抵抗効果素子から成る請求項１に記載の抵抗変化型メモリ装置。
7. 不揮発性メモリ素子及びリファレンス素子は、垂直磁化方式のスピン注入型磁気抵抗効果素子から成る請求項６に記載の抵抗変化型メモリ装置。
8. 不揮発性メモリ素子及びリファレンス素子は、面内磁化方式のスピン注入型磁気抵抗効果素子から成る請求項６に記載の抵抗変化型メモリ装置。
9. 不揮発性メモリ素子及びリファレンス素子は、電流磁場反転型磁気抵抗効果素子から成る請求項１に記載の抵抗変化型メモリ装置。
10. 不揮発性メモリ素子及びリファレンス素子は、相変化型メモリ素子から成る請求項１に記載の抵抗変化型メモリ装置。
11. 不揮発性メモリ素子及びリファレンス素子は、金属を含むイオン伝導体から成る抵抗変化層を有している請求項１０に記載の抵抗変化型メモリ装置。
12. 不揮発性メモリ素子及びリファレンス素子は、カルコゲナイド系材料から成る抵抗変化層を有している請求項１０に記載の抵抗変化型メモリ装置。
13. 不揮発性メモリ素子及びリファレンス素子は、電界誘起巨大抵抗変化効果を有する材料から成る抵抗変化層を有している請求項１０に記載の抵抗変化型メモリ装置。
14. 請求項１乃至請求項１３に記載の抵抗変化型メモリ装置を、情報の一時記憶のためのキャッシュメモリとして、演算装置と同一チップ上に混載して成る半導体装置。