CN110323176B - 一种芯片的三维封装方法及封装结构 - Google Patents

一种芯片的三维封装方法及封装结构 Download PDF

Info

Publication number
CN110323176B
CN110323176B CN201910455947.4A CN201910455947A CN110323176B CN 110323176 B CN110323176 B CN 110323176B CN 201910455947 A CN201910455947 A CN 201910455947A CN 110323176 B CN110323176 B CN 110323176B
Authority
CN
China
Prior art keywords
wafer
chip
layer
forming
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910455947.4A
Other languages
English (en)
Other versions
CN110323176A (zh
Inventor
刘凤
方梁洪
刘明明
任超
彭祎
李春阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo Chipex Semiconductor Co ltd
Original Assignee
Ningbo Chipex Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo Chipex Semiconductor Co ltd filed Critical Ningbo Chipex Semiconductor Co ltd
Priority to CN201910455947.4A priority Critical patent/CN110323176B/zh
Publication of CN110323176A publication Critical patent/CN110323176A/zh
Application granted granted Critical
Publication of CN110323176B publication Critical patent/CN110323176B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种芯片的三维封装方法，包括以下步骤：提供一待封装的晶圆，所述晶圆具有形成焊垫的正面和对应于所述正面的背面，于所述背面贴载体进行保护；在所述晶圆的正面形成导电互连层；剥除所述晶圆的背面的载体；在所述晶圆的正面导电互连层上贴载体进行保护；在所述晶圆的背面形成凸点；剥除所述导电互连层上的载体；提供一载板硅片，将所述凸点装配于所述载板硅片的正面；提供一倒装芯片，将所述倒装芯片倒装于所述导电互连层。本发明还公开了采用该三维封装方法形成的封装结构。本发明相对于现有技术，封装工艺流程简单，可提高封装效率，具有结构简单、传输效率高的优点，满足了产品的小型化、轻型化及低功率的设计要求。

Description

一种芯片的三维封装方法及封装结构
技术领域
本发明涉及半导体的制造技术领域，尤其涉及一种芯片的三维封装方法及封装结构。
背景技术
芯片封装的主要功能包括：为半导体芯片提供机械支撑和环境保护，提供芯片稳定可靠的工作环境；提供半导体芯片与外部系统的电器连接，包括电源与信号；提供信号的输入和输出通路；提供热能通路，保证芯片正常散热。芯片封装直接影响着集成电路和器件的电、热、光和机械性能，还影响着其可靠性和制造成本。
随着便携式电子系统复杂性的增加，对集成电路的低功率、轻型及小型封装的生产技术突出了越来越高的要求。为了满足这些要求，在X、Y平面内的二维封装基础上，先进的封装技术已在IC制造行业开始出现，如多芯片模块(Multi Chip Module，MCM)就是将多个IC芯片按功能组合进行封装，将裸芯片沿Z轴层叠在一起，采用多芯片封装结构，通过将两个或两个以上的芯片组合在单一封装结构中，三维封装首先突破传统的平面封装的概念，组装效率高达200％以上，它使单个封装体内可以堆叠多个芯片，实现了存储容量的倍增，因此也称之为叠层式3D封装。三维封装可以缩减电子产品整体电路结构体积，来使系统运行速度的限制最小化，此外，多芯片封装结构可减少芯片间连接线路的长度而降低信号延迟以及存取时间，提升电性功能。再则，它将多个不同功能芯片堆叠在一起，使单个封装体实现更多的功能，从而形成系统芯片封装新思路；最后，采用3D封装的芯片还有功耗低、速度快等优点，这使电子信息产品的尺寸和重量减小数十倍，广泛应用于手机、PDA(Personal Digital Assistant，个人数字助理)、数码相机等便携式电子产品。
另外，随着电子产品多样化以及集成化，对芯片的散热和芯片集成系统化封装要求更高。但是现有技术中的芯片封装产品，存在封装产品性能不佳的缺点，难以满足芯片产品的低功率、轻型化及小型化的设计要求，且存在封装工艺繁琐的问题。因此提供一种芯片的三维封装方法，以简化封装工艺，并使其形成的芯片产品具有较高性能，以满足集成系统化封装的要求，成为本领域技术人员待解决的一个技术问题。
发明内容
本发明的目的在于提供一种芯片的三维封装方法及封装结构，用以解决现有技术中的芯片产品存在的封装产品性能不佳且封装工艺繁琐等技术问题。
一种芯片的三维封装方法，包括以下步骤：
提供一待封装的晶圆，所述晶圆具有形成焊垫的正面和对应于所述正面的背面，于所述背面贴载体进行保护；
在所述晶圆的正面形成导电互连层；
剥除所述晶圆的背面的载体；
在所述晶圆的正面导电互连层上贴载体进行保护；
在所述晶圆的背面形成凸点；
剥除所述导电互连层上的载体；
提供一载板硅片，将所述凸点装配于所述载板硅片的正面；
提供一倒装芯片，将所述倒装芯片倒装于所述导电互连层。
进一步地，所述载体为具有粘性的UV膜。
进一步地，所述载体剥除前需要通过UV光照方式解胶。
进一步地，在所述晶圆的正面形成导电互连层包括：在所述晶圆的正面形成第一钝化层；在所述第一钝化层上形成导电金属层；在所述导电金属层上形成第一光阻层；在所述第一光阻层上形成重分布层；在所述重分布层上形成第二钝化层。
进一步地，所述导电金属层包括依次层叠形成的钛金属层和铜金属层。
进一步地，在所述晶圆的背面形成凸点包括：在所述晶圆的背面形成第三钝化层；在所述第三钝化层上形成第二光阻层；在所述第二光阻层上形成凸点。
进一步地，所述凸点通过植球的方式形成。
进一步地，所述凸点通过回流焊工艺装配于所述载板硅片的正面，所述倒装芯片通过回流焊工艺倒装于所述导电互连层。
相应地，本发明提供一种芯片的三维封装结构，包括载板硅片、倒装芯片和具有双面导通结构的芯片；形成所述具有双面导通结构的芯片的晶圆在正面设有焊垫，在背面设有金属种子层，所述晶圆的正面在所述焊垫上形成有导电互连层，所述晶圆的背面在所述金属种子层上形成有用于电连接的凸点；所述凸点装配于所述载板硅片的正面，所述倒装芯片倒装于所述导电互连层。
进一步地，所述导电互连层包括从所述焊垫依次排布的第一钝化层、导电金属层、重分布层和第二钝化层；所述金属种子层与所述凸点之间还设有第三钝化层。
实施本发明，具有如下有益效果：
(1)本发明的芯片的三维封装方法，通过采用载体保护再进行电镀作业，实现了晶圆的正面和背面的双面导通，该晶圆可实现与倒装芯片、载板硅片在Z向的层叠，实现多芯片模块的封装，该封装方法工艺流程相对简单，工艺复杂度较低，可提高封装效率，有利于降低生产成本并提高封装良率。
(2)本发明的芯片的三维封装结构，通过芯片沿Z轴方向的层叠，极大地提高了系统集成度，有效地提高封装体功能，有利于芯片产品的小型化设计，具有结构简单、更快传输效率的优点；由于系统集成度的提高，在缩小产品尺寸的同时也满足了低功率、轻型化产品的性能要求。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案和优点，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它附图。
图1是本发明的芯片的封装方法的流程示意图；
图2是根据图1所述流程进行封装的剖面图；
其中，图中附图标记对应为：1-晶圆、2-第一钝化层、3-导电金属层、4-重分布层、5-第二钝化层、6-第三钝化层、7-凸点、8-倒装芯片、9-载板硅片。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合实施例对本发明作进一步地详细描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“第一”、“第二”、“第三”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。
在本发明中，除非另有明确的规定和限定，术语“相连”、“连接”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的相连或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
实施例
本实施例提供了一种芯片的封装方法，参阅图1-2，包括以下步骤：
S1、提供一待封装的晶圆1，晶圆1具有形成焊垫的正面和对应于正面的背面，于背面贴载体进行保护；
S2、在晶圆1的正面形成导电互连层；
S3、剥除晶圆1的背面的载体；
S4、在晶圆1的正面导电互连层上贴载体进行保护；
S5、在晶圆1的背面形成凸点7；
S6、剥除导电互连层上的载体；
S7、提供一载板硅片9，将凸点7装配于载板硅片9的正面；
S8、提供一倒装芯片8，将倒装芯片8倒装于导电互连层。
本实施例的芯片的三维封装方法，通过载体的保护，在晶圆1的正面电镀形成导电层，在晶圆1的背面电镀形成凸点7，以实现晶圆1的双面电镀，该晶圆1背面的凸点7装配于载体硅片9的正面，倒装芯片8倒装于晶圆1正面的导电互连层，该芯片的三维封装方法，将多个芯片沿Z轴层叠，实现多芯片模块的封装。
本实施例中，在步骤S1中，在晶圆1的背面贴载体保护，主要是为了对晶圆1的正面电镀作业时对背面进行保护，以保证后续的电镀金属层工艺作业不会对背面造成损伤。
本实施例中，载体为UV膜，具有一定的粘性和厚度，可以较为方便地贴在晶圆的表面，并起到保护作用。通过贴膜机调整贴膜速度、贴膜温度实现载体贴在晶圆1的正面或背面。
本实施例中，在步骤S2中，在晶圆1的正面形成导电互连层包括：在正面形成第一钝化层2；在第一钝化层2上形成导电金属层3；在导电金属层3上形成第一光阻层；在第一光阻层上形成重分布层4；在重分布层4上形成第二钝化层5。
进一步地，钝化层作为缓冲层，可以起到绝缘、抗蚀、缓冲应力及平坦化的作用，最终将留在晶圆1表面，在正面形成第一钝化层2包括如下工序：等离子体刻蚀；涂胶；曝光；显影；固化；等离子体刻蚀。
进一步地，导电金属层3在电镀时起到导电的作用，包括依次层叠形成的钛金属层和铜金属层。在第一钝化层2上通过溅射方式形成导电金属层3，包括以下工序：预清洗；烘烤；溅射。
可选地，在第一钝化层2上通过溅射方式形成导电金属层3，包括以下工序：超声波和IPA清洗；烘箱烘烤；阻挡层和种子层溅射。
进一步地，光阻层就是将掩膜版上的图像转移到晶圆1上，决定重分布层4的开口和形貌，电镀后将被去掉。在导电金属层3上形成第一光阻层包括以下工序：涂胶；去边；曝光；显影。
进一步地，重分布层4通过电镀方式形成，电镀是利用电解池的原理，在第一光阻层上形成重分布层4包括以下工序：等离子体刻蚀；电镀；去胶；铜腐蚀；钛腐蚀；等离子体刻蚀；漏电流测试。形成的重分布层4为多层或是单层金属线路层。
进一步地，在重分布层4上形成第二钝化层5的工艺与第一钝化层2的形成工艺相同，主要包括以下工序：等离子体刻蚀；涂胶；曝光；显影；固化；等离子体刻蚀。
本实施例中，完成晶圆1正面的电镀后，将晶圆1背面的载体剥除以恢复晶圆1背面的功能。在步骤S3中，载体剥除时先通过UV光照解胶，然后手动剥除。这种载体的剥除方法较为简单，易于操作，可以大大降低工艺成本。
本实施例中，在步骤S4中，在对晶圆1的背面电镀作业前，在晶圆1正面形成的导电互连层贴载体保护，主要是为了在晶圆1背面电镀作业时对正面的导电互连层进行保护。
本实施例中，在步骤S5中，在晶圆1的背面形成凸点7包括：在晶圆1的背面形成第三钝化层6；在第三钝化层6上形成第二光阻层；在第二光阻层上形成凸点7。
进一步地，在晶圆1的背面形成第三钝化层6包括以下工序：等离子体刻蚀；涂胶；曝光；显影；固化；等离子体刻蚀。
本实施例中，光阻层就是将掩膜版上的图像转移到晶圆上，决定后续凸点的开口和形貌，植球后将被去掉，在第三钝化层6上形成第二光阻层包括以下工序：涂胶；烘烤；曝光；显影；去膜；固化。
本实施例中，凸点7通过植球的方式形成。植球是将锡球通过回流焊焊接，实现凸点7的制作，在第二光阻层上通过植球方式形成凸点7包括以下工序：植球；回流焊；缺硅检测；去助焊剂；空洞检测；推球测试；测量；检验。
完成背面的电镀后，将正面的载体剥除以恢复正面的功能，完成了晶圆1的双面电镀。在步骤S6中，载体剥除时同样先通过UV光照解胶，然后手动剥除。在晶圆1的两面均形成了导电互连结构，并在晶圆1的背面设有引出导电互连结构的凸点7，形成的芯片具有双面导通结构。
本实施例中，在步骤S7中，凸点7通过回流焊工艺装配于载板硅片9的正面，在步骤S8中，倒装芯片8通过回流焊工艺倒装于导电互连层，以实现具有双面导通结构的芯片与倒装芯片8间、双面导通结构的芯片和载板硅片9之间的电连接。
上述实施例的芯片封装方法，先将晶圆的背面采用载体保护，在正面通过光刻、溅射、电镀工艺进行重布线技术形成导电互连层，而后通过载体将正面形成的导电互连层保护起来，再在背面通过光刻和植球工艺进行凸点的制作，而后将载体剥除即完成了晶圆的双面电镀。该晶圆背面的凸点通过回流焊工艺装配于载板硅片的正面，倒装芯片通过回流焊工艺倒装于晶圆正面的导电互连层。该芯片的封装方法，将芯片沿Z轴方向层叠，实现多芯片模块的封装，封装工艺流程简单，工艺复杂度较低，可提高封装效率，有利于降低生产成本并提高封装良率。
实施例
本实施例提供了一种芯片的三维封装结构，包括载板硅片9、倒装芯片8和具有双面导通结构的芯片；形成具有双面导通结构的芯片的晶圆1在正面设有焊垫，背面设有金属种子层，晶圆的正面在焊垫上形成有导电互连层，晶圆的背面在金属种子层上形成有用于电连接的凸点7；凸点7装配于载板硅片9的正面，倒装芯片8倒装于导电互连层，从而使多个封装单体沿Z轴方向的层叠，形成三维封装结构，实现多个芯片的高度集成。
本实施例中，导电互连层包括从焊垫依次排布的第一钝化层2、导电金属层3、重分布层4和第二钝化层5。
本实施例中，金属种子层与凸点7之间还设有第三钝化层6。
本实施例中，凸点7通过回流焊工艺装配于载板硅片9的正面，倒装芯片8通过回流焊工艺倒装于导电互连层，通过凸点进行电连接，提供了芯片与倒装芯片9间、芯片和载板硅片8之间的“点连接”，简化了互连结构。此外凸点排列在芯片表面，引脚密度可以做得很高，便于满足芯片性能提升的需求，满足了集成电路的低功率、轻型化及小型化封装的设计要求，
本实施例的芯片的三维封装结构，将载板硅片9、倒装芯片8和具有双面导通结构的芯片通过凸点进行各芯片之间的电连接，实现了多芯片模块的封装，满足了芯片更大容量的设计要求，性能优异，具有封装结构简单、更快传输效率的优点，由于系统的集成度的提高，在缩小芯片产品尺寸的同时也满足了低功率、轻型化的性能要求。
本发明的上述实施例，具有如下有益效果：
(1)本发明的芯片的三维封装方法，通过采用载体保护再进行电镀作业，实现了晶圆的正面和背面的双面导通，该晶圆可实现与倒装芯片、载板硅片在Z向的层叠，实现多芯片模块的封装，该封装方法工艺流程相对简单，工艺复杂度较低，可提高封装效率，有利于降低生产成本并提高封装良率。
(2)本发明的芯片的三维封装结构，通过芯片沿Z轴方向的层叠，极大地提高了系统集成度，有效地提高封装体功能，有利于芯片产品的小型化设计，具有结构简单、更快传输效率的优点；由于系统集成度的提高，在缩小产品尺寸的同时也满足了低功率、轻型化产品的性能要求。
以上所述是本发明的几种优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。

Claims (8)

1.一种芯片的三维封装方法，其特征在于，包括以下步骤：
提供一待封装的晶圆(1)，所述晶圆(1)具有形成焊垫的正面和对应于所述正面的背面，于所述背面贴载体进行保护；
在所述晶圆(1)的正面形成导电互连层；
剥除所述晶圆(1)的背面的载体；
在所述晶圆(1)的正面导电互连层上贴载体进行保护；
在所述晶圆(1)的背面形成凸点(7)；
剥除所述导电互连层上的载体；其中，所述载体为具有粘性的UV膜，所述载体剥除前需要通过UV光照方式解胶；
提供一载板硅片(9)，将所述凸点(7)装配于所述载板硅片(9)的正面；
提供一倒装芯片(8)，将所述倒装芯片(8)倒装于所述导电互连层。
2.根据权利要求1所述的芯片的三维封装方法，其特征在于，在所述晶圆(1)的正面形成导电互连层包括：
在所述晶圆(1)的正面形成第一钝化层(2)；
在所述第一钝化层(2)上形成导电金属层(3)；
在所述导电金属层(3)上形成第一光阻层；
在所述第一光阻层上形成重分布层(4)；
在所述重分布层(4)上形成第二钝化层(5)。
3.根据权利要求2所述的芯片的三维封装方法，其特征在于，所述导电金属(3)层包括依次层叠形成的钛金属层和铜金属层。
4.根据权利要求1所述的芯片的三维封装方法，其特征在于，在所述晶圆(1)的背面形成凸点(7)包括：
在所述晶圆(1)的背面形成第三钝化层(6)；
在所述第三钝化层(6)上形成第二光阻层；
在所述第二光阻层上形成凸点(7)。
5.根据权利要求4所述的芯片的三维封装方法，其特征在于，所述凸点(7)通过植球的方式形成。
6.根据权利要求1所述的芯片的三维封装方法，其特征在于，所述凸点(7)通过回流焊工艺装配于所述载板硅片(9)的正面，所述倒装芯片(8)通过回流焊工艺倒装于所述导电互连层。
7.一种芯片的三维封装结构，其特征在于，应用如权利要求1所述的芯片的三维封装方法，芯片的三维封装结构包括载板硅片(9)、倒装芯片(8)和具有双面导通结构的芯片；
形成所述具有双面导通结构的芯片的晶圆(1)在正面设有焊垫，在背面设有金属种子层，所述晶圆(1)的正面在所述焊垫上形成有导电互连层，所述晶圆(1)的背面在所述金属种子层上形成有用于电连接的凸点(7)；
所述凸点(7)装配于所述载板硅片(9)的正面，所述倒装芯片(8)倒装于所述导电互连层。
8.根据权利要求7所述的芯片的三维封装结构，其特征在于，所述导电互连层包括从所述焊垫依次排布的第一钝化层(2)、导电金属层(3)、重分布层(4)和第二钝化层(5)；所述金属种子层与所述凸点(7)之间还设有第三钝化层(6)。
CN201910455947.4A 2019-05-29 2019-05-29 一种芯片的三维封装方法及封装结构 Active CN110323176B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910455947.4A CN110323176B (zh) 2019-05-29 2019-05-29 一种芯片的三维封装方法及封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910455947.4A CN110323176B (zh) 2019-05-29 2019-05-29 一种芯片的三维封装方法及封装结构

Publications (2)

Publication Number Publication Date
CN110323176A CN110323176A (zh) 2019-10-11
CN110323176B true CN110323176B (zh) 2021-10-22

Family

ID=68119125

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910455947.4A Active CN110323176B (zh) 2019-05-29 2019-05-29 一种芯片的三维封装方法及封装结构

Country Status (1)

Country Link
CN (1) CN110323176B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111441072B (zh) * 2020-03-27 2021-01-15 绍兴同芯成集成电路有限公司 一种先晶粒切割后双面电镀的晶粒生产方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105845636A (zh) * 2010-04-16 2016-08-10 台湾积体电路制造股份有限公司 在用于接合管芯的中介层中的具有不同尺寸的tsv

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7829998B2 (en) * 2007-05-04 2010-11-09 Stats Chippac, Ltd. Semiconductor wafer having through-hole vias on saw streets with backside redistribution layer
US8097489B2 (en) * 2009-03-23 2012-01-17 Stats Chippac, Ltd. Semiconductor device and method of mounting pre-fabricated shielding frame over semiconductor die
US9087846B2 (en) * 2013-03-13 2015-07-21 Apple Inc. Systems and methods for high-speed, low-profile memory packages and pinout designs
KR20160004065A (ko) * 2014-07-02 2016-01-12 삼성전자주식회사 반도체 패키지 및 이의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105845636A (zh) * 2010-04-16 2016-08-10 台湾积体电路制造股份有限公司 在用于接合管芯的中介层中的具有不同尺寸的tsv

Also Published As

Publication number Publication date
CN110323176A (zh) 2019-10-11

Similar Documents

Publication Publication Date Title
KR101407773B1 (ko) 반도체 장치를 패키징하는 장치, 패지징된 반도체 구성 부품, 반도체 장치를 패키징하는 장치의 제조 방법 및 반도체 구성 부품을 제조하는 방법
JP4594934B2 (ja) 集積型電子チップ及び相互接続デバイス、並びにそれを製造するための方法
US7550834B2 (en) Stacked, interconnected semiconductor packages
US7615409B2 (en) Method of stacking and interconnecting semiconductor packages via electrical connectors extending between adjoining semiconductor packages
KR101577884B1 (ko) 마이크로 전자 디바이스, 스택 다이 패키지 및 이를 포함하는 컴퓨팅 시스템, 마이크로 전자 디바이스에서 멀티-채널 통신 통로를 제조하는 방법, 및 스택 다이 패키지의 컴포넌트들 사이의 전기 통신을 가능하게 하는 방법
US10283376B2 (en) Chip encapsulating method and chip encapsulating structure
US20090127686A1 (en) Stacking die package structure for semiconductor devices and method of the same
US20080157327A1 (en) Package on package structure for semiconductor devices and method of the same
TW200537672A (en) Land grid array packaged device and method of forming same
US7772107B2 (en) Methods of forming a single layer substrate for high capacity memory cards
CN107104090B (zh) 重新布线层、具有所述重新布线层的封装结构及制备方法
CN110634832A (zh) 一种基于硅通孔转接板的封装结构及其制作方法
CN115547852A (zh) 一种高功率芯片的半成品结构、器件及其封装工艺
CN115775790A (zh) 低成本嵌入式集成电路管芯
CN105023931A (zh) 一种背照式影像芯片模组结构及其制作方法
CN110323176B (zh) 一种芯片的三维封装方法及封装结构
CN107331627A (zh) 一种芯片封装方法及芯片封装结构
CN113990815A (zh) 一种硅基微模组塑封结构及其制备方法
KR100726892B1 (ko) 3차원 칩 적층 패키지 모듈 및 이의 제조방법
TWI409933B (zh) 晶片堆疊封裝結構及其製法
US20190181093A1 (en) Active package substrate having embedded interposer
CN111883513A (zh) 芯片封装结构及电子设备
CN113363164A (zh) 一种方体芯片封装方法及其封装结构
US20110156241A1 (en) Package substrate and method of fabricating the same
KR20010025861A (ko) 적층형 칩 스케일 반도체 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant