CN110299402A - 一种vdmos及其制造方法 - Google Patents
一种vdmos及其制造方法 Download PDFInfo
- Publication number
- CN110299402A CN110299402A CN201910674562.7A CN201910674562A CN110299402A CN 110299402 A CN110299402 A CN 110299402A CN 201910674562 A CN201910674562 A CN 201910674562A CN 110299402 A CN110299402 A CN 110299402A
- Authority
- CN
- China
- Prior art keywords
- layer
- column
- substrate
- polysilicon gate
- well
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 56
- 238000002347 injection Methods 0.000 claims abstract description 54
- 239000007924 injection Substances 0.000 claims abstract description 54
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 51
- 229920005591 polysilicon Polymers 0.000 claims abstract description 51
- 230000001413 cellular effect Effects 0.000 claims abstract description 49
- 238000009792 diffusion process Methods 0.000 claims description 36
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 21
- 239000004411 aluminium Substances 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- 238000005516 engineering process Methods 0.000 abstract description 3
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 18
- 238000002513 implantation Methods 0.000 description 16
- 238000000034 method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 238000001259 photo etching Methods 0.000 description 6
- -1 aluminium copper silicon Chemical compound 0.000 description 5
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 206010037660 Pyrexia Diseases 0.000 description 1
- HIVGXUNKSAJJDN-UHFFFAOYSA-N [Si].[P] Chemical compound [Si].[P] HIVGXUNKSAJJDN-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
Abstract
本发明公开了一种VDMOS及其制造方法。VDMOS的制造方法包括：设置衬底；在衬底上设置外延层，外延层包括依次设置的P柱、N柱、P阱和耗尽层，P柱、P阱和耗尽层均位于元胞外延层相对的两侧上，在两个P柱之间设置N柱；在外延层上设置多晶硅栅；P阱注入区域在衬底上的正投影面与多晶硅栅在衬底上的正投影面不重叠。相对于现有技术中耗尽型VDMOS P阱注入区域在衬底上的正投影面与多晶硅栅在衬底上的正投影面部分重叠而需要P阱具有足够的注入宽度后导致芯片面积较大，本申请的P阱注入区域与多晶硅栅在衬底上的正投影不重叠，使得P阱注入宽度减小，元胞密度加大，从而减小芯片面积。超结结构的采用进一步使导通电阻减小，从而进一步减小芯片面积。
Description
技术领域
本发明涉及半导体场效应晶体管技术领域，尤其涉及一种VDMOS及其制造方法。
背景技术
垂直双扩散金属氧化物半导体场效应晶体管(vertical double-diffusionmetal–oxide-semiconductor field effect transistor，VDMOS)兼有双极晶体管和普通MOS器件的优点，无论是开关应用还是线形应用，VDMOS都是理想的功率器件，其主要应用于电机、逆变器、不间断电源、电子开关、高保真音响、汽车电器和电子镇流器等。VDMOS分为增强型和耗尽型两种类型。
目前，耗尽型VDMOS工艺生产的器件芯片面积较大，导致芯片生产成本较高。
发明内容
为了解决上述问题，本发明提供一种VDMOS及其制造方法，该VDMOS的结构能够具有较小芯片面积。
第一方面，本发明提供一种VDMOS，包括若干个相互并联的元胞，所述每个元胞包括依次层叠的衬底、外延层和多晶硅栅；所述外延层包括P柱、N柱、P阱和耗尽层，所述P柱位于所述元胞中外延层上的两相对侧，所述P阱位于所述P柱的上方，所述耗尽层位于所述P阱的上方，所述N柱设置于所述两P柱之间，沿所述衬底的横向延伸方向，所述P柱的尺寸小于所述N柱的尺寸。
上述的VDMOS，沿所述衬底的横向延伸方向，所述P柱的尺寸比所述N柱的尺寸小1um-5um。
上述的VDMOS，所述元胞还包括栅氧层，所述栅氧层设置于所述外延层和所述多晶硅栅之间，所述栅氧层在所述衬底上的正投影与所述多晶硅栅在所述衬底上的正投影重叠。
上述的VDMOS，所述元胞还包括介质层和金属层；所述介质层将所述栅氧层和所述多晶硅栅罩设于所述外延层上，所述金属层将所述介质层罩设且所述金属层通过接触孔与外延层表面上的N+源区和P型体区相连。
第二方面，本发明提供一种VDMOS的制造方法，所述VDMOS包括若干个相互并联的元胞，所述元胞的制造方法包括：
设置衬底；
在所述衬底上设置外延层，所述外延层包括依次设置的P柱、N柱、P阱和耗尽层，所述P柱、所述P阱和所述耗尽层均位于所述外延层相对的两侧上，所述N柱位于两个P柱之间；
在所述外延层上设置多晶硅栅；
其中，所述P阱注入区域在所述衬底上的正投影面与所述多晶硅栅在所述衬底上的正投影面不重叠。
上述的制造方法，在相邻的两个所述元胞之间所述多晶硅栅之间的间距为d，所述P阱的注入宽度在d到(d-1)um之间。
上述的制造方法，在所述衬底上设置外延层之后，在所述外延层上设置多晶硅栅之前，还包括：
设置栅氧层，所述栅氧层在所述衬底上的正投影与所述多晶硅栅在所述衬底上的正投影重叠。
上述的制造方法，在所述外延层上设置多晶硅栅之后，还包括：
设置介质层，所述介质层罩设所述栅氧层和所述多晶硅栅；
设置铝层，所述铝层罩设所述介质层且所述铝层通过接触孔与外延层表面上的N+源区和P型体区相连。
上述的制造方法，在所述外延层上设置所述多晶硅栅之后，还包括：对所述元胞进行N+离子注入与扩散。
本发明的VDMOS的制造方法中，在设置衬底和外延层之后，在外延层上设置多晶硅栅，其中，P阱注入区域在衬底上的正投影面与多晶硅栅在衬底上的正投影面不重叠。相对于现有技术中耗尽型VDMOS P阱注入区域在衬底上的正投影面与多晶硅栅在衬底上的正投影面部分重叠而需要P阱具有较大的注入宽度，元胞密度小导致芯片面积较大。本申请的P阱注入区域与多晶硅栅在衬底上的正投影不重叠，使得P阱注入宽度可以较小，因此通过比常规耗尽型VDMOS较低的P阱注入剂量或较低的耗尽层注入剂量即可实现耗尽型VDMOS的功能，进而减小芯片面积。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为本发明实施例1的元胞结构示意图；
图2为本发明实施例2中VDMOS的元胞的制造方法的流程图；
图3为元胞制作过程中外延并P柱注入后的纵向剖面示意图；
图4为元胞制作过程中P柱扩散后的纵向剖面示意图；
图5为元胞制作过程中P阱扩散后的纵向剖面示意图；
图6为本发明实施例与现有技术的P肼注入的比较剖面示意图；
图7为本发明实施例与现有技术的P肼扩散后的比较剖面示意图。
图8为元胞制作过程中耗尽层扩散后的纵向剖面示意图。
附图标记：
100-元胞；
10-衬底；
20-P柱；20A-左侧P柱；20B-右侧P柱；21-第一PN结；22-第二PN结；23-第三PN结；24-第四PN结；25-第五PN结；26-第六PN结；
30-外延层；31-N柱；
40-P阱；40A-左侧P阱；40B-右侧P阱；41-本申请P阱注入边界；41’-现有技术P阱注入边界；
50-耗尽层；50A-左侧耗尽层；50B-右侧耗尽层；
55-N+源区；
60-栅氧层；70-多晶硅栅；80-介质层；90-金属层。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明具体实施例及相应的附图对本发明技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1
本发明实施例提供的一种VDMOS，如图1所示，包括相互并联的若干个元胞100，每个元胞100包括依次层叠的衬底10、外延层30和多晶硅栅60。外延层包括P柱20、N柱31、P阱40、N+源区55和耗尽层50。P柱20位于元胞外延层上的两相对侧，包括相对设置的左侧P柱20A和右侧P柱20B。P阱40位于P柱20的上方，包括相对设置的左侧P阱40A和右侧P阱40B。耗尽层50位于P阱40的上方，包括相对设置的左侧耗尽层50A和右侧耗尽层50B。在每个元胞100中，N柱31设置于两个P柱20之间，沿所述衬底的横向延伸方向，所述P柱20的尺寸小于所述N柱31的尺寸，即P柱20的宽度小于N柱31的宽度，从而能够以更容易通过较高剂量的离子注入进行工艺控制。
沿所述衬底的横向延伸方向，所述P柱20的尺寸比所述N柱31的尺寸小1um-5um。即P柱20的宽度比N柱31的宽度小1um-5um，具体的，P柱20的宽度比N柱31的宽度小1um、2um、3um、4um、5um等等。
元胞100还包括栅氧层60，栅氧层60设置于外延层30和多晶硅栅70之间，栅氧层60在衬底10上的正投影与多晶硅栅70在衬底10上的正投影重叠。
元胞100还包括介质层80，介质层80将栅氧层60和多晶硅栅70罩设于外延层30上。该介质层80设置于多晶硅栅70之上(介质层罩设多晶硅栅)。具体的，介质层80可以由磷硅酸盐玻璃与不掺磷的硅玻璃介质层两层介质叠加而成。
元胞100还包括金属层90。金属层90设置于介质层80之上，即金属层90罩设介质层80，且金属层90通过接触孔与外延层30表面上的N+源区55和P型体区相连。具体的，金属层90可以为铝层，一般为铝硅层或铝硅铜层。
本发明实施例的衬底10为N+衬底。本发明实施例的耗尽层50为轻掺杂N型区域，厚度在0.1-0.5um之间。
实施例2
现有技术中P阱注入区域在衬底上的正投影面与多晶硅栅在衬底上的正投影面部分重叠而需要P阱具有足够的注入宽度，即P阱的注入宽度大于多晶硅栅之间的间距，导致芯片面积较大。为降低芯片面积，本发明实施例的P阱注入区域与多晶硅栅在衬底上的正投影不重叠，使得P阱注入宽度可以较小，因此通过比常规耗尽型VDMOS较低的P阱注入剂量或较低的耗尽层注入剂量即可实现耗尽型VDMOS的功能，进而减小芯片面积。
本发明提供的VDMOS的制造方法中，VDMOS包括若干个相互并联的元胞100，图2为元胞100的制造方法流程图。
具体的，该元胞100的制造方法包括：
S1：设置衬底10。
其中，该衬底10可以为N+型衬底。
S2：在衬底10上设置外延层30，外延层30包括依次设置的P柱20、N柱31、P阱40和耗尽层50，P柱20、P阱40、N+源区55和耗尽层50均位于元胞外延层30相对的两侧上，所述N柱31位于两个P柱20之间。
具体的，S2包括S21、S22、S23和S24。
S21：制备P柱20。
本发明实施例采用至少两次外延注入的方法制备P柱20。具体的，可以是在N+型衬底上进行第一次低电阻率的外延，外延厚度为10—20um(由于衬底反扩的影响，第一次外延厚度适当厚5-8um)。进行第一次P柱光刻与P柱注入，注入杂质为硼离子，注入能量为100-200kev，注入剂量为2E12—3E13cm-2。第二次及后面的倒数第二次用同样的外延(但外延厚度比第一次适当薄5-8um)和注入方法，进行6—12次光刻和注入，具体光刻和P柱注入次数依耐压的高低而定。注入次数也可以为2次、4次、8次以及10次等等，可以不作具体限定。由此，获得了超结耐压结构，使得本发明实施例VDMOS具有较高的耐压能力。最后一次外延注入为超结结构元胞区的制备做准备，最后一次外延的厚度为3至6um，但不进行P柱注入，而是为后续耗尽型VDMOS元胞结构的制备提供外延材料。图3为元胞100制作过程中外延与P柱注入后的纵向剖面示意图，图3中的21至26为6次硼离子注入后元胞100左右两侧的PN结，分别为第一PN结21、第二PN结22、第三PN结23、第四PN结24、第五PN结25、第六PN结26。各次外延层形成总外延层30。
P柱注入后需要进行P柱扩散。P柱扩散的温度为1150℃—1230℃，扩散的时间为300—1000分钟。图4为元胞100制作过程中P柱扩散后的纵向剖面示意图，P柱注入后进行P柱扩散得到如图4中的连成一体的P柱20，具体的，P柱20包括相对设置的左侧P柱20A和右侧P柱20B。
在P柱扩散之前，P柱注入之后，进行相应的场氧化和源区光刻与刻蚀。
S22：JFET注入与扩散。
本发明实施例的VDMOS制造过程中，在P阱注入前先进行JFET注入，以减小VDMOS的导通电阻。
S23：P阱光刻、注入与扩散。
具体的，P阱注入的注入剂量为1E13—1E14cm-2，注入能量为60—100Kev,P阱扩散的扩散温度为1100℃—1175℃，扩散时间为60分钟—150分钟。图5为元胞100制作过程中P阱扩散后的纵向剖面示意图。具体的，P阱40包括相对设置的左侧P阱40A和右侧P阱40B。
图6为本发明实施例与现有技术中的P肼注入比较剖面示意图(P肼扩散前)。图7为本发明实施例与现有技术中的P肼注入比较剖面示意图(P肼扩散后)。本发明实施例的P阱注入边界41比现有技术中P阱注入边界41’而言没有伸入至后续要生成的多晶硅上的下方，即本发明实施例的P阱40宽度比现有技术的P阱40’宽度小,因此通过比常规耗尽型VDMOS较低的P阱注入剂量或较低的耗尽层注入剂量即可实现耗尽型VDMOS的功能。对应的，P阱扩散后，如图7，P阱40的宽度至图中41-1，现有技术的P阱40’的宽度至图中41’-1。VDMOS在JFET区宽度一定的情况下，现有技术所需要的多晶宽度较宽，使元胞100密度小，从而芯片面积大。而本发明实施例中，P阱注入的宽度在d到(d-1)um之间(d为在相邻的两个所述元胞之间多晶硅栅间距)，由于P肼注入时P肼注入区域未伸入到后期生成的多晶硅栅下方，故P肼宽度较小，在JFET区宽度一定的情况下所需要的多晶宽度较窄，使元胞100密度大，从而有利于减小芯片面积。
其中，P阱注入的宽度可以为(d-0.2)um，(d-0.4)um，(d-0.6)um，以及(d-0.8)um等等。
S24：耗尽层注入与扩散。
耗尽层注入的杂质为砷，因砷的扩散系数小，耗尽层稳定，从而能更好地控制阈值电压的稳定性。砷的注入能量为80—150Kev,注入剂量为1E11—2E13cm-3。耗尽层扩散的扩散温度为900℃—1100℃，扩散时间为90分钟—250分钟。图8为元胞100制作过程中耗尽层注入与扩散后的纵向剖面示意图。具体的，耗尽层50包括相对设置的左侧耗尽层50A和右侧耗尽层50B。
其中，耗尽层50为低浓度的N型区域，其厚度可以为0.1—0.5um。
S4：在外延层30上设置多晶硅栅70。其中，多晶硅栅70之间的间距大于或等于P阱注入的宽度，即P阱注入区域在衬底10上的正投影面与多晶硅栅70在衬底10上的正投影面不重叠。多晶硅栅70的制作过程包括：淀积多晶硅、多晶磷扩散或磷离子注入。
在S2和S4之间，还包括S3：在外延层30上设置栅氧层60。栅氧层60在衬底10上的正投影与多晶硅栅70在衬底10上的正投影可以重叠设置。
S5：对元胞100进行N型离子注入(N+注入)和扩散以及P+注入与扩散。
N+扩散的作用是：使注入的N型杂质离子扩散到多晶栅下方，形成N+源区55，并且减小沟道长度，从而减小沟道电阻。其中，N+注入为砷或磷注入，注入剂量为5E15—1.5E16cm-2，注入能量为100—130Kev。N+扩散的扩散温度为900℃—1100℃，扩散时间为90分钟—120分钟。
本发明实施例的VDMOS有P+注入，以增大雪崩耐量EAS，防止器件发生闩锁，避免器件因雪崩电流过大导致过热而烧毁。P+注入的注入剂量为1E15—5E15cm-2，注入能量为80—140Kev，P+扩散的扩散温度为900℃—1100℃，扩散时间为90分钟—150分钟。后续其它工艺过程与现有VDMOS工艺技术相同。
S6：设置介质层80。该介质层80淀积于多晶硅栅70之上。具体的，介质层80可以由磷硅酸盐玻璃与不掺磷的硅玻璃介质层两层介质叠加而成。
S6-1：设置接触孔(图未示)。接触孔的设置中包括接触孔光刻与刻蚀。
S7：设置金属层90。金属层90设置于介质层80之上，即金属层90罩设介质层80，且金属层90通过接触孔与外延层表面上的N+源区55和P型体区相连。金属层90的设置中包括金属溅射，金属光刻与刻蚀。金属层90一般为铝层，通常是铝硅层或铝硅铜层。
S8：背面减薄、背面注入与背面金属化。与常规的VDMOS背面处理方式相同，不再赘述。
图1为本发明实施例的VDMOS中元胞100经过上述S1-S8后得到的元胞100结构示意图。
此外，平面型耗尽型VDMOS工艺和沟槽栅耗尽型VDMOS工艺生产的器件导通电阻都较大，饱和电流较小，从而导致器件的发热比较严重。为了要减小导通电阻，又需要增大芯片面积，这会增大生产成本。本发明实施例的VDMOS通过超结结构与耗尽型MOS结构相结合，解决了常规平面耗尽型VDMOS和沟槽栅耗尽型VDMOS导通电阻偏大的问题，有利于耗尽型VDMOS导通电阻的减小以及芯片面积的减小，从而提高产品性能，同时降低生产成本。
超结VDMOS能大幅降低导通电阻的原因在于：常规VDMOS在外延层纵向为三角形电场分布，耐压较低。而在相同的耐压等级下，超结VDMOS外延层电阻率一般为常规VDMOS外延层电阻率的五分之一到十分之一，由于电荷补偿效应，在外延层纵向为近似矩形电场分布，因此在较低的外延层电阻率和较薄的外延层厚度的条件下超结VDMOS耐压也能较高。由于外延层电阻率极低，超结VDMOS比常规VDMOS的面积小很多。
以上所述的具体实例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (9)
1.一种VDMOS，其特征在于，包括若干个相互并联的元胞，所述每个元胞包括依次层叠的衬底、外延层和多晶硅栅；所述外延层包括P柱、N柱、P阱和耗尽层，所述P柱位于所述元胞中外延层上的两相对侧，所述P阱位于所述P柱的上方，所述耗尽层位于所述P阱的上方，所述N柱设置于所述两P柱之间，沿所述衬底的横向延伸方向，所述P柱的尺寸小于所述N柱的尺寸。
2.根据权利要求1所述的VDMOS，其特征在于，沿所述衬底的横向延伸方向，所述P柱的尺寸比所述N柱的尺寸小1um-5um。
3.根据权利要求1所述的VDMOS，其特征在于，所述元胞还包括栅氧层，所述栅氧层设置于所述外延层和所述多晶硅栅之间，所述栅氧层在所述衬底上的正投影与所述多晶硅栅在所述衬底上的正投影重叠。
4.根据权利要求3所述的VDMOS，其特征在于，所述元胞还包括介质层和金属层；所述介质层将所述栅氧层和所述多晶硅栅罩设于所述外延层上，所述金属层将所述介质层罩设且所述金属层通过接触孔与外延层表面上的N+源区和P型体区相连。
5.一种VDMOS的制造方法，其特征在于，所述VDMOS包括若干个相互并联的元胞，所述元胞的制造方法包括：
设置衬底；
在所述衬底上设置外延层，所述外延层包括依次设置的P柱、N柱、P阱和耗尽层，所述P柱、所述P阱和所述耗尽层均位于所述外延层相对的两侧上，所述N柱位于两个所述P柱之间；
在所述外延层上设置多晶硅栅；
其中，所述P阱注入区域在所述衬底上的正投影面与所述多晶硅栅在所述衬底上的正投影面不重叠。
6.根据权利要求5所述的制造方法，其特征在于，在相邻的两个所述元胞之间所述多晶硅栅之间的间距为d，所述P阱的注入宽度在d到(d-1)um之间。
7.根据权利要求5所述的制造方法，其特征在于，在所述衬底上设置外延层之后，在所述外延层上设置多晶硅栅之前，还包括：
设置栅氧层，所述栅氧层在所述衬底上的正投影与所述多晶硅栅在所述衬底上的正投影重叠。
8.根据权利要求7所述的制造方法，其特征在于，在所述外延层上设置多晶硅栅之后，还包括：
设置介质层，所述介质层罩设所述栅氧层和所述多晶硅栅；
设置铝层，所述铝层罩设所述介质层且所述铝层通过接触孔与外延层表面上的N+源区和P型体区相连。
9.根据权利要求5所述的制造方法，其特征在于，在所述外延层上设置所述多晶硅栅之后，还包括：对所述元胞进行N+离子注入与扩散。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910674562.7A CN110299402A (zh) | 2019-07-25 | 2019-07-25 | 一种vdmos及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910674562.7A CN110299402A (zh) | 2019-07-25 | 2019-07-25 | 一种vdmos及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110299402A true CN110299402A (zh) | 2019-10-01 |
Family
ID=68031761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910674562.7A Pending CN110299402A (zh) | 2019-07-25 | 2019-07-25 | 一种vdmos及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110299402A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6198129B1 (en) * | 1999-08-31 | 2001-03-06 | Oki Electric Industry Co., Ltd. | Vertical type insulated gate transistor |
| WO2015043102A1 (zh) * | 2013-09-26 | 2015-04-02 | 无锡华润华晶微电子有限公司 | 一种vdmos器件元胞结构及其制作方法 |
| CN105006484A (zh) * | 2015-06-12 | 2015-10-28 | 无锡新洁能股份有限公司 | 一种超结半导体器件及其制造方法 |
| CN108538918A (zh) * | 2018-04-27 | 2018-09-14 | 电子科技大学 | 一种耗尽型超结mosfet器件及其制造方法 |
| CN109686781A (zh) * | 2018-12-14 | 2019-04-26 | 无锡紫光微电子有限公司 | 一种多次外延的超结器件制作方法 |
| CN209896066U (zh) * | 2019-07-25 | 2020-01-03 | 无锡昌德微电子股份有限公司 | 一种vdmos |
-
2019
- 2019-07-25 CN CN201910674562.7A patent/CN110299402A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6198129B1 (en) * | 1999-08-31 | 2001-03-06 | Oki Electric Industry Co., Ltd. | Vertical type insulated gate transistor |
| WO2015043102A1 (zh) * | 2013-09-26 | 2015-04-02 | 无锡华润华晶微电子有限公司 | 一种vdmos器件元胞结构及其制作方法 |
| CN105006484A (zh) * | 2015-06-12 | 2015-10-28 | 无锡新洁能股份有限公司 | 一种超结半导体器件及其制造方法 |
| CN108538918A (zh) * | 2018-04-27 | 2018-09-14 | 电子科技大学 | 一种耗尽型超结mosfet器件及其制造方法 |
| CN109686781A (zh) * | 2018-12-14 | 2019-04-26 | 无锡紫光微电子有限公司 | 一种多次外延的超结器件制作方法 |
| CN209896066U (zh) * | 2019-07-25 | 2020-01-03 | 无锡昌德微电子股份有限公司 | 一种vdmos |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3799888B2 (ja) | 超接合半導体素子およびその製造方法 | |
| US6787420B2 (en) | Semiconductor device with alternating conductivity type layer and method of manufacturing the same | |
| CN107482061B (zh) | 超结器件及其制造方法 | |
| CN102810566B (zh) | 具有高阻断电压能力的功率半导体器件 | |
| JP5891023B2 (ja) | 半導体装置及びそれを用いた電力変換装置 | |
| CN104051540B (zh) | 超级结器件及其制造方法 | |
| US8273622B2 (en) | Semiconductor with a dynamic gate-drain capacitance | |
| CN102723363B (zh) | 一种vdmos器件及其制作方法 | |
| US7910983B2 (en) | MOS transistor having an increased gate-drain capacitance | |
| CN109037310B (zh) | 一种超结功率器件终端结构及其制备方法 | |
| CN115881797A (zh) | 一种碳化硅器件及其制备方法 | |
| CN207183281U (zh) | 一种可调节开关速度的沟槽栅超结半导体器件 | |
| CN103515443B (zh) | 一种超结功率器件及其制造方法 | |
| CN103560086B (zh) | 可改善雪崩能力的超结半导体器件的制备方法 | |
| CN107768443B (zh) | 超结器件及其制造方法 | |
| CN106887451B (zh) | 超结器件及其制造方法 | |
| CN105895689A (zh) | 一种超级结器件结构及其制造方法 | |
| CN103681817B (zh) | Igbt器件及其制作方法 | |
| CN108110057B (zh) | 超结金属氧化物场效应晶体管 | |
| CN108376713B (zh) | 一种具有超结结构的半导体器件及其制作方法 | |
| US20220209004A1 (en) | Semi-SGT MOSFET Device and Method for Making the Same | |
| CN110299402A (zh) | 一种vdmos及其制造方法 | |
| CN206116403U (zh) | 一种优化开关特性的超结半导体器件 | |
| CN105895690A (zh) | 一种超级结器件结构及其制造方法 | |
| CN209896066U (zh) | 一种vdmos |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |