CN110299173A - 一种用于nor flash编程处理的可控放电模块 - Google Patents

Abstract

本发明公开了一种用于NOR FLASH编程处理的可控放电模块，包括恒流放电模块，所述恒流放电模块由第一NMOS管和第二NMOS管连接构成，所述第一NMOS管的漏极连接所述电荷泵的输出端，其栅极连接放电信号，其源极连接所述第二NMOS管的漏极，所述第二NMOS管的栅极连接偏置电压，其源极接地。本发明大幅缩减了电荷泵系统的放电时间，有效缩短了整体编程的时间，提高编程效率。

Description

一种用于NOR FLASH编程处理的可控放电模块

技术领域

本发明涉及存储器技术领域，尤其是一种用于NOR FLASH编程处理的可控放电模块。

背景技术

FLASH存储器的性能主要体现在它的编程、读出、擦除操作功能和速度上，而每一种操作进行时，都需要快速、准确地给FLASH存储单元的字线提供一种电压状态，从而使整个系统具有较高的可靠性。当编程操作时，需要提供更高的电压，这个高一些的电压就是编程电压。传统的编程电压一旦设计完成就会固定在某个电压上，反复编程效果也很差，导致编程的次数因此增加很多。在编程操作时，编程电压一般9V左右，编程验证电压一般在7-8V。一些存储单元由于制造工艺上偏差，编程难度较大，需要多次编程和验证，字线电压需要反复在编程电压和验证电压来回切换。

传统的电荷泵系统及其放电模块如图1所示，R1、R2是反馈电阻，其中R2是可调电阻，通过VO_SEL[n:0]设置R2阻值，从而改变反馈系数，控制反馈电压VFB的电压值，比较器比较参考电压VREF和反馈电压VFB，输出CEN，控制振荡器，振荡器输出时钟信号CLK，时钟信号CLK翻转时，电荷泵充电到更高电压；具体的，当VPP低于设定目标值时，VFB小于VREF，则CEN＝1，振荡器工作输出时钟CLK信号，电荷泵工作，给C0充电，VPP电压升高；当VPP超过设定的目标值时，VFB大于VREF时，CEN＝0，振荡器和电荷泵停止工作，电荷通过R2和R1漏电，VPP变低，但是从电荷泵的输出能力、效率及功耗等方面考虑，R2和R1一般选择较大阻值，这样电流就会较小，使得VPP从较高电压放电到较低电压时，需要很长时间。因此，通常的操作是，先关闭电荷泵系统通过放电模块将VPP拉到VDD，再设定R2的值，重新启动电荷泵，从VDD充电到较低目标值，这样到达较低目标值的时间会更短一些，但充电的电压差要更大，充电时间仍然很长，且更较浪费电。放电模块为PMOS管，当电荷泵系统正常工作时，将EN置1(VPP电压)；当电荷泵系统停止工作时，将EN置为0，开启MP0，将C0上的电压放到电源电压VDD。

发明内容

针对上述问题，本发明提供一种用于NOR FLASH编程处理的可控放电模块。

一种用于NOR FLASH编程处理的可控放电模块，包括恒流放电模块，所述恒流放电模块由第一NMOS管和第二NMOS管连接构成，所述第一NMOS管的漏极连接所述电荷泵的输出端，其栅极连接放电信号，其源极连接所述第二NMOS管的漏极，所述第二NMOS管的栅极连接偏置电压，其源极接地。

进一步的，所述恒流放电模块后端连接有电容放电模块；所述电容放电模块由第一PMOS管、第三NMOS管和放电电容构成，所述第一PMOS管的漏极连接所述电荷泵输出端，其源极连接所述第三NMOS管的漏极，所述第三NMOS管的源极接地，所述第一PMOS管和所述第三NMOS管共同接状态信号PGM，所述第一PMOS管的源极输出VX且通过放电电容接地。

本发明的有益效果：大幅缩减了电荷泵系统的充放电时间，有效缩短了整体编程的时间，提高编程效率。

附图说明

图1为传统的电荷泵系统及其放电模块结构图；

图2为实施例1的可控放电模块结构图；

图3为Vsel、Vuns与DISC信号的关系波形图；

图4为实施例1的可控放电模块充放电波形图；

图5为实施例2的可控放电模块结构图；

图6为实施例2的可控放电模块充放电波形图。

具体实施方式

下面结合附图和具体实施方式对本发明作进一步详细的说明。本发明的实施例是为了示例和描述起见而给出的，而并不是无遗漏的或者将本发明限于所公开的形式。很多修改和变化对于本领域的普通技术人员而言是显而易见的。选择和描述实施例是为了更好说明本发明的原理和实际应用，并且使本领域的普通技术人员能够理解本发明从而设计适于特定用途的带有各种修改的各种实施例。

实施例1

一种用于NOR FLASH编程处理的可控放电模块，如图2所示，包括恒流放电模块，所述恒流放电模块由第一NMOS管MN1和第二NMOS管MN2连接构成，所述第一NMOS管MN1的漏极连接所述电荷泵的输出端，其栅极连接放电信号DISC(discharge)，其源极连接所述第二NMOS管MN2的漏极，所述第二NMOS管MN2的栅极连接偏置电压VBIAS，其源极接地。

MN1为NMOS管，栅端接偏置电压VBIAS，用于产生恒定电流；MN2为NMOS管，起开关作用。

从图3可以看出，在DISC电压从1切换到0时，电荷泵开启恒流放电模块；同时切换VO_SEL[n:0]档位，VFB高于VREF，电荷泵停止工作，VPP放电到较低的目标电压后，VFB低于VREF时，电荷泵再次工作，VPP再次回到稳定状态。

本实施例的恒流放电模块使得VPP直接从高压(编程电压)切换到低压(验证电压)，无需先放电到VDD再充电到验证电压，放电时间有较大缩减。

实施例2

实施例1虽然在一定程度上缩小了VPP从高压切换到低压的时间，但是电荷泵在一定的输出范围内，输出电压越高，输出电流能力越弱。参照图4中VPP从7V升到9V，在起始点时的斜率为s1虚线，电压越高充电速度越慢，斜率越小。对于电荷泵来说输出电流能力必须大于放电电流，才能维持电压的稳定，因此，实施例1中放电电流的大小取决于在电荷泵7V时的输出电流能力，即放电斜率不能大于s1，这一点限制了放电速度。

放电速度与放电电流和反馈电阻电流之和成正比，与电容C0容值大小成反比，因此，提高电荷泵的输出能力或减小C0的容值大小都可以提高充放电速度，但是前者会增大面积，两者都会增加VPP的纹波，这是在实际使用中不希望看到的。在不改变电荷泵的前提下，C0容值对纹波的影响最直接，C0容值的大小同样成了不能改变的因素，从而使得放电斜率s1也成了不能改变的值，放电速度受到限制。

为了解决上述问题，进一步缩减VPP从高压切换到低压的时间，在所述恒流放电模块后端连接电容放电模块。

所述电容放电模块由第一PMOS管MP1、第三NMOS管MN3和放电电容C1构成，如图5所示，所述第一PMOS管的漏极连接所述电荷泵输出端，其源极连接所述第三NMOS管的漏极，所述第三NMOS管的源极接地，所述第一PMOS管和所述第三NMOS管共同接状态信号PGM，所述第一PMOS管的源极输出VX且通过放电电容接地。

下面对本实施例工作过程进行分析(参照图6)：

1.在验证状态时，电荷泵档位信号VO_SEL[n:0]为验证档位，PGM＝0，输出电压为VPP＝VX＝7V，VPP上的电容为C1+C2＝C0；DISC＝0，恒流放电模块不工作。

2.从验证状态到编程状态：PGM＝1，MP1断开，MN3导通，VX从7V放电到0V，VPP上看到的电容为C2<C0，充电斜率s2＝I/C2>I/C0，所以充电时间t2变短。

3.从编程状态到验证状态：PGM＝0，MP1导通，MN3断开，VX与VPP连通，C2和C1电荷共享，VPP电压下降，VX电压上升，最终二者电压相等。

这个电荷共享的过程很短，取决于MP1的导通电阻，共享后的电压值为Vvfy＝Vpgm*C2/(C2+C1)，其中Vpgm为编程电压，Vvfy为验证电压。由于实际中会存在电容值或电压值的偏差，C1和C2共享后，验证电压Vvfy可能与目标值有偏差。如果电荷共享后VPP电压高于目标电压值，可以保留恒流放电模块放电，DISC开启一段时间，微矫正电压值，但由于放电斜率不再受到s1的限制，t3仍然会缩短很多，大幅降低放电时间。

可以看到，本实施例让电荷泵系统的放电时间又进一步缩短，同时还缩减了充电时间，有效缩短整体编程的时间。验证时，总电容值不变，纹波不变；编程时，电压较高，电荷泵的输出能力很弱，电容减小只剩下C2，纹波会略有增大，但是比验证时还是小很多，不会导致编程性能退化。

显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域及相关领域的普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都应属于本发明保护的范围。

Claims (3)

1.一种用于NOR FLASH编程处理的可控放电模块，其特征在于，包括恒流放电模块，所述恒流放电模块由第一NMOS管和第二NMOS管连接构成，所述第一NMOS管的漏极连接所述电荷泵的输出端，其栅极连接放电信号，其源极连接所述第二NMOS管的漏极，所述第二NMOS管的栅极连接偏置电压，其源极接地。

2.根据权利要求1所述的可控放电模块，其特征在于，所述恒流放电模块后端连接有电容放电模块。

3.根据权利要求2所述的可控放电模块，其特征在于，所述电容放电模块由第一PMOS管、第三NMOS管和放电电容构成，所述第一PMOS管的漏极连接所述电荷泵输出端，其源极连接所述第三NMOS管的漏极，所述第三NMOS管的源极接地，所述第一PMOS管和所述第三NMOS管共同接状态信号PGM，所述第一PMOS管的源极输出VX且通过放电电容接地。