CN110265410A - 一种显示面板的制作方法，以及显示面板和显示装置 - Google Patents
一种显示面板的制作方法，以及显示面板和显示装置 Download PDFInfo
- Publication number
- CN110265410A CN110265410A CN201910544790.2A CN201910544790A CN110265410A CN 110265410 A CN110265410 A CN 110265410A CN 201910544790 A CN201910544790 A CN 201910544790A CN 110265410 A CN110265410 A CN 110265410A
- Authority
- CN
- China
- Prior art keywords
- grid
- display panel
- line
- region
- grid line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 73
- 238000000034 method Methods 0.000 claims abstract description 67
- 230000008569 process Effects 0.000 claims abstract description 55
- 238000012545 processing Methods 0.000 claims abstract description 22
- 238000000059 patterning Methods 0.000 claims abstract description 19
- 229920002120 photoresistant polymer Polymers 0.000 claims description 42
- 230000015572 biosynthetic process Effects 0.000 claims description 17
- 238000011161 development Methods 0.000 claims description 15
- 230000005540 biological transmission Effects 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 8
- 238000004380 ashing Methods 0.000 claims description 5
- 238000013461 design Methods 0.000 abstract description 15
- 239000010408 film Substances 0.000 description 55
- 238000010586 diagram Methods 0.000 description 26
- 230000000717 retained effect Effects 0.000 description 18
- 208000000398 DiGeorge Syndrome Diseases 0.000 description 12
- 238000001514 detection method Methods 0.000 description 8
- 230000008439 repair process Effects 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 239000003292 glue Substances 0.000 description 4
- 238000012423 maintenance Methods 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 238000013316 zoning Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000024241 parasitism Effects 0.000 description 1
- 238000009738 saturating Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
Abstract
本发明实施例公开了一种显示面板的制作方法，以及显示面板和显示装置。显示面板的制作方法包括：形成所述显示面板的栅极薄膜层，并在栅极薄膜层上形成胶层，采用具有半透光区域的掩膜板对栅极薄膜层进行一次图形化工艺处理，形成显示面板中晶体管的栅极和栅极扫描线，该栅极扫描线与非同层信号线的交叠区域中，至少部分交叠区域包括第一栅线通道，或者包括所述第一栅线通道和至少一个第二栅线通道。本发明实施例解决了现有显示面板的像素电路的布局中，信号线交叠区域的设计难以兼顾对高良率和低负载的要求。
Description
技术领域
本申请涉及但不限于显示技术和半导体工艺技术领域，尤指一种显示面板的制作方法，以及显示面板和显示装置。
背景技术
随着显示技术的发展，现有显示产品朝着高像素密度(Pixels Per Inch，简称为：PPI)的方向发展。
由于目前显示领域中高分辨率、高品质产品的快速发展，随之产生了很多技术上的问题。例如，由于像素布局(Layout)空间的限制，信号线的交叠引发的良率风险，以及栅极驱动(Gate Driver on Array，简称为：GOA)电路对栅极负载(Gate Loading)较为敏感等问题；现有像素布局中，信号线交叠区域的设计难以兼顾对高良率和低负载的要求。
发明内容
为了解决上述技术问题，本发明实施例提供了一种显示面板的制作方法，以及显示面板和显示装置，以解决现有显示面板的像素电路的布局中，信号线交叠区域的设计难以兼顾对高良率和低负载的要求。
本发明实施例提供一种显示面板的制作方法，包括：
形成所述显示面板的栅极薄膜层，并在所述栅极薄膜层上形成胶层；
采用具有半透光区域的掩膜板对所述栅极薄膜层进行一次图形化工艺处理，形成所述显示面板中晶体管的栅极和栅极扫描线，所述栅极扫描线与非同层信号线的交叠区域中，至少部分所述交叠区域包括第一栅线通道，或者包括所述第一栅线通道和至少一个第二栅线通道。
可选地，如上所述的显示面板的制作方法中，所述掩膜板包括非透光区域、所述半透光区域和透光区域；
其中，所述半透光区域为半色调掩膜区域，或者，
所述半透光区域包括平行设置的多个条状掩膜线栅。
可选地，如上所述的显示面板的制作方法中，所述采用具有半透光区域的掩膜板对所述栅极薄膜层进行一次图形化工艺处理，包括：
采用所述掩膜板对所述栅极薄膜层进行掩膜、一次曝光、显影、光阻灰化和刻蚀处理后，形成的所述栅极扫描线中的所有交叠区域包括所述第一栅线通道，其中，所述非透光区域在所述栅极薄膜层所在平面的投影区域与所述栅极扫描线重叠。
可选地，如上所述的显示面板的制作方法中，所述采用具有半透光区域的掩膜板对所述栅极薄膜层进行一次图形化工艺处理，包括：
采用所述掩膜板对所述栅极薄膜层进行掩膜、一次曝光、显影和刻蚀处理后，形成的所述栅极扫描线中的至少部分所述交叠区域包括所述第一栅线通道和至少一个所述第二栅线通道，其中，所述半透光区域在所述栅极薄膜层所在平面的投影区域与所述第二栅线通道重叠，所述非透光区域在所述栅极薄膜层所在平面的投影区域与所述第一栅线通道和非交叠区域的栅极扫描线重叠。
可选地，如上所述的显示面板的制作方法中，所述交叠区域内，所述第一栅线通道的两端与所述第二栅线通道的两端一一对应的相连通。
可选地，如上所述的显示面板的制作方法中，所述非同层信号线包括所述显示面板的数据信号线，电源电压信号线和检测信号线。
本发明实施例提供还一种显示面板，采用如上述任一项显示面板的制作方法制作出所述显示面板，所述显示面板包括：像素阵列层和显示单元，所述像素阵列层中的栅极扫描线与非同层信号线的交叠区域中，至少部分所述交叠区域包括第一栅线通道，或者包括所述第一栅线通道和至少一个第二栅线通道。
可选地，如上所述的显示面板中，至少部分所述交叠区域中包括所述第一栅线通道和至少一个所述第二栅线通道。
可选地，如上所述的显示面板中，所述第一栅线通道、所述第二栅线通道和非交叠区域中栅极扫描线的宽度相同，且同一栅极扫描线上的第一栅线通道和非交叠区域形成条状的所述栅极扫描线。
可选地，如上所述的显示面板中，所述第二栅线通道为U形或圆弧形，所述第二栅线通道的两端与所述第一栅线通道的两端一一对应的相连接。
可选地，如上所述的显示面板中，所述第一栅线通道和所述第二栅线通道的宽度相同，且小于非交叠区域中栅极扫描线的宽度，所述第一栅线通道和所述第二栅线通道的两端分别连接到其两侧相邻非交叠区域的栅极扫描线上。
本发明实施例提供还一种显示装置，包括：如上述任一项所述的显示面板。
本发明实施例提供的显示面板的制作方法，以及显示面板和显示装置，通过形成显示面板的栅极薄膜层和位于该栅极薄膜层上的胶层，并采用具有半透光区域的掩膜板对栅极薄膜层进行一次图形化工艺处理，形成显示面板中晶体管的栅极和栅线，该栅线与非同层信号线的交叠区域中，至少部分交叠区域包括第一栅线通道，或者包括第一栅线通道和至少一个第二栅线通道，即上述掩膜板中的半透光区域在一次图形化工艺处理过程中，用于形成第二栅线通道。采用本发明实施例提供的显示面板的制作方，通过合理的设计制作栅极工艺中使用的掩膜板的结构，即在掩膜板中设置半透光区域，并通过工艺方式的配合实施，可以选择性的形成上述可维修方案和不可维修方案中的栅线图形，即将两种方案的掩膜板集中在一张掩膜板上，针对不同的工艺能力、设计要求等切换实施可维修方案和不可维修方案，从而为良品率的提升和信号负载提供了有效的技术支持。
附图说明
附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。
图1为显示面板中一种像素电路的结构示意图；
图2为图1所示像素电路的一种信号线构架的结构示意图；
图3为图1所示像素电路的另一种信号线构架的结构示意图；
图4为本发明实施例提供的一种显示面板的制作方法的图流程；
图5为本发明实施例提供的显示面板的制作方法中一种工艺过程的示意图；
图6为本发明实施例提供的显示面板的制作方法制作出的显示面板的一种信号线的结构示意图；
图7为本发明实施例提供的显示面板的制作方法制作出的显示面板的另一种信号线的结构示意图；
图8为本发明实施例提供的显示面板的制作方法制作出的显示面板的又一种信号线的结构示意图；
图9为本发明实施例提供的显示面板的制作方法中一种掩膜板的结构示意图；
图10为本发明实施例提供的显示面板的制作方法中另一种工艺过程的示意图；
图11为本发明实施例提供的显示面板的制作方法中又一种工艺过程的示意图；
图12为本发明实施例提供的显示面板的制作方法制作出的显示面板的再一种信号线的结构示意图；
图13为本发明实施例提供的显示面板的制作方法制作出的显示面板的再一种信号线的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
目前的显示产品，例如液晶显示(Liquid Crystal Display，简称为：LCD)面板、自发光的有机电致发光显示(Organic Light-Emitting Diode，简称为：OLED)面板等，都朝着高PPI的方向发展，例如，OLED 8K显示面板的分辨率为7680*4320。高分辨率显示面板中，受像素布局空间的限制，信号线的交叠会引发良率风险，如图1所示，为显示面板中一种像素电路的结构示意图，图1以3T1C(指一个像素电路中包括3个晶体管和1个电容)类型的像素电路为例予以说明，图1所示像素单元包括第一晶体管T1，第二晶体管T2、第三晶体管T3，以及电容C和二极管D，上述晶体管T1到T3例如为薄膜晶体管(Thin Film Transistor，简称为：TFT)，其中，第一晶体管T1的漏极D1连接到数据线Data、源极S1分别连接到第三晶体管T3的栅极G3和电容C的正极，第三晶体管T3的漏极D3连接到电源电压线VDD，该第三晶体管T3的源极S3、电容C的负极和第二晶体管T2的漏极D2都连接到二极管D的阳极，二极管D的阴极连接到公共电压线VSS，第二晶体管T2的源极S2连接到检测线Sense，第一晶体管T1的栅极G1连接到第一栅线Gate1，第二晶体管T2的栅极G2连接到第二栅线Gate2。上述电路中，第一晶体管T1为该像素电路中用于控制相应显示单元开启的TFT，第二晶体管T2为检测(Sense)TFT，用于对该像素电路进行外部补偿，显示面板中的一个上述像素电路用于控制一个子像素(即一个显示单元)的开关。
针对上述用于高PPI的像素电路，如图2所示，为图1所示像素电路的一种信号线构架的结构示意图，图2中示意出两个像素(包括六个子像素，对应图1中6个像素电路)，图2中包括一条检测线(Sense)、两条电源电压线VDD、六条数据线(Data-r1和Data-r2、Data-g1和Data-g2、Data-b1和Data-b2)和两条栅线(Gate1和Gate2)，其中，六条数据线分别为两个像素中红、绿、蓝(Red、Green、Blue，简称为：RGB)子像素的数据线，第一个像素中与RGB子像素一一对应的数据线为Data-r1、Data-g1和Data-b1，第二个像素中与RGB子像素一一对应的数据线为Data-r2、Data-g2和Data-b2，栅线Gate1控制开关TFT(即图1中的第一晶体管T1)，栅线Gate2控制检测TFT(即图1中的第二晶体管T2)，图2所述信号线构架中检测线为一拖六子像素的构架。
如图2可以看出，栅线(Gate1和Gate2)与其它信号线具有交叠，现有像素电路的布局中，考虑到栅线与其它信号线的交叠处可能由于静电或其它原因而发生短路现象，且为了对该交叠处进行维修，在该交叠处进行了维修(Repair)孔的设计结构，有利益提升良率，即图3中交叠处为双通道结构，可以看出，由于Repair孔的布局，使得交叠处的面积加倍；另外，该双通道结构会使得DGS风险加倍，并且由于交叠处面积增大而使得栅线所产生的寄生电容增大，同理，与栅线有交叠的其它信号线的寄生电容都相应的增加。
如图3所示，为图1所示像素电路的另一种信号线构架的结构示意图，图3中示意出两个像素(包括六个子像素，对应图1中6个像素电路)，图3中包括一条检测线(Sense)、两条电源电压线VDD、六条数据线(Data-r1和Data-r2、Data-g1和Data-g2、Data-b1和Data-b2)和两条栅线(Gate1和Gate2)，且图3中信号线构架与图2类似，与图2的区别在于：图3中栅线(Gate1和Gate2)与其它信号线的交叠处无图2中的Repair孔设计，即图2中交叠处为单通道结构，该单通道结构的设计可以有效减小交叠处面积，从而降低DGS(DGS指数据线Data与栅线Gate短接)的风险，也可以减小各信号线的负载，从而减小GOA电路的输出管的宽长比，从而减小显示面板的边框，但是在遇到DGS时，无法正常维修，需要牺牲一个像素来进行栅线的维修搭接，该单通道结构的不可维修的特性导致良率降低。
针对上述图2和图3所示信号线构架，可以看出，现有像素电路的布局设计中，若栅线与其它信号线交叠处设置为单通道结构(如图3所示信号线构架)，在遇到DGS时无法正常维修，降低了显示面板的生产良率；若栅线与其它信号线交叠处设置为双通道结构(如图2所示信号线构架)，虽然可以对DGS的情况进行维修，但是由于交叠处面积增大而使得栅线所产生的寄生电容增大，即增加了GOA电路的负载。因此，现有像素电路的布局中，信号线交叠处的设计难以兼顾对高良率和低负载的要求。
本发明提供以下几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。
图4为本发明实施例提供的一种显示面板的制作方法的图流程。本实施例提供的显示面板的制作方法，可以包括如下步骤：
S110，形成显示面板的栅极薄膜层；
S120，在栅极薄膜层上形成胶层。
本发明实施例的显示面板的制作方法中，主要对显示面板制作工艺中栅极层(包括TFT的栅极和GOA电路的栅极扫描线)的形成方式进行改善处理，改善的图像区域为栅极扫描线(以下简称为：栅线)与其它信号线的交叠区域。如图5所示，为本发明实施例提供的显示面板的制作方法中一种工艺过程的示意图，通常地，显示面板的制作过程中，可以在衬底基板210上形成像素阵列层，该像素阵列层中设置有用于控制显示单元开关的晶体管，本发明各实施例中以晶体管为TFT为例予以示出，在形成这些TFT的过程中，要制作TFT的栅极和显示面板的栅线，用于形成TFT的栅极和显示面板的栅线的膜层(即栅极薄膜层220)可以制作于衬底基板210上，也可以制作与其它膜层上，图5以将栅极薄膜层220形成于衬底基板210上为例予以示出，形成该栅极薄膜层220之后，要对该栅极薄膜层进行图形化工艺处理，在图形化工艺处理之前，可以先在栅极薄膜层220上形成胶层230，随后进行图形化工艺处理。如图5所示，示意出了形成于衬底基板210上的栅极薄膜层220和胶层230，该胶层230为用于进行光刻工艺的光刻胶(Photoresist，简称为：PR)。
需要说明的是，本发明实施例中的栅极薄膜层220可以形成于衬底基板210上，如图5所示，该工艺过程制作出的TFT为底栅工艺；另外，还可以在形成TFT的源漏电极之后，在相应的隔离层和平坦层上形成栅极薄膜层220，该工艺过程制作出的TFT为顶栅工艺。本发明实施例不限制形成TFT的具体工艺过程和工艺类型。
S130，采用具有半透光区域的掩膜板对所述栅极薄膜层进行一次图形化工艺处理，形成所述显示面板中晶体管的栅极和栅极扫描线，该栅极扫描线与非同层信号线的交叠区域中，至少部分交叠区域包括第一栅线通道，或者包括第一栅线通道和至少一个第二栅线通道。
在已形成栅极薄膜层220和胶层230之后，可以采用预置的栅极掩膜板对该栅极薄膜层220进行图形化工艺处理。同样参考图5所示工艺过程，本发明实施例采用的掩膜板与现有栅极制作工艺中使用的掩膜板不同，现有栅极制作工艺中，掩膜板由透光区域和非透光区域组成，非透光区域用于形成TFT的栅极和显示面板的栅线，透光区域即为图形化工艺中刻蚀掉栅极薄膜层的区域。因此，采用现有栅极制作工艺中使用的掩膜板，仅能形成一种栅极图形，即上述图2或图3所示的栅线结构，是采用不同的栅极掩膜板形成的。也就是说，现有栅极制作工艺中，只要用于形成栅极图形的栅极掩膜板的图形确定，栅极图形也可以确定出，即一张栅极掩膜板只能形成一种栅极图形，因此，对栅极制作工艺所使用的栅极掩膜板的选取(即对交叠处为单通道结构或多通道结构的选取)难以兼顾对高良率和低负载的双重要求。
从图5可以看出，本发明实施例在栅极工艺过程中所使用的掩膜板240不仅包括透光区域241、非透光区域242，还包括半透光区域243，可以理解的，该半透光区域243的透光率介于透光区域241和非透光区域242之间。采用本发明实施例中的掩膜板240进行一次图形化工艺处理的过程中，首先进行曝光和显影处理，透光区域241对应于胶层230的完全曝光区域231，显影后完全曝光区域231的光刻胶被完全去除，成为光刻胶完全去除区域231a；非透光区域242对应于胶层230的未曝光区域232，显影后未曝光区域232的光刻胶被完全保留，成为光刻胶完全保留区域232a；半透光区域243对应于胶层230的半曝光区域233，显影后半曝光区域233的光刻胶被部分去除，成为光刻胶半保留区域233a，光刻胶半保留区域233a内光刻胶厚度约为光刻胶完全保留区域232a内光刻胶厚度的一半。
采用本发明实施例提供的具有半透光区域243的掩膜板240进行上述曝光和显影处理后，胶层230形成的区域包括：光刻胶完全去除区域231a、光刻胶完全保留区域232a和光刻胶半保留区域233a；采用该掩膜板240可以将胶层230显影为厚度不同的两个区域，即光刻胶完全保留区域232a和光刻胶半保留区域233a。通过对图5所示显影后的胶层230进行不同的工艺方式，可以形成不同的栅极层图形。如图6所示，为本发明实施例提供的显示面板的制作方法制作出的显示面板的一种信号线的结构示意图，图6同样以图1所示3T1C类型的像素电路为例予以示出，且同样示意出了两个像素(包括六个子像素，对应图1中6个像素电路)，图6所示信号线中同样包括一条检测线(Sense)、两条电源电压线VDD、六条数据线(Data-r1和Data-r2、Data-g1和Data-g2、Data-b1和Data-b2)和两条栅线(Gate1和Gate2)。
可以将图6所示栅线(Gate1和Gate2)视为两部分区域，即与其它信号线的交叠区域221和非交叠区域222。与上述图2和图3所示信号线不同的是，图6所示栅线(Gate1和Gate2)中，深灰色填充区域(包括交叠区域221和非交叠区域222)为栅极薄膜层220被光刻胶完全保留区域232a所覆盖的区域，该区域的栅极薄膜层220在后续工艺中被光刻胶覆盖且完全保留；虚线未填充区域(仅设置于交叠区域221中)为栅极薄膜层220被光刻胶半保留区域233a所覆盖的区域，该区域的栅极薄膜层220在后续工艺中存在两种情况，一种情况是该区域的栅极薄膜层220被刻蚀掉，此时，栅线图形与图3所示信号线中的栅线图形相同，在交叠区域221为单通道结构，即交叠区域仅包括第一栅线通道(如图6所示交叠区域中深灰色填充的栅线通道)，另一种情况是该区域的栅极薄膜层220被保留，此时，栅线图形与图2所示信号线中的栅线图形相同，在交叠区域221为多通道结构，图6所示交叠区域221包括第一栅线通道和一个第二栅线通道(如图6所示交叠区域中虚线无填充的栅线通道)。在实际工艺过程中，可以基于工艺成熟程度、栅线的线宽设置，以及对良率和维修性能的要求，选择形成栅线的工艺方式，以选择性的形成上述不同的栅线图形，例如，在工艺能力差，良率低的情况下，可以形成上述交叠区域为多通道结构的栅线图形，以便在出现DGS问题时，可以通过剪断出现问题的栅线通道对该交叠区域进行维修，在工艺成熟度较高，且产品良率稳定的情况下，则可以形成上述交叠区域为单通道结构的栅线图形。
本发明实施例提供的显示面板的制作方法，通过改善栅极制作工艺中所使用的掩膜板的结构，将制作栅线图形工艺中对良品率和负载性能要求转移到栅极层掩膜板240的设计中。通过对掩膜板240中栅线图形进行分区设计，将该掩膜板240配置为不可维修和可维修两套方案，不可维修方案中，仅采用掩膜板240中的非透光区域242形成栅线图形，具体形成栅线中的非交叠区域222和交叠区域221内的第一栅线通道，如图6中栅线的深灰色填充区域；可维修方案中，不仅采用掩膜板240中的非透光区域242，还采用其半透光区域243形成栅线图形，具体形成栅线中的非交叠区域222和交叠区域221内的第一栅线通道和第二栅线通道，基于上述第一栅线通道和第二栅线通道的多通道结构，在交叠区域221发生DGS风险时可以通过剪断短接的栅线通道进行维修。可以看出，本发明实施例中用于实现上述两套方案(即不可维修方案和可维修方案)的掩膜板可以集成在一张掩膜板240上，并且可以通过调整图形化过程中的工艺方式，实现可维修方案和不可维修方案的设计切换，为提升良率和信号负载提供了有效的技术支持。
本发明实施例提供的显示面板的制作方法，通过形成显示面板的栅极薄膜层220和位于该栅极薄膜层220上的胶层230，并采用具有半透光区域243的掩膜板240对栅极薄膜层220进行一次图形化工艺处理，形成显示面板中晶体管的栅极和栅线，该栅线与非同层信号线的交叠区域221中，至少部分交叠区域221包括第一栅线通道，或者包括第一栅线通道和至少一个第二栅线通道，即上述掩膜板240中的半透光区域243在一次图形化工艺处理过程中，用于形成第二栅线通道。采用本发明实施例提供的显示面板的制作方，通过合理的设计制作栅极工艺中使用的掩膜板240的结构，即在掩膜板240中设置半透光区域243，并通过工艺方式的配合实施，可以选择性的形成上述可维修方案和不可维修方案中的栅线图形，即将两种方案的掩膜板集中在一张掩膜板上，针对不同的工艺能力、设计要求等切换实施可维修方案和不可维修方案，从而为良品率的提升和信号负载提供了有效的技术支持。
需要说明的是，图6所示栅线以全部交叠区域221均设置为可形成多通道的结构为例予以示出，并且以每个交叠区域221包括第一栅线通道和一个第二栅线通道为例予以示出。实际应用中，可以根据显示面板中容易发生DGS问题的交叠区域221的统计结果，以及整体像素电路的布局规划，对部分交叠区域221设置为可形成多通道的结构，其它交叠区域221则设置为仅能形成单通道的结构，如图7所示，为本发明实施例提供的显示面板的制作方法制作出的显示面板的另一种信号线的结构示意图，图7中信号线的类型和数量与图6相同，不同的是，栅线(Gate1和Gate2)与检测线Sense、电源电压线VDD、数据线(Data-b1和Data-b2)的交叠区域221为单通道结构，栅线(Gate1和Gate2)与数据线(Data-r1和Data-r2、Data-g1和Data-g2)的交叠区域221为双通道结构；另外，交叠区域221的具体结构也可以不同，例如部分交叠区域221可以包括第一栅线通道和一个第二栅线通道，部分交叠区域221可以包括第一栅线通道和两个第二栅线通道，如图8所示，为本发明实施例提供的显示面板的制作方法制作出的显示面板的又一种信号线的结构示意图，在图6所示信号线的结构基础上，图8中栅线(Gate1和Gate2)与数据线(Data-r1和Data-r2、Data-g1和Data-g2)的交叠区域221包括第一栅线通道和两个第二栅线通道。
可选地，本发明实施例中所使用的掩膜板240可以为半色调掩膜板(HalfToneMask)，其中的半透光区域243则为半色调区域，如图5所示工艺过程中所使用的掩膜板240。可选地，本发明实施例中所使用的掩膜板240还可以为狭缝掩膜板，其中的半透光区域243则为狭缝区域，该狭缝区域可以包括平行设置的多个条状掩膜线栅，如图9所示，为本发明实施例提供的显示面板的制作方法中一种掩膜板的结构示意图，与图5所示工艺过程中所使用的掩膜板240的不同在于，图9所示掩膜板240的半透光区域243为狭缝区域，由于狭缝的衍射效应和干涉效应，通过该狭缝区域的光的强度也介于透光区域241和非透光区域242之间，可以实现与半色调区域相同的透光效果。
上述已经说明采用本发明提供的显示面板的制作方法，可以实现不可维修和可维修两种方案，以下对该两种方案的实现方式进行详细说明。
采用本发明实施例中具有半透光区域243的掩膜板240进行掩膜、曝光和显影处理后，栅极薄膜层220正上方的胶层230形成三个区域，如图5中的光刻胶完全去除区域231a、光刻胶完全保留区域232a和光刻胶半保留区域233a，并且光刻胶完全保留区域232a和光刻胶半保留区域233a的厚度不同。其中，光刻胶完全去除区域231a对应位置的栅极薄膜层220(即该区域231a在栅极薄膜层220的正投影区域)在后续工艺中被刻蚀，光刻胶完全保留区域232a对应位置的栅极薄膜层220(即该区域232a在栅极薄膜层220的正投影区域)在后续工艺中被保留。本发明实施例的制作方法中，光刻胶半保留区域233a对应位置的栅极薄膜层220(即该区域233a在栅极薄膜层220的正投影区域)被刻蚀还是被保留，决定形成的栅线图形是上述不可维修方案，还是可维修方案。
在本发明实施例的一种实现方式中，针对上述不可维修方案，采用具有半透光区域243的掩膜板240对栅极薄膜层220进行一次图形化工艺处理的实现方式，可以包括：
采用掩膜板240对栅极薄膜层220进行掩膜、一次曝光、显影、光阻灰化和刻蚀处理后，形成的栅线中的所有交叠区域221包括第一栅线通道，其中，非透光区域242在栅极薄膜层220所在平面的投影区域与所形成的栅线重叠。
如图10所示，为本发明实施例提供的显示面板的制作方法中另一种工艺过程的示意图。采用掩膜板240进行掩膜、一次曝光和显影工艺后，胶层230形成的三个分区上述实施例中已经详细说明，对于不可维修方案，交叠区域221为单通道结构，即形成的所有交叠区域221仅包括第一栅线通道，没有第二栅线通道，即要求掩膜板240的半透光区域243不形成栅线图形，因此，要将该半透光区域243对应位置的光刻胶半保留区域233a中的光刻胶去除，本发明实施例提供的制作方法采用光阻灰化工艺对胶层230进行处理，光阻灰化后光刻胶半保留区域233a中的胶层230完全去除，即光刻胶半保留区域233a转变为光刻胶完全去除区域231a，光刻胶完全保留区域232a中的胶层230有所减薄，如图10所示，随后通过光阻灰化后的胶层230(仅包括光刻胶完全保留区域232a中的胶层230)进行刻蚀处理，例如进行栅极层的湿法刻蚀工艺，形成显示面板的栅极层图形包括TFT的栅极和显示面板的栅线，该栅线与其它信号线的交叠区域221即为单通道结构，并且用于形成栅线的非透光区域242在栅极薄膜层220所在平面的投影区域与所形成的栅线重叠。
在本发明实施例的另一种实现方式中，针对上述可维修方案，采用具有半透光区域243的掩膜板240对栅极薄膜层220进行一次图形化工艺处理的实现方式，可以包括：
采用掩膜板240对栅极薄膜层220进行掩膜、一次曝光、显影和刻蚀处理后，形成的栅线中的至少部分交叠区域221包括第一栅线通道和至少一个第二栅线通道，其中，半透光区域243在栅极薄膜层220所在平面的投影区域与第二栅线通道重叠，非透光区域242在栅极薄膜层220所在平面的投影区域与第一栅线通道和非交叠区域222的栅线重叠。
如图11所示，为本发明实施例提供的显示面板的制作方法中又一种工艺过程的示意图。采用掩膜板240进行掩膜、一次曝光和显影工艺后，胶层230形成的三个分区上述实施例中已经详细说明，对于可维修方案，交叠区域221为多通道结构，即形成的至少部分交叠区域221包括第一栅线通道和至少一个第二栅线通道，即要求掩膜板240的半透光区域243形成第二栅线通道的图像，因此，直接通过显影后的胶层230(包括光刻胶半保留区域233a和光刻胶完全保留区域232a中的胶层230)进行刻蚀处理，例如进行栅极层的湿法刻蚀工艺，形成显示面板的栅极层图形包括TFT的栅极和显示面板的栅线，该栅线与其它信号线的交叠区域221即为多通道结构，并且半透光区域243在栅极薄膜层220所在平面的投影区域与第二栅线通道重叠，非透光区域242在栅极薄膜层220所在平面的投影区域与第一栅线通道和非交叠区域222的栅线重叠。
可选地，在本发明实施例中，形成的栅线图形中，交叠区域221内的第一栅线通道的两端与第二栅线通道的两端一一对应的相连通，即第一栅线通道和第二栅线通道形成一个孔状结构，并且这两条栅线通道均与相邻的非交叠区域222中的栅线连接，这样，在正常情况下，第一栅线通道和第二栅线通道都是导通的，仅有在一条通道出现DGS问题时，才剪断出现DGS问题的通道，以避免短接问题。
需要说明的是，本发明实施例中的信号线的结构图(如图6到图8)仅示意出显示面板的信号线，包括栅线(Gate1和Gate2)，以及与栅线具有交叠区域221的非同层信号线，并未示意出TFT的具体结构；另外，与栅线具有交叠区域221的非同层信号线可以包括图中的检测线、电源电压线VDD、数据线Data，还可以包括图中未示意出的其它信号线。
本发明实施例在高PPI显示技术中，以3T1C类型的像素电路为例，示意出了对栅线图形进行分区设计的版图方案，将栅线分为可维修方案和不可维修方案两种，两种方案各有优缺点，通过本发明实施例的制作方法，即半色调(Half Tone)掩膜工艺，结合实际工艺能力和工艺需求，可以对上述两种方案进行切换，可为高PPI工艺和良率提升提供技术支持，从而实现高PPI显示的效果。
基于本发明上述实施例提供的显示面板的制作方法，本发明实施例还提供一种显示面板，该显示面板由本发明上述任一实施例提供的显示面板的制作方法制作而成。本发明实施例提供的显示面板包括：像素阵列层和显示单元，其中，显示单元为该显示面板的发光结构，例如为OLED面板中的发光单元，或者为LCD面板中的液晶层等，像素阵列层中包括用于控制显示单元开关的晶体管，显示面板的栅极层包括这些晶体管的栅极和显示面板中GOA电路的栅线。本发明实施例提供的显示面板中，信号线(包括栅线)的示意图可以参照上述图6到图8，栅线与非同层信号线的交叠区域221中，至少部分交叠区域221包括第一栅线通道，或者包括第一栅线通道和至少一个第二栅线通道。
本发明实施例提供的显示面板，为采用本发明上述图4到图11所示任一实施例中的制作方法制作而成，且上述制作方法主要对显示面板制作工艺中栅极层的形成方式进行改善，改善的图形区域为栅线与其它信号线的交叠区域。因此，本发明实施例的显示面板中栅线与非同层信号线的交叠区域221与采用本发明上述实施例中的制作方法形成的栅线的交叠区域221具有相同的工艺特征，由于形成该栅线的掩膜板240中设置了区别有现有栅极掩膜板图像的半透光区域243，使得掩膜、一次曝光和显影工艺处理后，胶层230具有三个区域，即光刻胶完全去除区域231a、光刻胶完全保留区域232a和光刻胶半保留区域233a，采用显影后的胶层230进行后续工艺处理时，可以结合实际工艺能力和工艺需求，实施不同的工艺方案，即本发明上述方法实施例中的不可维修方案和可维修方案，这两种工艺方案制作出的栅线的交叠区域221的结构不同，其中，采用不可维修方案所形成的栅线的交叠区域221仅包括第一栅线通道，采用可维修方案所形成的栅线的交叠区域221包括第一栅线通道和至少一个第二栅线通道。如图6到图8所示信号线的结构，深灰色填充区域的栅线为不可维修方案形成的栅线，深灰色填充区域和虚线未填充区域的栅线组合为可维修方案形成的栅线。
本发明实施例中的显示面板，由于对栅极层制作工艺中所使用的掩膜板240的结构进行了改善，通过对掩膜板240中栅线图形进行分区设计，将该掩膜板240配置为不可维修和可维修两套方案，不可维修方案中，仅采用掩膜板240中的非透光区域242形成栅线图形，具体形成栅线中的非交叠区域222和交叠区域221内的第一栅线通道，如图6到图8中栅线的深灰色填充区域；可维修方案中，不仅采用掩膜板240中的非透光区域242，还采用其半透光区域243形成栅线图形，具体形成栅线中的非交叠区域222和交叠区域221内的第一栅线通道和第二栅线通道，基于上述第一栅线通道和第二栅线通道的多通道结构，在交叠区域221发生DGS风险时可以通过剪断短接的栅线通道进行维修。可以看出，本发明实施例中用于实现上述两套方案(即不可维修方案和可维修方案)的掩膜板可以集成在一张掩膜板240上，并且可以通过调整图形化过程中的工艺方式，实现可维修方案和不可维修方案的设计切换，为提升良率和信号负载提供了有效的技术支持。
本发明实施例提供的显示面板，采用本发明上述图4到图11所示任一实施例中的制作方法制作而成，该显示面板包括像素阵列层和显示单元，像素阵列层中的栅极扫描线与非同层信号线的交叠区域中，至少部分交叠区域包括第一栅线通道，或者包括第一栅线通道和至少一个第二栅线通道，即本发明上述制作方法中所使用的掩膜板240中的半透光区域243在一次图形化工艺处理过程中，用于形成第二栅线通道。本发明实施例的显示面板中的栅线，通过改良后增设半透光区域243的掩膜板240形成，通过工艺方式的配合实施，可以选择性的形成上述可维修方案和不可维修方案中的栅线图形，即将两种方案的掩膜板集中在一张掩膜板上，针对不同的工艺能力、设计要求等切换实施可维修方案和不可维修方案，从而为良品率的提升和信号负载提供了有效的技术支持。
实际应用中，若要求实现上述可维修方案，则形成的栅线中，至少部分交叠区域221中包括第一栅线通道和至少一个第二栅线通道。
在本发明实施例中，对非交叠区域222、第一栅线通道和第二栅线通道的图形设计与工艺的最小线宽和间隔相关。
可选地，在本发明实施例中，第一栅线通道、第二栅线通道和非交叠区域222中栅线的宽度可以为相同的，且同一栅线上的第一栅线通道和非交叠区域222形成条状的栅线，参考图6到图8所示。
可选地，在本发明实施例中，第二栅线通道为U形或圆弧形，该第二栅线通道的两端与第一栅线通道221的两端一一对应的相连接，图6到图8示意出的第二栅线通道为U形，如图12所示，为本发明实施例提供的显示面板的制作方法制作出的显示面板的再一种信号线的结构示意图，在图6所示信号线的结构基础上，图12中示意出的第二栅线通道为圆弧形，且上述第二栅线通道的两端与第一栅线通道的两端一一对应的相连接。
可选地，在本发明实施例中，第一栅线通道和第二栅线通道的宽度为相同的，上述栅线通道可以小于非交叠区域222中栅线的宽度，且第一栅线通道和第二栅线通道的两端分别连接到其两侧相邻的非交叠区域222的栅极扫描线上，如图13所示，为本发明实施例提供的显示面板的制作方法制作出的显示面板的再一种信号线的结构示意图。
基于本发明上述实施例提供的显示面板，本发明实施例还提供一种显示装置，该显示装置中包括本发上述任一实施例中的显示面板，且该显示面板由本发明上述任一实施例提供的显示面板的制作方法制作而成。本发明实施例提供的显示装置中，用于制作栅线的掩膜板，以及形成栅极层(包括TFT的栅极和GOA电路的栅线)与上述实施例均相同，且具有相同的技术效果，故在此不再赘述。
虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。
Claims (12)
1.一种显示面板的制作方法，其特征在于，包括：
形成所述显示面板的栅极薄膜层，并在所述栅极薄膜层上形成胶层；
采用具有半透光区域的掩膜板对所述栅极薄膜层进行一次图形化工艺处理，形成所述显示面板中晶体管的栅极和栅极扫描线，所述栅极扫描线与非同层信号线的交叠区域中，至少部分所述交叠区域包括第一栅线通道，或者包括所述第一栅线通道和至少一个第二栅线通道。
2.根据权利要求1所述的显示面板的制作方法，其特征在于，所述掩膜板包括非透光区域、所述半透光区域和透光区域；
其中，所述半透光区域为半色调掩膜区域，或者，
所述半透光区域包括平行设置的多个条状掩膜线栅。
3.根据权利要求1所述的显示面板的制作方法，其特征在于，所述采用具有半透光区域的掩膜板对所述栅极薄膜层进行一次图形化工艺处理，包括：
采用所述掩膜板对所述栅极薄膜层进行掩膜、一次曝光、显影、光阻灰化和刻蚀处理后，形成的所述栅极扫描线中的所有交叠区域包括所述第一栅线通道，其中，所述非透光区域在所述栅极薄膜层所在平面的投影区域与所述栅极扫描线重叠。
4.根据权利要求1所述的显示面板的制作方法，其特征在于，所述采用具有半透光区域的掩膜板对所述栅极薄膜层进行一次图形化工艺处理，包括：
采用所述掩膜板对所述栅极薄膜层进行掩膜、一次曝光、显影和刻蚀处理后，形成的所述栅极扫描线中的至少部分所述交叠区域包括所述第一栅线通道和至少一个所述第二栅线通道，其中，所述半透光区域在所述栅极薄膜层所在平面的投影区域与所述第二栅线通道重叠，所述非透光区域在所述栅极薄膜层所在平面的投影区域与所述第一栅线通道和非交叠区域的栅极扫描线重叠。
5.根据权利要求4所述的显示面板的制作方法，其特征在于，所述交叠区域内，所述第一栅线通道的两端与所述第二栅线通道的两端一一对应的相连通。
6.根据权利要求1～5中任一项所述的显示面板的制作方法，其特征在于，所述非同层信号线包括所述显示面板的数据信号线，电源电压信号线和检测信号线。
7.一种显示面板，其特征在于，采用如权利要求1～6中任一项显示面板的制作方法制作出所述显示面板，所述显示面板包括：像素阵列层和显示单元，所述像素阵列层中的栅极扫描线与非同层信号线的交叠区域中，至少部分所述交叠区域包括第一栅线通道，或者包括所述第一栅线通道和至少一个第二栅线通道。
8.根据权利要求7所述的显示面板，其特征在于，至少部分所述交叠区域中包括所述第一栅线通道和至少一个所述第二栅线通道。
9.根据权利要求8所述的显示面板，其特征在于，所述第一栅线通道、所述第二栅线通道和非交叠区域中栅极扫描线的宽度相同，且同一栅极扫描线上的第一栅线通道和非交叠区域形成条状的所述栅极扫描线。
10.根据权利要求9所述的显示面板，其特征在于，所述第二栅线通道为U形或圆弧形，所述第二栅线通道的两端与所述第一栅线通道的两端一一对应的相连接。
11.根据权利要求8所述的显示面板，其特征在于，所述第一栅线通道和所述第二栅线通道的宽度相同，且小于非交叠区域中栅极扫描线的宽度，所述第一栅线通道和所述第二栅线通道的两端分别连接到其两侧相邻非交叠区域的栅极扫描线上。
12.一种显示装置，其特征在于，包括：如权利要求7～11中任一项所述的显示面板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910544790.2A CN110265410B (zh) | 2019-06-21 | 2019-06-21 | 一种显示面板的制作方法，以及显示面板和显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910544790.2A CN110265410B (zh) | 2019-06-21 | 2019-06-21 | 一种显示面板的制作方法，以及显示面板和显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110265410A true CN110265410A (zh) | 2019-09-20 |
| CN110265410B CN110265410B (zh) | 2021-12-14 |
Family
ID=67920430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910544790.2A Active CN110265410B (zh) | 2019-06-21 | 2019-06-21 | 一种显示面板的制作方法，以及显示面板和显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110265410B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111679474A (zh) * | 2020-06-15 | 2020-09-18 | 深圳市华星光电半导体显示技术有限公司 | 像素设计方法、装置及电子设备 |
| CN113937109A (zh) * | 2021-09-30 | 2022-01-14 | 厦门天马微电子有限公司 | 一种显示面板、显示装置、制备方法及掩膜版 |
| US11638385B2 (en) | 2020-11-12 | 2023-04-25 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Display substrate, method for driving the same, and display device |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101114099A (zh) * | 2004-11-29 | 2008-01-30 | 广辉电子股份有限公司 | 液晶显示装置及其制造方法 |
| US20080135857A1 (en) * | 2006-12-12 | 2008-06-12 | Eun-Hong Kim | Array substrate, method of manufacturing the same, and method of repairing line in the same |
| CN101592817A (zh) * | 2008-05-28 | 2009-12-02 | 群康科技(深圳)有限公司 | 半穿透半反射式液晶显示装置 |
| CN101957528A (zh) * | 2009-07-14 | 2011-01-26 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| CN104730790A (zh) * | 2015-03-25 | 2015-06-24 | 深圳市华星光电技术有限公司 | 液晶显示装置、液晶显示器及其制作方法和暗点作业方法 |
| CN105425493A (zh) * | 2016-01-11 | 2016-03-23 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示面板 |
| CN105629608A (zh) * | 2016-01-15 | 2016-06-01 | 武汉华星光电技术有限公司 | 阵列基板结构及阵列基板断线修补方法 |
-
2019
- 2019-06-21 CN CN201910544790.2A patent/CN110265410B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101114099A (zh) * | 2004-11-29 | 2008-01-30 | 广辉电子股份有限公司 | 液晶显示装置及其制造方法 |
| US20080135857A1 (en) * | 2006-12-12 | 2008-06-12 | Eun-Hong Kim | Array substrate, method of manufacturing the same, and method of repairing line in the same |
| CN101592817A (zh) * | 2008-05-28 | 2009-12-02 | 群康科技(深圳)有限公司 | 半穿透半反射式液晶显示装置 |
| CN101957528A (zh) * | 2009-07-14 | 2011-01-26 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| CN104730790A (zh) * | 2015-03-25 | 2015-06-24 | 深圳市华星光电技术有限公司 | 液晶显示装置、液晶显示器及其制作方法和暗点作业方法 |
| CN105425493A (zh) * | 2016-01-11 | 2016-03-23 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示面板 |
| CN105629608A (zh) * | 2016-01-15 | 2016-06-01 | 武汉华星光电技术有限公司 | 阵列基板结构及阵列基板断线修补方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111679474A (zh) * | 2020-06-15 | 2020-09-18 | 深圳市华星光电半导体显示技术有限公司 | 像素设计方法、装置及电子设备 |
| CN111679474B (zh) * | 2020-06-15 | 2021-12-03 | 深圳市华星光电半导体显示技术有限公司 | 像素设计方法、装置及电子设备 |
| US11638385B2 (en) | 2020-11-12 | 2023-04-25 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Display substrate, method for driving the same, and display device |
| CN113937109A (zh) * | 2021-09-30 | 2022-01-14 | 厦门天马微电子有限公司 | 一种显示面板、显示装置、制备方法及掩膜版 |
| CN113937109B (zh) * | 2021-09-30 | 2022-09-20 | 厦门天马微电子有限公司 | 一种显示面板、显示装置、制备方法及掩膜版 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110265410B (zh) | 2021-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102431929B1 (ko) | 표시장치 및 그 제조방법 | |
| CN112310185B (zh) | 有机发光显示装置 | |
| JP4856810B2 (ja) | Ｏｌｅｄディスプレイの画素素子構造とその製造方法 | |
| KR102490623B1 (ko) | 유기전계발광표시장치와 이의 제조방법 | |
| CN110265410A (zh) | 一种显示面板的制作方法，以及显示面板和显示装置 | |
| CN107452773A (zh) | 有机发光显示装置 | |
| JP6680565B2 (ja) | 表示装置、及び、表示装置の製造方法 | |
| CN106876386A (zh) | 薄膜晶体管及其制备方法、阵列基板、显示面板 | |
| US20120113366A1 (en) | Array substrate and liquid crystal display | |
| US10790344B2 (en) | Display device and method for manufacturing the same | |
| CN104576761A (zh) | 薄膜晶体管及其制造方法、显示基板和显示装置 | |
| CN110911446B (zh) | 有机发光显示装置 | |
| CN105514125A (zh) | 一种阵列基板、其制备方法及显示面板 | |
| US7652727B2 (en) | Liquid crystal display and method for fabricating the same | |
| US20210225972A1 (en) | Array substrate, display apparatus, and method of fabricating array substrate | |
| WO2020220423A1 (zh) | 显示面板及制作方法 | |
| KR102157689B1 (ko) | 평판 표시장치용 박막 트랜지스터 어레이 기판 | |
| KR102297897B1 (ko) | 다중층의 패드부를 포함하는 기판, 기판을 포함하는 표시패널 및 이를 제조하는 방법 | |
| KR101483024B1 (ko) | 액정표시장치 및 그 제조방법 | |
| CN203909443U (zh) | 一种阵列基板和液晶显示屏 | |
| CN105762111A (zh) | 显示基板及其制造方法和显示装置 | |
| WO2019222910A1 (en) | Array substrate, display apparatus, pixel driving circuit, method for driving image display in display apparatus, and method of fabricating array substrate | |
| JP5337414B2 (ja) | 表示装置およびその製造方法 | |
| WO2024092434A1 (zh) | 显示基板及其制备方法、显示装置 | |
| KR20190020959A (ko) | 보호금속-게이트 기반 캐패시터를 포함하는 표시패널 및 이를 제조하는 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |