CN110265389A - 包括发光二极管和控制电路的光电子装置 - Google Patents

包括发光二极管和控制电路的光电子装置 Download PDF

Info

Publication number
CN110265389A
CN110265389A CN201910509392.7A CN201910509392A CN110265389A CN 110265389 A CN110265389 A CN 110265389A CN 201910509392 A CN201910509392 A CN 201910509392A CN 110265389 A CN110265389 A CN 110265389A
Authority
CN
China
Prior art keywords
group
light emitting
emitting diode
sub
assembly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910509392.7A
Other languages
English (en)
Other versions
CN110265389B (zh
Inventor
弗雷德里克·梅西埃
菲力浦·吉莱
泽维尔·于翁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aledia
Original Assignee
Aledia
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aledia filed Critical Aledia
Priority to CN201910509392.7A priority Critical patent/CN110265389B/zh
Publication of CN110265389A publication Critical patent/CN110265389A/zh
Application granted granted Critical
Publication of CN110265389B publication Critical patent/CN110265389B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/40—Details of LED load circuits
    • H05B45/44—Details of LED load circuits with an active control inside an LED matrix
    • H05B45/48—Details of LED load circuits with an active control inside an LED matrix having LEDs organised in strings and incorporating parallel shunting devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

本发明涉及一种光电子装置(5)，包括第一集成电路(6)，其包括：‑基板，具有第一和第二相对表面；以及‑位于第一表面上的发光二极管的集合的群组(G1、G2、G3)。所述集成电路(6)还包括；‑在所述基板中，用于围绕着每个集合将基板的各部分电绝缘的第一侧面元件(52)；以及‑针对第二表面上的每个群组，被连接到群组的第一端子的至少一个导电接点(461、462、463)以及被连接到群组的第二端子的至少一个第二导电接点(481、482、483)。所述装置包括第二集成电路(7)，其包括：‑第三和第四相对表面；以及‑第三导电接点(70)，位于第三表面上并被电连接到第一和第二导电接点。第一集成电路被附着到第二集成电路的第三表面上。

Description

包括发光二极管和控制电路的光电子装置
本申请是申请号为201580036246.7、发明名称为“包括发光二极管和控制电路的 光电子装置”、申请日为2015年6月30日的发明专利申请的分案申请。
本专利申请要求将通过引用结合到本文中的法国专利申请FR14/56178的优先权益。
技术领域
本发明一般地涉及基于半导体材料的光电子装置和制造该光电子装置的方法。本发明更一般地涉及包括由三维元件(特别是半导体微米线或纳米线)形成的发光二极管的光电子装置。
背景技术
短语“包括发光二极管的光电子装置”指定能够将电信号转换成电磁辐射的装置且特别是专用于发射电磁辐射(特别是光)的装置。能够形成发光二极管的三维元件的示例是微米线或纳米线，其包括基于化合物的半导体材料，该化合物主要包括至少一个III族元素和一个V族元素(例如，氮化镓GaN)(在下文中称为III-V化合物)或者主要包括至少一个II族元素和一个VI族元素(例如，氧化锌ZnO)，在下文中称为II-VI化合物。
光电子装置可以包括多个发光二极管和发光二极管控制电路。作为示例，可能期望用AC电压(特别是电源电压)对光电子装置供电。发光二极管控制电路然后可能能够对AC电压进行整流并选择性地对发光二极管供电以适应跨装置的瞬时电压并例如促进减少由发光二极管发出的光的闪烁现象。文献WO2013/110029描述了此类光电子装置。发光二极管对应于分立光电子组件，其每个可以包括一个或多个发光二极管。控制电路可以对应于具有与之连接的光电子组件的集成电路。
缺点是连接到集成电路的发光二极管的数目受到光电子组件的体积和要在光电子组件之间保持的最小距离的限制。此外，制造光电子装置的方法可能是复杂的，因为其包括将每个光电子组件连接到控制电路的步骤。
发明内容
因此，实施例的目的是克服包括发光二极管的前述光电子装置及其制造方法的缺点中的至少一个。
本发明的另一目的是通过减小被发光二极管占用的空间来增加光电子装置的紧凑性。
实施例的另一目的是减小包括串联连接发光二极管的光电子装置的体积。
本发明的另一目的是减少制造光电子装置的方法的步骤的数目。
实施例的另一目的是能够以工业规模且以低成本制造包括发光二极管的光电子装置。
因此，实施例提供了一种光电子装置，其包括：第一集成电路，其包括包含第一和第二相对表面的支撑体、位于第一表面上的发光二极管的组合件的群组，每个群组包括并联和/或串联连接在第一和第二端子之间的发光二极管的至少一个组合件，并且发光二极管的每个组合件包括线形、圆锥形或截锥形半导体元件或并联连接的多个线形、圆锥形或截锥形半导体元件，第一集成电路还在支撑体中包括围绕每个组合件的支撑体的各部分的横向电绝缘的第一元件和在第二表面上针对每个群组的被连接到群组的第一端子的至少一个导电焊盘和被连接到群组的第二端子的第二导电焊盘；以及第二集成电路，其包括第三和第四相对表面，第三表面上的第三导电焊盘被电连接到第一和第二导电焊盘，第一集成电路被固定到第二集成电路的第三表面。
根据实施例，支撑体包括包含第五和第六相对表面的基板，发光二极管位于第五表面的侧面，并且针对每个组合件包括至少一个第二导电元件，其与基板绝缘且从第五表面横过基板至第六表面并连接到第一导电焊盘中的一个。
根据实施例，第一元件能够将在每个组合件的发光二极管下面的基板的各部分横向电绝缘。
根据实施例，第一元件包括在基板中从第五表面延伸至第六表面的绝缘壁。
根据实施例，第二集成电路包括从第三表面横过第二集成电路至第四表面的排热装置。
根据实施例，所述装置包括针对每个组合件的覆盖所述组合件的每个发光二极管的电极层，并且还包括围绕着所述组合件的发光二极管覆盖电极层的导电层。
根据实施例，第二元件与导电层或电极层接触。
根据实施例，第二集成电路包括意图接收AC电压的整流电路。
根据实施例，第一集成电路包括发光二极管的组合件的N个群组，其中，N是从2变化到200的整数，并且第二集成电路包括N-1个开关，每个开关被连接到所述群组中的一个的第一端子或第二端子。
根据实施例，第二集成电路包括N个电路元，所述N-1个电流源中的每一个被连接到所述群组中的一个的第一端子或第二端子。
根据实施例，所述装置在第四表面上包括第四导电焊盘。
根据实施例，所述群组中的至少一个包括发光二极管的至少两个组合件。
附图说明
在特定实施例的以下非限制性描述中将结合附图来详细地讨论前述及其它特征和优点，在所述附图中：
图1是包括发光二极管的光电子装置的实施例的部分简化横截面图；
图2是包括微米线或纳米线的发光二极管的实施例的图1的详图；
图3是包括包含微米线或纳米线的发光二极管的光电子装置的另一实施例的部分简化横截面图；
图4是图1的光电子装置的部分简化横截面图；
图5至图8是包括包含微米线或纳米线的发光二极管的光电子装置的其它实施例的部分简化横截面图；以及
图9和图10是用于控制图1中所示的光电子装置的电路的实施例的图。
具体实施方式
为了明了起见，在各种图中用相同的参考标号来指定相同元件，并且此外，如在集成电路的表示中通常的那样，各种图并未按比例。此外，仅示出并将描述对理解本发明有用的那些元件。特别地，此后描述的用于控制光电子装置的电路的逻辑电路在本领域的技术人员的能力范围内且并未详细地描述。
在以下描述中，除非另外指明，术语“基本上”、“近似”以及“大约”意指“在10％内”。此外，“主要由材料制成的化合物”或“基于材料的化合物”意指化合物包括大于或等于95％的比例的所述材料，此比例优选地大于99％。
本描述涉及光电子装置，其包括由三维元件(例如微米线、纳米线、圆锥形元件或截头圆锥形元件)形成的发光二极管。在以下描述中，描述了用于由微米线或纳米线形成的发光二极管的实施例。然而，可以针对除微米线或纳米线之外的三维元件(例如，金字塔形三维元件)实现这些实施例。
术语“微米线”或“纳米线”指定一种三维结构，其沿着优选方向具有细长形状，具有在从5nm至2.5μm、优选地从50nm至2.5μm范围内的至少两个维度(称为次要维度)，第三维度(称为主要维度)等于最大次要维度的至少1倍、优选地5倍且更优选地至少10倍。在某些实施例中，次要维度可以小于或等于约1μm、优选地在从100nm至1μm、更优选地从100nm至300nm范围内。在某些实施例中，每个微米线或纳米线的高度可以大于或等于500nm，优选地在从1μm至50μm范围内。
在以下描述中，术语“线”用来意指“微米线或纳米线”。优选地，穿过横截面的重心、在垂直于线的优选方向的平面内的线的中线基本上是直线的，并且此后称为线的“轴”。
根据实施例，提供了已知包括至少两个集成电路(也称为芯片)的光电子装置。第一集成电路包括在半导体基板的前表面上形成且相互电绝缘的发光二极管的至少两个组合件。在半导体基板中形成硅通孔或TSV并与之绝缘，每个TSV将基板的前表面连接到后表面。第二集成电路包括被用于控制第一集成电路的发光二极管的组合件的电子组件，特别是晶体管。单一集成电路例如通过“倒装芯片”型连接而固定到第二集成电路。将光电子芯片连接到控制芯片的焊接凸块确保光电子芯片与控制芯片之间的机械连接，并且进一步确保发光二极管的每个组合件到控制芯片的电连接。第一集成电路在以下描述中称为光电子电路或光电子芯片，并且第二集成电路在以下描述中称为控制电路或控制芯片。
光电子芯片和控制芯片被堆叠，减小了装置的横向体积。作为示例，光电子装置在顶视图中占用从1mm2至几平方厘米范围内的表面积。此外，光电子芯片可以具有与控制芯片相同的维度。从而，可以有利地增加光电子装置的紧凑性。
优选地，光电子芯片仅包括发光二极管和这些发光二极管的连接的元件，并且控制芯片包括控制光电子芯片的发光二极管所需的所有电子组件。作为变体，除发光二极管之外，光电子芯片还可以包括其它电子组件。
可以将包括被固定到控制芯片的光电子芯片的组合件布置在保护封装中。该保护封装可以被固定到支撑体(例如，印刷电路)，通过该封装而形成控制芯片到外部系统的电连接。作为变体，可以将控制芯片(具有被与之固定的光电子芯片)直接地固定到支撑体。
图1是包括被固定到控制芯片7的光电子芯片6的光电子装置5的实施例的部分简化横截面图，光电子芯片6包括由诸如先前所述的线形成的发光二极管。作为示例，图1中所示的光电子芯片6包括发光二极管组合件的三个群组G1、G2和G3。每个群组包括串联地和/或并联地组装的发光二极管的一个或多个组合件。每个二极管组合件包括串联地和/或并联地组装的一个或多个二极管。二极管的串联连接意指一个二极管的阳极被连接到另一二极管的阴极。二极管的并联连接意指二极管的阳极被连接在一起且二极管的阴极被连接在一起。单元发光二极管的每个组合件等价于包括阳极和阴极的发光二极管。组合件的串联连接意指一个组合件的阳极被连接到另一组合件的阴极。组合件的并联连接意指组合件的阳极被连接在一起且组合件的阴极被连接在一起。
发光二极管的组合件的群组的数目取决于目标应用且可以从1变化至200。
图1示出了包括以下各项的光电子芯片结构6：
-半导体基板10，其包括下表面12和相对上表面14，上表面14优选地至少在发光二极管的组合件群组的水平处是平面的；
-示意性地示出的发光二极管的组合件群组G1、G2、G3，每个群组G1、G2、G3包括两个电极，也称为端子；
-在基板的表面14上延伸的绝缘层26；
-封装层34，其覆盖整个结构且特别是每个群组G1、G2、G3；
-附加支撑体36，也称为把手；
-绝缘层38，其覆盖下表面12；
-针对每个群组G1、G2、G3，至少一个TSV 401、402、403，在图1中示出了两个TSV，每个TSV 401、402、403包括被连接到群组G1、G2、G3的电极中的一个的导电部分421、422、423，每个在基板10中从上表面14延伸至下表面12，并且其被绝缘层441、442、443与基板10绝缘，导电部分421、422、423通过导电焊盘461、462、463在绝缘层38上继续；
-导电焊盘481、482、483，其通过在绝缘层38中提供的开口501、502、503与下表面12接触；以及
-在表面12与表面14之间延伸并围绕发光二极管G1、G2、G3的关联群组的基板10的部分531、532、533的电绝缘部件52，用于发光二极管的组合件的每个群组G1、G2、G3。
光电子装置5还可以包括与封装层34混同或者在封装层34与把手36之间提供或者在把手36上提供的未示出的磷光体层。
图2是发光二极管的组合件的群组G1的实施例的图1的详图，其中，群组G1包括单元发光二极管的三个组合件D1、D2、D3。其它群组G2和G3可以具有类似于群组G1的结构的结构。群组G1包括：
-籽晶焊盘161、162、163，其有利于导电的生长并被布置在表面14上；
-线201、202、203，其分布在具有高度H1的线的至少两个组合件(在图2中示出了五个线的三个组合件D1、D2、D3作为示例)中，每个线201、202、203与籽晶焊盘161、162、163中的一个接触，每个线201、202、203包括与籽晶焊盘161、162、163接触的高度H2的下部221、222、223和接续下部221、222、223的高度H3的上部241、242、243，绝缘层26在每个线201、202、203的下部221、222、223横向侧面延伸；
-壳281、282、283，其包括覆盖每个上部241、242、243的一堆半导体层；
-针对每个组合件D1、D2、D3的层301、302、303，其形成覆盖每个壳281、282、283并将其连接在一起(通过出于此目的而在绝缘层26上延伸)的电极；
-可能，针对每个组合件D1、D2、D3，在线201、202、203之间覆盖电极层301、302、303而不在线201、202、203上延伸的导电层321、322、323。
此外，在图2中所示的实施例中，导电焊盘481分布成每个线组合件至少一个导电焊盘48'1、48'2、48'3，通过在绝缘层38中提供的开口50'1、50'2、50'3与下表面12接触，每个导电焊盘48'1、48'2、48'3基本上与每个组合件D1、D2、D3的线201、202、203垂直地成一直线布置。
此外，电绝缘部件52针对发光二极管的每个组合件D1、D2、D3而定义与组合件D1、D2、D3的线垂直成一直线地在表面12和14之间延伸的基板10的部分53'1、53'2、53'3。
线201、202、203和关联壳281、282、283形成单元发光二极管。在图2中所示的实施例中，每个组件D1、D2、D3因此包括并联地连接的多个单元发光二极管。在本实施例中，单元发光二极管停靠在其上面的支撑体包括基板10、绝缘层38以及籽晶焊盘161、162、163。
在图2中，发光二极管组合件D1、D2、D3被示为被串联连接。为此，组合件D1的电极301被连接到TSV 401的导电部分421。组合件D2的电极302被连接到与组件D1相关联的基板部分53'1，并且组合件D3的电极303被连接到与组合件D2相关联的基板部分53'2。
图1和2示出了控制芯片结构7，包括：
-半导体基板60，其包括下表面62和相对上表面64；
-电子组件66，其在基板60的内部和/或顶部上形成，在图1中示出了三个MOS晶体管作为示例；
-一堆绝缘层68，其在基板60的表面64上且在电子组件66上延伸并包括与光电子芯片5相对的上表面69；
-导电焊盘70，其在绝缘层68的堆叠之上的绝缘层上；
-互连元件，其包括分布在绝缘层68上的导电迹线72和横过绝缘层68并连接电子组件66和导电焊盘70的导电通孔74；
-绝缘层76，其覆盖下表面62；
-可能，允许后表面连接的横过基板60的至少一个TSV 78，TSV 78包括被连接到通孔74中的一个并在基板60中从上表面64延伸至下表面62且通过绝缘层82与基板60绝缘的导电部分80，导电部分80通过导电焊盘84在绝缘层76上延续。
在本实施例中，光电子芯片6被通过可熔导电元件86(例如，焊接凸块或铟凸块)被固定到控制芯片7。优选地，至少某些焊接凸块86将光电子芯片6的导电焊盘461、462、463、481、482、483中的至少某些连接到控制芯片7的导电焊盘70中的一个并提供这些导电焊盘之间的电连接。
在图2中所示的群组G1的更详细实施例中，单个TSV 401与被连接到组合件D1的电极301的群组G1相关联。控制芯片7与组合件D3之间的连接由导电焊盘48'3形成，其通过可熔导电元件86连接到控制芯片7。作为变体，在其中两个TSV 401与群组G1相关联的情况下，第二TSV 401可以连接到在表面14的侧面的基板53'3的部分。
根据实施例，可以由控制芯片7来执行发光二极管D1、D2、D3的不同组合件的串联和/或并联连接。在这种情况下，发光二极管的每个组合件D1、D2、D3的两个连接端子被可熔凸块86连接到控制芯片7，一个被TSV，另一个被导电焊盘48'1、48'2、48'3。
根据实施例，控制芯片7可以被焊接凸块88固定到外部电路，例如印刷电路(未示出)，其两者都与导电焊盘84接触。
在本实施例中，半导体基板10对应于单片结构。半导体基板10例如是由硅、锗、碳化硅、III-V化合物制成的基板(诸如GaN或GaAs或ZnO基板)。优选地，基板10是单晶硅基板。
优选地，半导体基板10被掺杂以使电阻率降低至与金属的电阻率接近的电阻率，优选地小于几mohm.cm。基板10优选地是重掺杂基板，具有在从5*1016原子/cm3至2*1020原子/cm3、优选地从1*1019原子/cm3至2*1020原子/cm3范围内的掺杂剂浓度，例如5*1019原子/cm3。基板10具有从275μm至1500μm范围内的厚度，优选地725μm。在硅基板10的情况下，P型掺杂剂的示例是硼(B)或铟(In)，并且N型掺杂剂的示例是磷(P)、砷(As)或锑(Sb)。优选地，基板10是N型磷掺杂的。硅基板10的表面12可以是(100)表面。
也称为籽晶岛的籽晶焊盘161、162、163由有利于线201、202、203的生长的材料制成。可以提供处理以保护籽晶焊盘的横向侧面和未被籽晶焊盘覆盖的基板部分的表面以防止线在籽晶焊盘的横向侧面和未被籽晶焊盘覆盖的基板部分的表面上生长。该处理可以包括形成在籽晶板的横向侧面且在基板之上和/或其内部延伸的电介质区，并且针对每一对焊盘将该对中的焊盘中的一个连接到该对中的另一焊盘，在电介质区上没有线生长。所述电介质区可以进一步在籽晶焊盘161、162、163之上延伸。作为变体，可以用在与组合件D1、D2或D3相关联的区域中覆盖基板10的表面14的籽晶层来替换籽晶焊盘161、162、163。然后在籽晶层之上形成电介质区以防止不想要的位置上的线生长。
作为示例，形成籽晶焊盘161、162、163的材料可以是来自元素周期表的IV、V或VI列的过渡金属的氮化物、碳化物或硼化物或者这些化合物的组合。
绝缘层26可以由电介质材料、例如由硅氧化物(SiO2)、硅氮化物(SixNy，其中，x近似等于3且y近似等于4，例如Si3N4)、硅氧氮化物(SiOxNy，其中，x可以近似等于1/2且y可以近似等于1，例如Si2ON2)、氧化铝(Al2O3)、氧化铪(HfO2)或金刚石制成。作为示例，绝缘层26的厚度可以在从5nm至800nm范围内，例如等于约30nm。
线201、202、203至少部分地由至少一个半导体材料形成。半导体材料可以是硅、锗、碳化硅、III-V化合物、II-VI化合物或这些化合物的组合。
线201、202、203可以至少部分地由主要包括III-V化合物(例如，III-N化合物)的半导体材料形成。III族元素的示例包括镓(Ga)、铟(In)或铝(Al)。III-N化合物的示例是GaN、AlN、InN、InGaN、AlGaN或AlInGaN。还可以使用其它V族元素，例如磷或砷。一般地，可以以不同的摩尔分数将III-V化合物中的元素组合。
线201、202、203可以至少部分地基于主要包括II-VI化合物的半导体材料而形成。II族元素的示例包括IIA族元素，特别是铍(Be)和镁(Mg)以及IIB组元素，特别是锌(Zn)和镉(Cd)。VI族元素的示例包括VIA族元素，特别是氧(O)和碲(Te)。II-VI化合物的示例是ZnO、ZnMgO、CdZnO或CdZnMgO。一般地，可以以不同的摩尔分数将II-VI化合物中的元素组合。
线201、202、203可以包括掺杂剂。作为示例，针对III-V化合物，掺杂剂可以选自包括以下各项的组：II族P型掺杂剂，例如镁(Mg)、锌(Zn)、镉(Cd)或汞(Hg)、IV族P型掺杂剂，例如碳(C)或IV族N型掺杂剂，例如硅(Si)、锗(Ge)、硒(Se)、硫(S)、铽(Tb)或锡(Sn)。
线201、202、203的横截面可以具有不同的形状，诸如椭圆形、圆形或多边形，特别是三角形、矩形、正方形或六边形形状。因此应理解的是与线或沉积在此线上的层的横截面相关地提及的术语“直径”指定与此横截面中的目标结构的表面面积相关联的量，例如对应于具有与线横截面相同的表面面积的圆盘的直径。每个线201、202、203的平均直径可以在从50nm至2.5μm范围内。每个线201、202、203的高度H1可以在从250nm至50μm范围内。每个线201、202、203可以沿着基本上垂直于表面14的轴线具有细长半导体结构。每个线201、202、203可以具有大体上圆筒形的形状。两个相邻线20的轴线可以相距从0.5μm至10μm且优选地从1.5μm至4μm。作为示例，线201、202、203可以规则地分布，特别是在六边形网络中。线201、202、203的数目针对不同的组合件D1、D2和D3可以不同。
作为示例，每个线201、202、203的下部221、222、223主要由与基板10相同掺杂类型(例如类型N，例如硅掺杂)的III-N化合物形成。下部221、222、223延伸至可以在从100nm至25μm范围内的高度H2。
作为示例，每个线201、202、203的上部241、242、243至少部分地由III-N化合物(例如GaN)制成。上部241、242、243可以是N型掺杂的，可能与下部221、222、223相比不那么重地掺杂，或者可能未被故意掺杂。上部241、242、243延伸至可以在从100nm至25μm范围内的高度H3。
壳281、282、283可以包括多个层的堆叠，特别地包括：
-活性层，其覆盖关联线201、202、203的上部241、242、243；
-中间层，其具有与下部221、222、223的导电性类型相对的导电性类型并覆盖活性层；以及
-连接层，其覆盖中间层并被电极301、302、303覆盖。
活性层是从其发出由单元发光二极管输送的大部分辐射的层。根据示例，活性层可以包括电载荷子限制部件，诸如多量子阱。其例如由具有从5至20nm(例如，8nm)和从1至10nm(例如，2.5nm)的各厚度的GaN和InGaN层的交替形成。GaN层可以是例如N或P型掺杂的。根据另一示例，活性层可以包括单个InGaN层，例如具有大于10nm的厚度。
例如P型掺杂的中间层可以对应于半导体层或半导体层的堆叠，并且允许形成P-N或P-I-N结，活性层在中间P型层与P-N或P-I-N结的上N型部分241、242、243之间。
结合层可以对应于半导体层或半导体层的堆叠，并且使得能够在中间层与电极301、302、303之间形成欧姆接触。作为示例，结合层可以是非常重地掺杂的，是与每个线20的下部221、222、223的类型相反的类型，直至半导体层退化为止，例如以大于或等于1020原子/cm3的浓度P型掺杂。
半导体层的堆叠可以包括由三元合金(例如，与活性层和中间层接触的氮化铝镓(AlGaN)或氮化铝铟(AlInN))形成的电子阻挡层，以用于活性层中的电载流子的良好分布。
电极301、302、303能够使每个导电层201、202、203的活性层偏置并允许由发光二极管发出的电磁辐射通过。形成电极301、302、303的材料可以是透明导电材料，诸如氧化铟锡(ITO)、氧化铝或镓锌或石墨烯。作为示例，电极层301、302、303具有在从5nm至200nm且优选地从20nm至50nm范围内的厚度。
导电层321、322、323优选地对应于金属层，例如铝、银、铜或锌。作为示例，导电层321、322、323具有在从20nm至1000nm、优选地从100nm至200nm范围内的厚度。
封装层34由至少半透明绝缘材料制成。封装层34的最小厚度在从250nm至5μm范围内，使得封装层34完全覆盖在发光二极管D1、D2、D3的组合件之上的电极301、302、303。封装层34由至少半透明无机材料制成。作为示例，无机材料选自包括SiOx(其中，x是1与2之间的实数)或SiOyNz(其中，y和z是0与1之间的实数)的硅氧化物以及铝氧化物(例如，Al2O3)类型的群组。封装层34由至少半透明有机材料制成。作为示例，封装层34是硅树脂聚合物、环氧树脂聚合物、丙烯酸聚合物或聚碳酸酯。
作为示例，把手36具有在从50μm至5000μm、优选地从200μm至1000μm范围内的厚度。把手36由至少部分透明的材料制成。其可以是玻璃，特别是硅酸硼玻璃，例如Pyrex或蓝宝石。根据另一实施例，把手36不存在。
发光二极管D1、D2、D3的组合件中的至少一个的单元发光二极管的壳281、282、283的活性层可以与发光二极管的其它组合件的单元发光二极管的壳的活性层相同地制造或者可以不这样。例如，壳281的活性层可能能够以第一波长发射光(例如，蓝光)，并且壳282的活性层可能能够以不同于第一波长的第二波长发射光，例如绿光。这可以例如通过修改形成这些活性层的量子阱的厚度或组成来获得。在其中以不同方式制造壳281、282的活性层的情况下，可以提供第一掩蔽步骤以在形成壳281的活性层期间保护组合件D2，并且可以提供第二掩蔽步骤以在形成壳282的活性部分期间保护组合件D1。此外，组合件D3可能能够以不同于第一波长和第二波长的第三波长发射光(例如，红光)。因此，可以选择蓝光、绿光以及红光的组成，使得观察者通过色彩组成而感知到白光，每个二极管或二极管组合件以第一波长、第二波长以及第三波长发射，其可以被独立于其它的进行处理以调整色彩。
在图1中所示的实施例中，每个导电部分421、422、423可以对应于覆盖绝缘层441、442、443的层或层的堆叠。TSV 401、402、403的芯可以被完全地或仅部分地填充导电材料。
在前述实施例中，TSV 401、402、403在发光二极管的每个组合件D1、D2、D3的周界处与电极301、302、303相接触。根据另一实施例，还可以在光电子芯片6的每个线201、202、203的水平处提供TSV。每个TSV与关联线的籽晶焊盘161、162、163相接触。可以将TSV相互连接。然后可以将线单独地偏置。作为变型，可以将在基板10的后表面12的侧面提供的电极连接到与发光二极管的同一组合件D1、D2、D3相关联的TSV的组合件。根据另一实施例，TSV可以同时地与发光二极管的同一组合件D1、D2、D3的多个线201、202、203的籽晶焊盘161、162、163接触。
根据另一实施例，每个TSV 401、402、403可以由填充材料形成，例如多晶硅、钨或者在制造光电子芯片6的方法的后续步骤期间支撑热平衡的耐火金属材料。多晶硅有利地具有与硅的热膨胀系数接近的热膨胀系数，并且因此使得能够在制造光电子芯片6的方法的在高温下执行的后续步骤期间减小机械应力。
根据另一实施例，作为用通过绝缘壁与基板10绝缘的填充材料来形成TSV的替代，可以通过界定基板的一部分的绝缘沟槽来形成TSV，该部分然后起到TSV的导电部分的作用。优选地，然后使用例如具有大于或等于1019原子/cm3的掺杂剂浓度的重掺杂硅来减小此连接的电阻。
在本实施例中，电绝缘部件52包括跨基板10的整个厚度延伸并用绝缘材料(例如氧化物，特别是硅氧化物，或者绝缘聚合物)填充的沟槽。作为变型，由TSV 401来提供与每个二极管相关联的每个基板部分10的电绝缘。根据另一变型，电绝缘壁52包括与基板10相对并沿着基板10的整个深度延伸的偏置型的掺杂区。
根据另一实施例，基板10可以不存在。然后可以在与籽晶焊盘161、162、163接触的光电子芯片的下表面上布置镜像层。根据实施例，该镜像层能够至少部分地反射由单元发光二极管发射的辐射。可以用至少一个金属层来覆盖该镜像层。绝缘层38然后直接地覆盖镜像层(或者金属层，如果存在的话)。如前所述，在绝缘层38上形成导电焊盘461、462、463、481、482、483。
在本实施例中，有单元发光二极管位于在其上面的支撑体包括籽晶焊盘、镜像层以及导电焊盘。
图3示出了包括光电子装置5的所有元件的光电子装置90的另一实施例，并且其中，控制芯片7还包括排热装置92，在图3中示出了两个排热装置92作为示例。排热装置92有利地使得能够改善由光电子芯片6在操作中产生的热的移除。优选地，每个排热装置92跨控制芯片7的整个厚度延伸。每个排热装置92由作为良好热导体的一堆材料形成。优选地，在基板60中延伸的排热装置92的部分与基板60电绝缘，并且可以具有与诸如先前所述的TSV类似的结构。
根据实施例，可以将排热装置92不连接到光电子芯片。这也适用于在图3的左侧示出的排热装置92。根据另一示例，可以用焊接凸块86将排热装置92连接到导电焊盘93，如针对在图3的右侧示出的布置于与电活性区域绝缘的光电子芯片的基板区域上的排热装置92发生的一样，因为其由通过被电绝缘体填充的沟槽与基板的其余部分完全绝缘的基板区域形成，或者因为其由被电绝缘层覆盖的基板区域形成。
图4是沿着线IV-IV的图2的横截面图。在此图中，电绝缘壁52被示为完全围绕与发光二极管的每个组合件D1、D2、D3相关联的基板10的部分。然而，作为变型，针对发光二极管的每对组合件，可以跨光电子芯片6的整个宽度仅在两个邻近组合件之间提供电绝缘壁52。作为示例，在图4的横截面平面中，每个电绝缘壁可以具有在从200nm至250μm且优选地从5μm至30μm范围内的宽度。
在前述实施例中，绝缘层26覆盖每个线201、202、203的下部221、222、223的整个周界。作为变型，可以使下部221、222、223的一部分或者甚至使整个下部221、222、223不被绝缘层26覆盖。在这种情况下，壳281、282、283可以覆盖每个线20达到大于H3的高度或者甚至达到高度H1。此外，在前述实施例中，绝缘层26并未覆盖每个线201、202、203的上部241、242、243的周界。作为变型，绝缘层26可以覆盖每个线201、202、203的上部241、242、243的一部分。此外，根据另一变型，绝缘层26可以针对每个线201、202、203部分地覆盖壳281、282、283的下部。
在图1、图2和图3中所示的实施例中，光电子装置5被设于控制芯片7的下表面上的焊接凸块88电连接到外部电路。然而，可以设想其它电连接模式。
图5示出了另一实施例，其中，用连接到控制芯片7的上表面69(具有被与之固定的光电子芯片6)的线94将控制芯片7电连接到外部电路，例如印刷电路，未示出。
图6示出了另一实施例，其中，用在光电子芯片6的上表面侧连接到导电焊盘的线95将光电子芯片6电连接到外部电路，例如印刷电路，未示出。
图7示出了另一实施例，其中，用在光电子芯片6的下表面12的侧面连接的焊接凸块96将光电子芯片6电连接到外部电路，例如印刷电路，未示出。
图8示出了另一实施例，其中，用被连接到控制芯片7的上表面69的凸块97将光电子芯片6电连接到外部电路，例如印刷电路，未示出。
图5至图8中所示的实施例有利地使得能够将控制芯片7的后表面固定到排热装置92可以被连接到的热传导支撑体。这改善了在控制芯片7中产生的热的移除。
根据实施例，制造光电子装置5的方法包括步骤：
-制造光电子芯片6；
-制造控制芯片7；
-将光电子芯片6与控制芯片7组装；
-可能，将控制芯片7和光电子芯片6的堆叠布置在保护封装中；以及
-将控制芯片7和光电子芯片6的堆叠固定到支撑体。
在通过引用结合到本文中的专利申请WO2014/044960和FR13/59413中描述了制造发光二极管组合件D1、D2、D3的方法的实施例。
根据图2中所示的实施例，发光二极管G1的群组的TSV 421的实施例可以包括以下步骤，其中，可以同时地以相同方式形成TSV 422、423：
(1)蚀刻至少一个开口，其穿过绝缘层38、基板10、绝缘层26而使电极层301暴露。此开口可以具有圆形或矩形横截面。优选地，还蚀刻电极层301以使金属层321的一部分暴露。基板10的蚀刻可以是深反应离子蚀刻(DRIE)。还通过用适应于绝缘层26的化学作用进行的等离子体蚀刻来执行绝缘层26的所述部分的蚀刻。同时，可以蚀刻电极层301。作为变型，可以从其中在形成金属层321的步骤之前形成TSV的区域去除层301。可以与针对TSV提供的开口同时地形成用于形成电绝缘壁52的沟槽。
(2)例如在层38上且在已在步骤(1)处蚀刻的开口的内壁上用SiO2或SiON形成绝缘层441。例如通过用PECVD(用于增强型等离子体化学气相沉积的简称)进行的保形沉积或者通过绝缘聚合物的保形沉积来形成绝缘层441。绝缘层411具有在从200nm至5000nm范围内的厚度，例如约3μm。可以与电绝缘壁52同时地形成绝缘层441。
(3)蚀刻绝缘层441以在已在步骤(2)处蚀刻的开口的底部处使导电层321暴露。其为各向异性蚀刻。
(4)在绝缘层38中蚀刻至少一个开口501以使基板10的表面12的一部分暴露。为了执行此蚀刻，可以暂时地例如用树脂阻隔在步骤(1)处蚀刻的开口。
(5)填充TSV并形成导电焊盘461、48'1、48'2、48'3。可以用铜的电解沉积来填充TSV。然后用化学机械抛光(CMP)对沉积进行平面化。然后，金属沉积可以传递从焊盘到基板10的表面12的接触。
作为变型，可以例如在形成壳281、282、283之前在基板10的上表面14的侧面形成TSV 401。然后仅跨基板10的厚度的一部分形成TSV 401并在薄化基板12的步骤之后在基板的下表面12的侧面暴露。然后可以通过化学气相沉积(CVD)来执行TSV的填充，并且可以通过热氧化来执行TSV的绝缘。
制造控制芯片7的方法可以包括集成电路制造方法的常规步骤，并且并未更详细地描述。
将光电子芯片6组装在控制芯片7上的方法可以包括焊接操作。将形成导电焊盘461、462、463、481、482、483、70的金属堆叠选择成与在电子装置中使用的焊接操作且特别是与所使用的例如由Cu制成的焊料相容，所述焊料具有OSP面层(OSP是用于有机可焊性保护层的简称)或Ni-Au面层(用化学过程，特别是为了获得ENIG型结构，ENIG是用于无电镀镍浸金的简称，或者用电化学过程)、Sn、Sn-Ag、Ni-Pd-Au、Sn-Ag-Cu、Ti-Wn-Au或ENEPIG(用于无电镀镍/无电镀钯/浸金)。
图9示出了光电子装置5的实施例的等价电气图，其中，控制芯片7能够从AC电源电压控制光电子芯片6的发光二极管群组。然而应显而易见的是图9中所示的电气图仅仅是实施例，并且应根据光电子装置5的所提供用途来修改由控制芯片7执行的功能。
在本实施例中，控制芯片7包括意图接收电源电压VALIM的两个输入端子IN1和IN2。作为示例，输入电压VALIM可以是具有例如在从10Hz至1MHz范围内的频率的正弦电压。电压VALIM例如对应于电源电压。
控制芯片7包括全波整流电路100，其例如包括例如由四个二极管形成的二极管桥。整流电路100接收电源电压VALIM并供应电压VIN。
光电子芯片6包括发光二极管Gi的N个群组，i从1至N不等，其中，N是在从2至200、优选地从2至20范围内的整数。
在本实施例中，发光二极管Gi的N个群组被串联连接。每个群组Gi可以包括例如被串联连接的发光二极管的多个组合件。该串联连接可以直接地在光电子芯片6的层级处形成。作为示例，一组发光二极管Gi的每个导电焊盘48i被延续至与发光二极管群组Gi+1的导电焊盘46i+1接触。作为变型，可以由位于控制芯片7中的连接元件来执行发光二极管群组的串联连接。
控制芯片7包括与发光二极管群组G1至GN串联连接的电流源102。针对从1至N-1不等的i，群组Gi的发光二极管的最后一个组合件的阴极被连接到群组Gi+1的发光二极管的第一组合件的阳极。控制芯片7还包括N-1个可控开关SW1至SWN-1。每个开关SWi(i从1至N-1不等)被并联地组装在群组Gi的发光二极管的最后一个组合件的阴极与群组Gi+1的发光二极管的第一组合件的阳极之间。每个开关SWi(i从1至N-1不等)被信号Si控制。
控制芯片7还包括能够跨电流源102供应表示电压VCS的信号SV的电压传感器104。控制芯片7还包括控制单元106，其接收信号SV并供应信号S1至SN-1以便命令开关SW1至SWN-1的关断或接通。控制单元106优选地对应于专用电路。
下面是根据图8中所示的实施例的光电子装置5的操作，认为开关是完美的。控制电路106能够根据跨电流源102的电压VCS的值将开关SWi接通或关断，i从1至N-1不等。为此，控制单元106能够将电压VCS与至少一个阈值相比较。作为示例，由整流电桥100供应的电压VIN是已整流正弦电压，其包括连续的循环，在循环中的每一个中具有从零值开始增加、穿过最大值且减小至零值的电压VIN。在每个循环开始时，所有开关SWi(i从1至N-1不等)被接通。从而，发光二极管群组G2至GN被短路，并且电压VIN分布在发光二极管群组G1与电流源102之间。电压VIN从零值开始上升。当跨发光二极管群组G1的电压超过其阈值电压时，发光二极管群组G1接通并开始发光。跨发光二极管群组G1的电压然后是基本上固定的，并且电压VCS随着电压VIN一起继续增加。当电压VCS超过阈值时，单元106命令开关SW1的关断。电压VIN然后分布在发光二极管群组G1和G2与电流源102之间。当跨发光二极管群组G2的电压超过其阈值电压时，发光二极管群组G2接通并开始发光。跨发光二极管群组G2的电压然后是基本上固定的，并且电压VCS随着电压VIN一起继续增加。当电压VCS超过阈值时，单元106命令开关SW2的关断。重复这些步骤直至开关SWN-1关断为止。然后所有发光二极管开启。当电压VIN从其最大值开始减小时，开关SWN-1至SW1随着电压VIN减小(例如每当电压VCS减小至阈值以下时)而被按照此顺序连续接通。
作为变型，当用金属氧化物栅极场效应晶体管或MOS晶体管来形成开关SW1至SWN-1时，作为测量电压VCS的替代，可能期望测量跨晶体管的电压。
图10示出了控制芯片7的另一实施例。在本实施例中，控制芯片7包括与每个发光二极管群组Gi相关联的可控电流源108i，i从1至N不等。控制单元106能够独立地将每个电流源108i激活或去激活。电流源108i具有公共端子，i从1至N不等。每个电流源108i(i从1至N不等)具有向控制单元106供应表示跨电流源108i的电压的信号SIi的关联传感器110i。电流源108N具有被连接到群组GN的发光二极管的最后一个组合件的阴极的端子。每个电流源108i(i从2至N不等)具有被连接到群组Gi的发光二极管的最后一个组合件的阴极的端子。
下面是根据图9中所示的实施例的光电子装置5的操作。根据跨每个电流源102i的电压(i从1至N不等)，控制电路106能够连续地激活每个电流源108i(i从1至N不等)，同时将先前激活的电流源去激活。
上文已描述了具有不同变化的各种实施例。应注意的是本领域的技术人员可在未显示出任何发明性步骤的情况下将这些各种实施例和变型的各种元素组合。作为示例，可以用图2中所示的装置5的结构或图3中所示的装置90的结构来实现图9或图10中所示的光电子装置5的电气图。

Claims (14)

1.一种光电子装置(5；90)，包括：
第一集成电路(6)，包括包含了第一和第二相对表面的支撑体、位于第一表面上的发光二极管的组合件(D1、D2、D3)的群组(G1、G2、G3)，在第一群组和第二群组中，每个群组包括并联连接在第一端子和第二端子之间的发光二极管的至少一个组合件，所述第一群组适于发射第一波长的光，所述第二群组适于发射不同于第一波长的第二波长的光，第一集成电路还在支撑体中包括围绕每个组合件的支撑体的各部分的横向电绝缘的第一元件(52)和在第二表面上针对每个群组的被连接到群组的第一端子的至少一个第一导电焊盘(461、462、463)和被连接到群组的第二端子的第二导电焊盘(481、482、483)；以及
第二集成电路(7)，包括第三和第四相对表面，第三表面上的第三导电焊盘(70)被电连接到所述第一导电焊盘和所述第二导电焊盘，所述第一集成电路被固定到所述第二集成电路的第三表面。
2.根据权利要求1所述的光电子装置，其中，所述支撑体包括基板(10)，其包括第五和第六相对表面(12、14)，发光二极管位于第五表面的侧面，并且针对每个组合件(D1、D2、D3)包括至少一个第二导电元件(401、402、403)，其与基板绝缘且从第五表面跨过基板至第六表面并连接到所述第一导电焊盘中的一个。
3.根据权利要求2所述的光电子装置，其中，所述第一元件(52)能够将在每个组合件(D1、D2、D3)的发光二极管下面的基板(10)的部分(531、532、533)横向电绝缘。
4.根据权利要求3所述的光电子装置，其中，所述第一元件(52)包括在基板中从第五表面延伸至第六表面的绝缘壁。
5.根据权利要求1至4中的任一项所述的光电子装置，其中，所述第二集成电路(7)包括从第三表面跨过所述第二集成电路至第四表面的排热装置(92)。
6.根据权利要求1至5中的任一项所述的光电子装置，针对每个组合件(D1、D2、D3)包括覆盖所述组合件的每个发光二极管的电极层(301、302、303)，并且还包括围绕着所述组合件的发光二极管覆盖电极层的导电层(321、322、323)。
7.根据权利要求2和6所述的光电子装置，其中，所述第二元件(401、402、403)与导电层(321、322、323)或电极层(301、302、303)接触。
8.根据权利要求1至7中的任一项所述的光电子装置，其中，所述第二集成电路(7)包括用于接收AC电压(VALIM)的整流电路(100)。
9.根据权利要求1至8中的任一项所述的光电子装置，其中，所述第一集成电路(6)包括发光二极管的组合件的N个群组(G1、Gi、GN)，其中，N是从2变化到200的整数，并且其中，所述第二集成电路(7)包括N-1个开关(SW1、SWi、SWN-1)，每个开关被连接到所述群组中的一个的第一端子或第二端子。
10.根据权利要求9所述的光电子装置，其中，所述第二集成电路(7)包括N个电流源(1081、108i、108N)，N-1个所述电流源中的每一个被连接到所述群组(G1、Gi、GN)中的一个的第一端子或第二端子。
11.根据权利要求1至10中的任一项所述的光电子装置，在第四表面上包括第四导电焊盘(84)。
12.根据权利要求1至11中的任一项所述的光电子装置，其中，群组(G1、G2、G3)中的至少一个包括发光二极管的至少两个组合件(D1、D2、D3)。
13.根据权利要求1至12中的任一项所述的光电子装置，还包括发光二极管的组合件(D1、D2、D3)的第三群组(G1、G2、G3)，所述第三群组适于发射不同于所述第一波长和所述第二波长的第三波长的光。
14.根据权利要求1至13中任一项所述的光电子装置，其中，发光二极管的每个组合件(D1、D2、D3)包括线形、圆锥形或截锥形半导体元件(201、202、203)或并联连接的多个线形、圆锥形或截锥形半导体元件。
CN201910509392.7A 2014-06-30 2015-06-30 包括发光二极管和控制电路的光电子装置 Active CN110265389B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910509392.7A CN110265389B (zh) 2014-06-30 2015-06-30 包括发光二极管和控制电路的光电子装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
FR1456178A FR3023066B1 (fr) 2014-06-30 2014-06-30 Dispositif optoelectronique comprenant des diodes electroluminescentes et un circuit de commande
FR1456178 2014-06-30
CN201910509392.7A CN110265389B (zh) 2014-06-30 2015-06-30 包括发光二极管和控制电路的光电子装置
PCT/EP2015/064798 WO2016001200A1 (fr) 2014-06-30 2015-06-30 Dispositif optoelectronique comprenant des diodes electroluminescentes et un circuit de commande
CN201580036246.7A CN106663680B (zh) 2014-06-30 2015-06-30 包括发光二极管和控制电路的光电子装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201580036246.7A Division CN106663680B (zh) 2014-06-30 2015-06-30 包括发光二极管和控制电路的光电子装置

Publications (2)

Publication Number Publication Date
CN110265389A true CN110265389A (zh) 2019-09-20
CN110265389B CN110265389B (zh) 2023-06-06

Family

ID=52016671

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910509392.7A Active CN110265389B (zh) 2014-06-30 2015-06-30 包括发光二极管和控制电路的光电子装置
CN201580036246.7A Active CN106663680B (zh) 2014-06-30 2015-06-30 包括发光二极管和控制电路的光电子装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201580036246.7A Active CN106663680B (zh) 2014-06-30 2015-06-30 包括发光二极管和控制电路的光电子装置

Country Status (5)

Country Link
US (1) US10304812B2 (zh)
EP (2) EP3161865B1 (zh)
CN (2) CN110265389B (zh)
FR (1) FR3023066B1 (zh)
WO (1) WO2016001200A1 (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107302011B (zh) * 2016-04-14 2020-11-20 群创光电股份有限公司 显示装置
FR3053530B1 (fr) * 2016-06-30 2018-07-27 Aledia Dispositif optoelectronique a pixels a contraste et luminance ameliores
FR3053761A1 (fr) * 2016-07-05 2018-01-12 Valeo Vision Dispositif d’eclairage et/ou de signalisation pour vehicule automobile
DE102016122237A1 (de) 2016-11-18 2018-05-24 Osram Opto Semiconductors Gmbh Multipixel-LED-Bauteil und Verfahren zum Betreiben eines Multipixel-LED-Bauteils
CN108987423B (zh) 2017-06-05 2023-09-12 三星电子株式会社 显示装置
KR102395993B1 (ko) * 2017-06-05 2022-05-11 삼성전자주식회사 디스플레이 장치
FR3068515B1 (fr) 2017-06-30 2019-10-25 Aledia Dispositif optoélectronique comprenant des diodes électroluminescentes
FR3068516B1 (fr) * 2017-06-30 2019-08-09 Aledia Dispositif optoelectronique comprenant des diodes electroluminescentes
FR3069379B1 (fr) * 2017-07-21 2019-08-23 Aledia Dispositif optoelectronique
DE102017123290A1 (de) 2017-10-06 2019-04-11 Osram Opto Semiconductors Gmbh Lichtemittierendes Bauteil, Anzeigevorrichtung und Verfahren zur Herstellung einer Anzeigevorrichtung
DE102017124321A1 (de) * 2017-10-18 2019-04-18 Osram Opto Semiconductors Gmbh Halbleiterbauteil
DE102017125276A1 (de) 2017-10-27 2019-05-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung mehrere Halbleiterchips und Halbleiterchip
DE102017129319A1 (de) * 2017-12-08 2019-06-13 Osram Opto Semiconductors Gmbh Verfahren zur herstellung von halbleiterlichtquellen und halbleiterlichtquelle
FR3077653A1 (fr) * 2018-02-06 2019-08-09 Aledia Dispositif optoelectronique avec des composants electroniques au niveau de la face arriere du substrat et procede de fabrication
DE102018109211A1 (de) * 2018-04-18 2019-10-24 Osram Opto Semiconductors Gmbh Oberflächenmontierbares Bauteil
US11152551B2 (en) * 2018-04-27 2021-10-19 Innolux Corporation Electronic device
CN110416393B (zh) * 2018-04-27 2021-10-08 群创光电股份有限公司 电子装置
US11637093B2 (en) * 2018-05-24 2023-04-25 Intel Corporation Micro light-emitting diode display fabrication and assembly
FR3082354B1 (fr) 2018-06-08 2020-07-17 Commissariat A L'energie Atomique Et Aux Energies Alternatives Puce photonique traversee par un via
FR3082663B1 (fr) 2018-06-14 2022-01-07 Aledia Dispositif optoelectronique
FR3082661B1 (fr) 2018-06-19 2020-12-25 Aledia Dispositif optoelectronique a diodes electroluminescentes
FR3083045B1 (fr) * 2018-06-26 2020-07-31 Aledia Dispositif optoelectronique a diodes electroluminescentes
FR3091026B1 (fr) * 2018-12-21 2020-12-11 Commissariat Energie Atomique procede de fabrication d’une pluralité de diodes à partir d’un substrat de lecture
FR3117266B1 (fr) * 2020-12-09 2023-10-27 St Microelectronics Crolles 2 Sas Dispositif électroniques comprenant des liaisons filaires
WO2023072610A1 (fr) * 2021-10-29 2023-05-04 Scintil Photonics Dispositif photonique pourvu d'une source laser et de moyens de gestion de la dissipation de chaleur
FR3130086B1 (fr) * 2021-12-07 2023-10-27 Scintil Photonics Dispositif photonique pourvu d’une source laser et de moyens de gestion de la dissipation de chaleur

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102089893A (zh) * 2008-07-07 2011-06-08 格罗有限公司 纳米结构led
CN102315352A (zh) * 2010-07-08 2012-01-11 三星Led株式会社 半导体发光器件及其制造方法
CN103378109A (zh) * 2012-04-27 2013-10-30 台湾积体电路制造股份有限公司 用于垂直集成的背照式图像传感器的装置
WO2014064395A1 (fr) * 2012-10-26 2014-05-01 Aledia Dispositif optoelectronique et son procede de fabrication
CN103811356A (zh) * 2012-11-09 2014-05-21 辉达公司 将cpu/gpu/逻辑芯片嵌入堆叠式封装结构的衬底的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040015284A (ko) * 2001-06-29 2004-02-18 자놉티스 인코포레이티드 광전자 소자 집적
US6724794B2 (en) * 2001-06-29 2004-04-20 Xanoptix, Inc. Opto-electronic device integration
US8624968B1 (en) * 2007-04-25 2014-01-07 Stc.Unm Lens-less digital microscope
US8519378B2 (en) * 2008-10-17 2013-08-27 National University Corporation Hokkaido University Semiconductor light-emitting element array including a semiconductor rod
JP2011135058A (ja) * 2009-11-30 2011-07-07 Honda Motor Co Ltd 太陽電池素子、カラーセンサ、ならびに発光素子及び受光素子の製造方法
US20120193785A1 (en) * 2011-02-01 2012-08-02 Megica Corporation Multichip Packages
US8241932B1 (en) * 2011-03-17 2012-08-14 Tsmc Solid State Lighting Ltd. Methods of fabricating light emitting diode packages
CN103426373A (zh) * 2012-05-14 2013-12-04 果尚志 发光二极管显示器与其制造方法
FR2995729B1 (fr) * 2012-09-18 2016-01-01 Aledia Dispositif opto-electrique a microfils ou nanofils semiconducteurs et son procede de fabrication

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102089893A (zh) * 2008-07-07 2011-06-08 格罗有限公司 纳米结构led
CN102315352A (zh) * 2010-07-08 2012-01-11 三星Led株式会社 半导体发光器件及其制造方法
CN103378109A (zh) * 2012-04-27 2013-10-30 台湾积体电路制造股份有限公司 用于垂直集成的背照式图像传感器的装置
WO2014064395A1 (fr) * 2012-10-26 2014-05-01 Aledia Dispositif optoelectronique et son procede de fabrication
CN103811356A (zh) * 2012-11-09 2014-05-21 辉达公司 将cpu/gpu/逻辑芯片嵌入堆叠式封装结构的衬底的方法

Also Published As

Publication number Publication date
WO2016001200A1 (fr) 2016-01-07
EP3410482A1 (fr) 2018-12-05
FR3023066B1 (fr) 2017-10-27
US20170133356A1 (en) 2017-05-11
CN106663680A (zh) 2017-05-10
CN106663680B (zh) 2019-05-31
CN110265389B (zh) 2023-06-06
US10304812B2 (en) 2019-05-28
FR3023066A1 (fr) 2016-01-01
EP3410482B1 (fr) 2020-11-18
EP3161865B1 (fr) 2018-07-25
EP3161865A1 (fr) 2017-05-03

Similar Documents

Publication Publication Date Title
CN106663680B (zh) 包括发光二极管和控制电路的光电子装置
CN107112344B (zh) 具有发光二极管的光电子设备
CN109690781B (zh) 包括具有改进的对比度和亮度的像素的光电器件
CN102694107B (zh) 发光二极管封装件
CN105593999A (zh) 用于制造具有发光二极管的光电子器件的方法
EP3133651A1 (en) Light emitting diode
CN104241483B (zh) 发光器件
CN109923684A (zh) 半导体器件封装
US10923530B2 (en) Optoelectronic device with light-emitting diodes
CN110301047A (zh) 具有发光二极管的光电设备
CN103489969A (zh) 半导体发光元件和发光装置
CN102856481A (zh) 半导体发光器件封装件
CN105336829B (zh) 倒装发光二极管结构及其制作方法
US11605759B2 (en) Optoelectronic device comprising light-emitting diodes
CN202839727U (zh) 一种发光二极管芯片
US20220320367A1 (en) Optoelectronic device comprising light-emitting diodes
CN108133991A (zh) 基于GaN材料的垂直结构四色LED芯片
CN103633217B (zh) 发光装置
KR101693590B1 (ko) 간접 밴드갭 반도체 전기발광소자 및 이의 제조방법
CN104269424B (zh) 一种集成电阻的发光二极管芯片
CN108110114A (zh) 基于GaN材料的垂直结构双色LED芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant