CN110265363B - 用于封装四个二极管且原位替换sop8塑封器件的陶瓷外壳及其制备方法 - Google Patents

用于封装四个二极管且原位替换sop8塑封器件的陶瓷外壳及其制备方法 Download PDF

Info

Publication number
CN110265363B
CN110265363B CN201910521465.4A CN201910521465A CN110265363B CN 110265363 B CN110265363 B CN 110265363B CN 201910521465 A CN201910521465 A CN 201910521465A CN 110265363 B CN110265363 B CN 110265363B
Authority
CN
China
Prior art keywords
ceramic
conductive pattern
metallization
metallization layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910521465.4A
Other languages
English (en)
Other versions
CN110265363A (zh
Inventor
杨旭东
王迎春
宋树良
张振兴
刘贵庆
相裕兵
伊新兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JINAN JINGHENG ELECTRONICS CO Ltd
Original Assignee
JINAN SEMICONDUCTOR RESEARCH INSTITUTE
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JINAN SEMICONDUCTOR RESEARCH INSTITUTE filed Critical JINAN SEMICONDUCTOR RESEARCH INSTITUTE
Priority to CN201910521465.4A priority Critical patent/CN110265363B/zh
Publication of CN110265363A publication Critical patent/CN110265363A/zh
Application granted granted Critical
Publication of CN110265363B publication Critical patent/CN110265363B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Led Device Packages (AREA)

Abstract

本申请提供了一种用于封装四个二极管且原位替换SOP8塑封器件的陶瓷外壳，包括陶瓷基座、金属环框、金属盖板、第一陶瓷金属化层、第二陶瓷金属化层、第三陶瓷金属化层、第四陶瓷金属化层、8个引脚、多个内通孔金属化柱以及8个外凹槽金属化层；本申请还提供一种上述陶瓷外壳的制备方法；通过多层陶瓷与多层金属化及通孔金属化共烧、陶瓷金属化面与不同材料金属的同步焊接、多种材料的匹配组装以及银铜焊料在不同材料表面的润湿分布，实现了结构优化、材料优化以及加工工艺的优化与强强联合，使得提供的陶瓷外壳可用于集成封装四个二极管，能够原位替换SOP8塑封器件，且电阻更小、强度更高、可靠性更高、耐高温性能更好。

Description

用于封装四个二极管且原位替换SOP8塑封器件的陶瓷外壳及 其制备方法
技术领域
本发明涉及半导体封装技术领域，尤其是涉及一种用于封装四个二极管且原位替换SOP8塑封器件的陶瓷外壳及其制备方法。
背景技术
二极管，(英语：Diode)，电子元件当中，一种具有两个电极的装置，只允许电流由单一方向流过，许多的使用是应用其整流的功能。而变容二极管(Varicap Diode)则用来当作电子式的可调电容器。大部分二极管所具备的电流方向性我们通常称之为“整流(Rectifying)”功能。二极管最普遍的功能就是只允许电流由单一方向通过(称为顺向偏压)，反向时阻断(称为逆向偏压)。因此，二极管可以想成电子版的逆止阀。
芯片，还可被称作集成电路(英语：integrated circuit，缩写作IC)、或称微电路(microcircuit)、微芯片(microchip)、晶片/芯片(chip)，在电子学中是一种把电路(主要包括半导体设备，也包括被动组件等)小型化的方式，并时常制造在半导体晶圆表面上。
封装(Package)是把集成电路装配为芯片最终产品的过程，简单地说，就是把Foundry生产出来的集成电路裸片(Die)放在一块起到承载作用的基板上，把引脚引出来，然后固定包装成为一个整体。以“双列直插式封装”(Dual In-line Package，DIP)为例，其封装的过程为：晶圆上划出的裸片(Die)，经过测试合格后，将其紧贴安放在起承托固定作用的基底上(基底上还有一层散热良好的材料)，再用多根金属线把Die上的金属接触点(Pad，焊盘)跟外部的引脚通过焊接连接起来，然后埋入树脂，用塑料管壳密封起来，形成芯片整体。
SOP(Small Outline Package)小外形封装，指鸥翼形(L形)引线从封装的两个侧面引出的一种表面贴装型封装。1968～1969年飞利浦公司就开发出小外形封装(SOP)。以后逐渐派生出SOJ(J型引脚小外形封装)、TSOP(薄小外形封装)、VSOP(甚小外形封装)、SSOP(缩小型SOP)、TSSOP(薄的缩小型SOP)及SOT(小外形晶体管)、SOIC(小外形集成电路)等。在引脚数量不超过40的领域，SOP是普及最广的表面贴装封装，典型引脚中心距1.27mm(50mil)，其它有0.65mm、0.5mm；引脚数多为8～32；装配高度不到1.27mm的SOP也称为TSOP。
陶瓷金属化，包括埋层金属化、通孔金属化以及表面金属化。氧化铝陶瓷金属化的常用方法包括：化学镀镍、烧结被Ag法，物理气相沉积和化学气相沉积、钨共烧法、钼锰法。
目前航天、航空、船舶、兵器等领域大量需求SOP8系列的标准尺寸器件产品，要求集成化、低电阻、低热阻、耐冲击性能好、可靠性高等特点，为提高整机可靠性提供保障。
塑封SOP8器件外壳材料是环氧树脂，自身强度较差，不能承受150℃以上高温，不能用于高可靠器件领域。SOP8(SO8)塑封器件是国际通用标准外形器件，有多种型号，主要用于民品，市场需求量很大。塑封器件因为耐高温、耐机械冲击、密封性等性能较差，不能用于军品。
因此，如何提供一种可原位替代SOP8塑封器件，且用于封装四个二极管，且电阻更小、强度更高、可靠性更高、耐高温性能更好等的封装外壳是本领域技术人员亟需解决的问题。
发明内容
本发明的目的在于提供一种用于封装四个二极管且原位替换SOP8塑封器件的陶瓷外壳。本发明的另一目的在于提供一种上述用于封装四个二极管且原位替换SOP8塑封器件的陶瓷外壳的制备方法。
为解决上述的技术问题，本发明提供的技术方案为：
用于封装四个二极管且原位替换SOP8塑封器件的陶瓷外壳，包括陶瓷基座，金属环框，金属盖板，第一陶瓷金属化层，第二陶瓷金属化层，第三陶瓷金属化层，第四陶瓷金属化层，8个引脚，多个内通孔金属化柱，8个外凹槽金属化层；
所述陶瓷基座为顶敞口盒状，所述陶瓷基座的内盒底面上设置有四个用于放置二极管芯片的凹坑，每个凹坑中均放置一个二极管芯片，四个二极管芯片与四个凹坑一一对应，每个二极管芯片均对应2个引脚以用于每个二极管芯片的两个电极均分别与1个引脚电连接；
8个引脚均为陶瓷金属化层，8个引脚均设置于所述陶瓷基座的外盒底面上以用于使得所述陶瓷基座上的8个引脚的布置样式与SOP8塑封器件的8个引脚的布置样式相同可以原位替换SOP8塑封器件，8个引脚相互间隔以电绝缘，每个二极管芯片对应的2个引脚在所述陶瓷基座的外盒底面上的位置相互对称；
所述第一陶瓷金属化层、第二陶瓷金属化层、第三陶瓷金属化层、第四陶瓷金属化层、8个引脚、多个内通孔金属化柱以及8个外凹槽金属化层均为在所述陶瓷基座的烧结成瓷过程中预埋烧结连接在所述陶瓷基座中；
所述第一陶瓷金属化层、第二陶瓷金属化层、第三陶瓷金属化层、第四陶瓷金属化层在陶瓷基座中按照从下到上的顺序依次排列，且所述第一陶瓷金属化层与第二陶瓷金属化层位于所述凹坑的下方，且所述第三陶瓷金属化层与第四陶瓷金属化层位于所述凹坑的上方，且所述第四陶瓷金属化层位于所述陶瓷基座的敞口盒沿面上；
所述第一陶瓷金属化层包括下导电图形一与下导电图形二，所述下导电图形一与下导电图形二相互间隔以电绝缘；
所述第二陶瓷金属化层预埋于所述凹坑的下方且作为所述凹坑的坑底壁，所述第二陶瓷金属化层包括中导电图形一、中导电图形二、中导电图形三以及中导电图形四，所述中导电图形一、中导电图形二、中导电图形三以及中导电图形四相互间隔以电绝缘，所述中导电图形一、中导电图形二、中导电图形三以及中导电图形四与四个凹坑一一对应以用于作为相应的凹坑的坑底壁且用于与相应的凹坑中的二极管芯片的下表面上的电极点电连接；
所述第三陶瓷金属化层预埋于所述陶瓷基座的除四个凹坑之外剩余的内盒底面上，所述第三陶瓷金属化层包括上导电图形一、上导电图形二、上导电图形三以及上导电图形四，所述上导电图形一、上导电图形二、上导电图形三以及上导电图形四相互间隔以电绝缘，所述上导电图形一、上导电图形二、上导电图形三以及上导电图形四与四个凹坑一一对应以用于与相应的凹坑中的二极管芯片的上表面上的电极点电连接；
内通孔金属化柱预埋在所述陶瓷基座中的孔中，8个外凹槽金属化层分别设置在所述陶瓷基座的外侧壁面上的8个半圆横截面凹槽中，8个外凹槽金属化层与8个半圆横截面凹槽一一对应，8个外凹槽金属化层与8个引脚一一对应；
所述中导电图形一、中导电图形二、中导电图形三、中导电图形四、上导电图形一、上导电图形二、上导电图形三以及上导电图形四与8个引脚一一对应电连接；
与所述中导电图形一、中导电图形二、中导电图形三以及中导电图形四电连接的4个引脚位于所述陶瓷基座的外盒底面的A侧边处，与上导电图形一、上导电图形二、上导电图形三以及上导电图形四电连接的剩余4个引脚位于所述陶瓷基座的外盒底面的B侧边处，A侧边与B侧边是相互平行的两条侧边；
四个凹坑呈两行两列排列，其中偏向靠近A侧边的两个凹坑分别以中导电图形一以及中导电图形四作为坑底壁，剩余偏向远离A侧边的2个凹坑分别以中导电图形二以及中导电图形三作为坑底壁；
与所述中导电图形一以及中导电图形四电连接的2个引脚分别位于A侧边的两端，与所述中导电图形二以及中导电图形三电连接的2个引脚位于A侧边的中间；
与所述中导电图形一电连接的1个引脚通过其所对应的内通孔金属化柱以及1个外凹槽金属化层与所述中导电图形一的下表面电连接；
与所述中导电图形二电连接的1个引脚通过其所对应的内通孔金属化柱以及1个外凹槽金属化层与所述下导电图形一的下表面电连接，所述下导电图形一的上表面通过相应的内通孔金属化柱与所述中导电图形二的下表面电连接；
与所述中导电图形三电连接的1个引脚通过其所对应的内通孔金属化柱以及1个外凹槽金属化层与所述下导电图形二的下表面电连接，所述下导电图形二的上表面通过相应的内通孔金属化柱与所述中导电图形三的下表面电连接；
与所述中导电图形四电连接的1个引脚通过其所对应的1个内通孔金属化柱以及1个外凹槽金属化层与所述中导电图形四的下表面电连接；
与所述上导电图形一电连接的1个引脚通过其所对应的内通孔金属化柱以及1个外凹槽金属化层与所述上导电图形一的下表面电连接；
与所述上导电图形二电连接的1个引脚通过其所对应的内通孔金属化柱以及1个外凹槽金属化层与所述上导电图形二的下表面电连接；
与所述上导电图形三电连接的1个引脚通过其所对应的内通孔金属化柱以及1个外凹槽金属化层与所述上导电图形三的下表面电连接；
与所述上导电图形四电连接的1个引脚通过其所对应的内通孔金属化柱以及1个外凹槽金属化层与所述上导电图形四的下表面电连接；
所述内通孔金属化柱的顶端与相应的第一陶瓷金属化层、第二陶瓷金属化层或第三陶瓷金属化层的下表面为在所述陶瓷基座的烧结成瓷过程中烧结成的一体连接，外凹槽金属化层的顶端与相应的第一陶瓷金属化层、第二陶瓷金属化层或第三陶瓷金属化层的下表面为在所述陶瓷基座的烧结成瓷过程中烧结成的一体连接，所述内通孔金属化柱的底端与相应的引脚的上表面为在所述陶瓷基座的烧结成瓷过程中烧结成的一体连接，所述外凹槽金属化层的底端与相应的引脚的上表面为在所述陶瓷基座的烧结成瓷过程中烧结成的一体连接；
所述第四陶瓷金属化层上设置有第一镀镍层，所述第四陶瓷金属化层上的第一镀镍层上钎焊连接设置有金属环框，所述金属盖板用于封盖所述金属环框的敞口以构成密封的陶瓷外壳；
所述金属环框、第二陶瓷金属化层、第三陶瓷金属化层、8个引脚以及8个外凹槽金属化层的全部外露金属表面上设置有从内到外依次布置的第一镀镍层、第二镀镍层、镀金层。
优选的，8个引脚全部位于所述陶瓷基座的外盒底面的四周边沿之内。
优选的，所述金属环框通过银铜焊料的钎焊连接设置于所述第四陶瓷金属化层上的第一镀镍层上。
上述中任意一项所述的用于封装四个二极管且原位替换SOP8塑封器件的陶瓷外壳的制备方法，包括以下依次进行的步骤：
1)制备陶瓷基座：
a)首先在相应的生瓷片上冲孔制备通孔与半圆横截面凹槽，然后在相应的生瓷片的上表面上丝网印刷金属化膏，在所述通孔中充填金属化膏，在半圆横截面凹槽的内壁面上涂刷金属化膏，在最下层的生瓷片的下表面上丝网印刷金属化膏；
b)然后将多个生瓷片叠压；
c)然后采用等静压设备进行等静压压制，等静压压制后多层生瓷片被挤压连成一体，等静压压制后丝网印刷的金属化膏、所述通孔中的金属化膏以及半圆横截面凹槽中的金属化膏被挤压连成一体；
d)然后放入保护气氛高温炉中进行烧结，多层叠压的生瓷片烧结为一体的熟瓷件，生瓷片的上表面上丝网印刷的金属化膏烧结为相应的第一陶瓷金属化层、第二陶瓷金属化层、第三陶瓷金属化层或第四陶瓷金属化层，通孔中的金属化膏烧结为内通孔金属化柱，半圆横截面凹槽中涂刷的金属化膏烧结为外凹槽金属化层，最下层的生瓷片的下表面上丝网印刷的金属化膏烧结为引脚；
e)然后随炉冷却，冷却完成后出炉，制得陶瓷基座；
2)一次电镀镍：将步骤1)制得的陶瓷基座进行一次电镀镍，在此时陶瓷基座的全部外露金属表面上电镀第一镀镍层；
3)烧结钎焊：将步骤2)一次电镀镍后的陶瓷基座、金属环框与银铜焊料用石墨模具组装在一起，然后放置在氮氢气氛保护链式烧结炉的链带上进行烧结钎焊，银铜焊料在烧结温度下发生熔融从而将金属环框钎焊连接在第四陶瓷金属化层上的第一镀镍层上，然后随炉冷却，冷却完成后出炉，制得陶瓷外壳半成品；
4)二次电镀镍与电镀金：将步骤3)制得的陶瓷外壳半成品先二次电镀镍，然后再电镀金，使得陶瓷外壳半成品的全部外露金属表面上先后镀上第二镀镍层与一层镀金层，电镀完成后制得陶瓷外壳成品。
优选的，步骤3)中，将氮氢气氛保护链式烧结炉升温至银铜焊料的焊接温度800℃—840℃，通入氮氢混合保护气体，氮氢混合保护气体的流量为80L/min-200L/min，烧结钎焊前先将氮氢气氛保护链式烧结炉预热30min-60min；
步骤3)整个烧结钎焊运行过程为1.5-3小时；
步骤3)中，整个烧结钎焊过程中保证烧结温度和氮氢气流量的恒定，每个温区的温度误差不超过±3℃，氮氢混合气流量误差不超过±5L/min。
优选的，步骤4)中，叠加在一起的第一镀镍层与第二镀镍层的总厚度≥3μm，镀金层的厚度≥1.2μm。
本申请具有以下的有益技术效果：
(1)多层面多组件同步焊接
本发明以陶瓷基座为基体的焊接面有六层，焊接零件较多，工艺设计用专用的石墨模具作为定位工装，在专用的气氛保护高温烧结炉完成多层面多组件同步焊接，此种工艺具有生产效率高、定位准确、焊接质量稳定性好、气密性高、高可靠性等优势。
(2)相近线膨胀系数的材料匹配组装
本发明陶瓷外壳由Al2O3陶瓷、可伐合金、低电阻金属电极电路等相近线膨胀系数的材料组合而成，采用分步组装同步焊接的工艺，采用软基银铜焊料作为焊接材料，降低了不同材料在高温烧结过程产生的应力，提高了该类产品组装工艺的可靠性。
(3)陶瓷基座采用HTCC高温共烧陶瓷加工
HTCC高温共烧陶瓷工艺是由多层Al2O3生瓷片叠压，生瓷片上有丝网印刷金属化电路，不同层之间通过通孔金属化连接，形成上下连通的电路，然后在专用保护气氛高温炉中，生瓷片烧结为熟瓷片，同时金属化膏烧结成与陶瓷紧密密封结合的金属化层。
(4)多层电路印刷导通
本产品电路是包括四个二极管的集成电路，结构比较复杂，各电路互相绝缘地分布于各层陶瓷中。电路加工工艺采用各层陶瓷电路图版分层印刷、固化，然后将连接各层电路的通孔通过真空注浆的工艺填充钨浆金属化膏，然后将各层陶瓷叠压，形成多层电路组合体。
(5)本申请提供的陶瓷外壳根据原SOP8塑封器件的外形尺寸和焊盘间距设计，陶瓷外壳上的8个引脚的布置样式与SOP8塑封器件的引脚的布置样式相同，保证原位替换SOP8塑封器件。
(6)在SOP8外形限制空间内，集成封装四个二极管，设置四个二极管芯片独立安装的凹坑，结构新颖，满足客户特殊定制要求。
(7)根据四路二极管引出电路的电阻相等的电性能要求，根据芯片安装距离，设计电阻对等的导通电路，实现四路二极管的引出电阻相等，确保器件电性能精确。
(8)采用高强度高温共烧Al2O3陶瓷材料做为绝缘基体，具备高阻值、高强度性能。
(9)引脚采用低电阻金属，内通孔金属化柱与外凹槽金属化层采用低电阻金属，连接电路通过内通孔金属化柱与外凹槽金属化层这样内外两路与相应的引脚电连接，可使整个电路的电阻小、热阻小，且与陶瓷材料匹配性能良好。
(10)作为芯片区的第二陶瓷金属化层和作为压焊区的第三陶瓷金属化层，为上下两层分层布置，既保证了绝缘性能，也扩大了芯片区和压焊区的空间。
(11)制作工艺批量化设计，便于操作，易于实现批量生产，提高生产效率。
(12)本申请提供的陶瓷外壳的工作范围宽，可达-65℃～200℃。
附图说明
图1为现有技术中的SOP8塑封器件的俯视结构示意图；
图2为图1的主视图结构示意图；
图3为图1的右视图结构示意图；
图4为本发明实施例提供的一种用于封装四个二极管且原位替换SOP8塑封器件的陶瓷外壳的去掉金属盖板后的俯视结构示意图；
图5为图4中的陶瓷基座的俯视电路连通结构示意图；
图6为图5的A-A向剖视结构示意图；
图7为图4的仰视结构示意图；
图8为图4中的陶瓷外壳(盖上金属盖板后)的俯视结构示意图；
图9为图8的左视结构示意图；
图10为图8的仰视结构示意图。
图中：001引脚；
1陶瓷基座，2金属环框，3金属盖板；
4第一陶瓷金属化层，401下导电图形一，402下导电图形二；
5第二陶瓷金属化层，501中导电图形一，502中导电图形二，503中导电图形三，504中导电图形四；
6第三陶瓷金属化层，601上导电图形一，602上导电图形二，603上导电图形三，604上导电图形四；
7第四陶瓷金属化层；
8引脚；
901连接中导电图形一与对应的引脚的内通孔金属化柱，902连接中导电图形二与下导电图形一的内通孔金属化柱，903连接下导电图形一与对应的引脚的内通孔金属化柱，904连接中导电图形三与下导电图形二的内通孔金属化柱，905连接下导电图形二与对应的引脚的内通孔金属化柱，906连接中导电图形四与对应的引脚的内通孔金属化柱，907连接上导电图形一与对应的引脚的内通孔金属化柱，908连接上导电图形二与对应的引脚的内通孔金属化柱，909连接上导电图形三与对应的引脚的内通孔金属化柱，910连接上导电图形四与对应的引脚的内通孔金属化柱(本申请中的内通孔金属化柱均为直柱)；
10外凹槽金属化层，11凹坑，12半圆横截面凹槽。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“中心”、“轴向”、“径向”、“纵向”、“横向”、“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“竖直”、“水平”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”，可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征的的正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征的正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
参照图1～图10，图1为现有技术中的SOP8塑封器件的俯视结构示意图；图2为图1的主视图结构示意图；图3为图1的右视图结构示意图(图1-3中标记有引脚001)；图4为本发明实施例提供的一种用于封装四个二极管且原位替换SOP8塑封器件的陶瓷外壳的去掉金属盖板后的俯视结构示意图；图5为图4中的陶瓷基座的俯视电路连通结构示意图；图6为图5的A-A向剖视结构示意图；图7为图4的仰视结构示意图；图8为图4中的陶瓷外壳(盖上金属盖板后)的俯视结构示意图；图9为图8的左视结构示意图；图10为图8的仰视结构示意图。图中：连接中导电图形一与对应的引脚的内通孔金属化柱901，连接中导电图形二与下导电图形一的内通孔金属化柱902，连接下导电图形一与对应的引脚的内通孔金属化柱903，连接中导电图形三与下导电图形二的内通孔金属化柱904，连接下导电图形二与对应的引脚的内通孔金属化柱905，连接中导电图形四与对应的引脚的内通孔金属化柱906，连接上导电图形一与对应的引脚的内通孔金属化柱907，连接上导电图形二与对应的引脚的内通孔金属化柱908，连接上导电图形三与对应的引脚的内通孔金属化柱909，连接上导电图形四与对应的引脚的内通孔金属化柱910。
实施例1，用于封装四个二极管且原位替换SOP8塑封器件的陶瓷外壳，包括陶瓷基座1，金属环框2，金属盖板3，第一陶瓷金属化层4，第二陶瓷金属化层5，第三陶瓷金属化层6，第四陶瓷金属化层7，8个引脚8，多个内通孔金属化柱，8个外凹槽金属化层10；
所述陶瓷基座1为顶敞口盒状，所述陶瓷基座1的内盒底面上设置有四个用于放置二极管芯片的凹坑11，每个凹坑11中均放置一个二极管芯片，四个二极管芯片与四个凹坑11一一对应，每个二极管芯片均对应2个引脚8以用于每个二极管芯片的两个电极均分别与1个引脚8电连接；
8个引脚8均为陶瓷金属化层，8个引脚8均设置于所述陶瓷基座1的外盒底面上，8个引脚8相互间隔以电绝缘，所述陶瓷基座1上的8个引脚8的布置样式与SOP8塑封器件的8个引脚8的布置样式相同以用于原位替换SOP8塑封器件，每个二极管芯片对应的2个引脚8在所述陶瓷基座1的外盒底面上的位置相互对称；
所述第一陶瓷金属化层4、第二陶瓷金属化层5、第三陶瓷金属化层6、第四陶瓷金属化层7、8个引脚8、多个内通孔金属化柱以及8个外凹槽金属化层10均为在所述陶瓷基座1的烧结成瓷过程中预埋烧结连接在所述陶瓷基座1中；
所述第一陶瓷金属化层4、第二陶瓷金属化层5、第三陶瓷金属化层6、第四陶瓷金属化层7在陶瓷基座1中按照从下到上的顺序依次排列，且所述第一陶瓷金属化层4与第二陶瓷金属化层5位于所述凹坑11的下方，且所述第三陶瓷金属化层6与第四陶瓷金属化层7位于所述凹坑11的上方，且所述第四陶瓷金属化层7位于所述陶瓷基座1的敞口盒沿面上；
所述第一陶瓷金属化层4包括下导电图形一401与下导电图形二402，所述下导电图形一401与下导电图形二402相互间隔以电绝缘；
所述第二陶瓷金属化层5预埋于所述凹坑11的下方且作为所述凹坑11的坑底壁，所述第二陶瓷金属化层5包括中导电图形一501、中导电图形二502、中导电图形三503以及中导电图形四504，所述中导电图形一501、中导电图形二502、中导电图形三503以及中导电图形四504相互间隔以电绝缘，所述中导电图形一501、中导电图形二502、中导电图形三503以及中导电图形四504与四个凹坑11一一对应以用于作为相应的凹坑11的坑底壁且用于与相应的凹坑11中的二极管芯片的下表面上的电极点电连接；
所述第三陶瓷金属化层6预埋于所述陶瓷基座1的除四个凹坑11之外剩余的内盒底面上，所述第三陶瓷金属化层6包括上导电图形一601、上导电图形二602、上导电图形三603以及上导电图形四604，所述上导电图形一601、上导电图形二602、上导电图形三603以及上导电图形四604相互间隔以电绝缘，所述上导电图形一601、上导电图形二602、上导电图形三603以及上导电图形四604与四个凹坑11一一对应以用于与相应的凹坑11中的二极管芯片的上表面上的电极点电连接；
内通孔金属化柱预埋在所述陶瓷基座1中的孔中，8个外凹槽金属化层10分别设置在所述陶瓷基座1的外侧壁面上的8个半圆横截面凹槽12中，8个外凹槽金属化层10与8个半圆横截面凹槽12一一对应，8个外凹槽金属化层10与8个引脚8一一对应；
所述中导电图形一501、中导电图形二502、中导电图形三503、中导电图形四504、上导电图形一601、上导电图形二602、上导电图形三603以及上导电图形四604与8个引脚8一一对应电连接；
与所述中导电图形一501、中导电图形二502、中导电图形三503以及中导电图形四504电连接的4个引脚8位于所述陶瓷基座1的外盒底面的A侧边处，与上导电图形一601、上导电图形二602、上导电图形三603以及上导电图形四604电连接的剩余4个引脚8位于所述陶瓷基座1的外盒底面的B侧边处，A侧边与B侧边是相互平行的两条侧边；
四个凹坑11呈两行两列排列，其中偏向靠近A侧边的两个凹坑11分别以中导电图形一501以及中导电图形四504作为坑底壁，剩余偏向远离A侧边的2个凹坑11分别以中导电图形二502以及中导电图形三503作为坑底壁；
与所述中导电图形一501以及中导电图形四504电连接的2个引脚8分别位于A侧边的两端，与所述中导电图形二502以及中导电图形三503电连接的2个引脚8位于A侧边的中间；
与所述中导电图形一501电连接的1个引脚8通过其所对应的内通孔金属化柱以及1个外凹槽金属化层10与所述中导电图形一501的下表面电连接；
与所述中导电图形二502电连接的1个引脚8通过其所对应的内通孔金属化柱以及1个外凹槽金属化层10与所述下导电图形一401的下表面电连接，所述下导电图形一401的上表面通过相应的内通孔金属化柱与所述中导电图形二502的下表面电连接；
与所述中导电图形三503电连接的1个引脚8通过其所对应的内通孔金属化柱以及1个外凹槽金属化层10与所述下导电图形二402的下表面电连接，所述下导电图形二402的上表面通过相应的内通孔金属化柱与所述中导电图形三503的下表面电连接；
与所述中导电图形四504电连接的1个引脚8通过其所对应的1个内通孔金属化柱以及1个外凹槽金属化层10与所述中导电图形四504的下表面电连接；
与所述上导电图形一601电连接的1个引脚8通过其所对应的内通孔金属化柱以及1个外凹槽金属化层10与所述上导电图形一601的下表面电连接；
与所述上导电图形二602电连接的1个引脚8通过其所对应的内通孔金属化柱以及1个外凹槽金属化层10与所述上导电图形二602的下表面电连接；
与所述上导电图形三603电连接的1个引脚8通过其所对应的内通孔金属化柱以及1个外凹槽金属化层10与所述上导电图形三603的下表面电连接；
与所述上导电图形四604电连接的1个引脚8通过其所对应的内通孔金属化柱以及1个外凹槽金属化层10与所述上导电图形四604的下表面电连接；
所述内通孔金属化柱的顶端与相应的第一陶瓷金属化层4、第二陶瓷金属化层5或第三陶瓷金属化层6的下表面为在所述陶瓷基座1的烧结成瓷过程中烧结成的一体连接，外凹槽金属化层10的顶端与相应的第一陶瓷金属化层4、第二陶瓷金属化层5或第三陶瓷金属化层6的下表面为在所述陶瓷基座1的烧结成瓷过程中烧结成的一体连接，所述内通孔金属化柱的底端与相应的引脚8的上表面为在所述陶瓷基座1的烧结成瓷过程中烧结成的一体连接，所述外凹槽金属化层10的底端与相应的引脚8的上表面为在所述陶瓷基座1的烧结成瓷过程中烧结成的一体连接；
所述第四陶瓷金属化层7上设置有第一镀镍层，所述第一镀镍层上钎焊连接设置有金属环框2，所述金属盖板3用于封盖所述金属环框2的敞口以构成密封的陶瓷外壳；
所述金属环框2、第二陶瓷金属化层5、第三陶瓷金属化层6、8个引脚8以及8个外凹槽金属化层10的全部外露金属表面上设置有从内到外依次布置的第一镀镍层、第二镀镍层、镀金层。
实施例2，在实施例1的技术方案的基础上，8个引脚8全部位于所述陶瓷基座1的外盒底面的四周边沿之内。
实施例3，在实施例1的技术方案的基础上，所述金属环框2通过银铜焊料的钎焊连接设置于所述第四陶瓷金属化层7上的第一镀镍层上。
实施例4，上述中任意一项所述的用于封装四个二极管且原位替换SOP8塑封器件的陶瓷外壳的制备方法，包括以下依次进行的步骤：
1)制备陶瓷基座1：
a)首先在相应的生瓷片上冲孔制备通孔与半圆横截面凹槽12，然后在相应的生瓷片的上表面上丝网印刷金属化膏，在所述通孔中充填金属化膏，在半圆横截面凹槽12的内壁面上涂刷金属化膏，在最下层的生瓷片的下表面上丝网印刷金属化膏；
b)然后将多个生瓷片叠压；
c)然后采用等静压设备进行等静压压制，等静压压制后多层生瓷片被挤压连成一体，等静压压制后丝网印刷的金属化膏、所述通孔中的金属化膏以及半圆横截面凹槽12中的金属化膏被挤压连成一体；
d)然后放入保护气氛高温炉中进行烧结，多层叠压的生瓷片烧结为一体的熟瓷件，生瓷片的上表面上丝网印刷的金属化膏烧结为相应的第一陶瓷金属化层4、第二陶瓷金属化层5、第三陶瓷金属化层6或第四陶瓷金属化层7，通孔中的金属化膏烧结为内通孔金属化柱，半圆横截面凹槽12中涂刷的金属化膏烧结为外凹槽金属化层10，最下层的生瓷片的下表面上丝网印刷的金属化膏烧结为引脚8；
e)然后随炉冷却，冷却完成后出炉，制得陶瓷基座1；
2)一次电镀镍：将步骤1)制得的陶瓷基座1进行一次电镀镍，在此时陶瓷基座1的全部外露的陶瓷金属化层上电镀第一镀镍层，此处电镀第一镀镍层是为了后续的烧结钎焊金属环框，陶瓷金属化层不能直接钎焊金属环框；
3)烧结钎焊：将步骤2)一次电镀镍后的陶瓷基座1、金属环框2与银铜焊料用石墨模具组装在一起，然后放置在氮氢气氛保护链式烧结炉的链带上进行烧结钎焊，银铜焊料在烧结温度下发生熔融从而将金属环框2钎焊连接在第四陶瓷金属化层7上的第一镀镍层上，然后随炉冷却，冷却完成后出炉，制得陶瓷外壳半成品；
4)二次电镀镍与电镀金：将步骤3)制得的陶瓷外壳半成品先二次电镀镍，然后再电镀金，使得陶瓷外壳半成品的全部外露金属表面上先后镀上第二镀镍层与一层镀金层，电镀完成后制得陶瓷外壳成品。
实施例5，在实施例4的技术方案的基础上，步骤3)中，将氮氢气氛保护链式烧结炉升温至银铜焊料的焊接温度800℃—840℃，通入氮氢混合保护气体，氮氢混合保护气体的流量为80L/min-200L/min，烧结钎焊前先将氮氢气氛保护链式烧结炉预热30min-60min；
步骤3)整个烧结钎焊运行过程为1.5-3小时；
步骤3)中，整个烧结钎焊过程中保证烧结温度和氮氢气流量的恒定，每个温区的温度误差不超过±3℃，氮氢混合气流量误差不超过±5L/min。
实施例6，在实施例4的技术方案的基础上，步骤4)中，叠加在一起的第一镀镍层与第二镀镍层的总厚度≥3μm，镀金层的厚度≥1.2μm。
本申请中的上下方向以图6所示的上下方向为准，图4-10中的上下方向与图6中的上下方向保持一致。
本申请中的“芯片”，是指集成电路裸片，是还未封装的；且本申请中的二极管，其实际上就是芯片，从外形上看他就是一块芯片，因此可以称作二极管芯片。
本申请中，第一陶瓷金属化层4，第二陶瓷金属化层5与第三陶瓷金属化层6均为埋层金属化层，第四陶瓷金属化层7为表面金属化层。本申请中，第一陶瓷金属化层4、第二陶瓷金属化层5、第三陶瓷金属化层6、第四陶瓷金属化层7、引脚以及外凹槽金属化层10的厚度均为0.02mm-0.05mm之间，厚度很薄，因此上下两层生瓷片叠压后基本上是看不到夹在中间的陶瓷金属化层的，本申请的附图中的剖视图中，为了将第一陶瓷金属化层4、第二陶瓷金属化层5、第三陶瓷金属化层6、第四陶瓷金属化层7、引脚以及外凹槽金属化层10体现出来，所以才画的这么厚，其实实际上它们的厚度很薄，实际上并没有剖视图中画得这么厚。
本申请中，陶瓷基座1为HTCC高温共烧陶瓷，所述陶瓷基座1为由6层生瓷片共烧结形成的一体熟陶瓷件，每层之间根据电路设计需要，会预先印刷钨浆金属化膏作为金属电路。烧结完成后，多层陶瓷烧成一体，外观不能清晰看出分层痕迹。
本申请中，所述陶瓷基座1为由6层生瓷片共烧结形成的一体熟瓷件，6层生瓷片叠压在一起后从下到上依次为第一层生瓷片、第二层生瓷片、第三层生瓷片、第四层生瓷片、第五层生瓷片、第六层生瓷片，其中烧结成8个引脚8的金属化膏丝网印刷于第一层生瓷片的下长宽表面上，烧结成第一陶瓷金属化层4的金属化膏丝网印刷于第一层生瓷片的上长宽表面上，烧结成第二陶瓷金属化层5的金属化膏丝网印刷于第二层生瓷片的上长宽表面上，第三层生瓷片的上长宽表面上不涂覆金属化膏，烧结成第三陶瓷金属化层6的金属化膏丝网印刷于第四层生瓷片的上长宽表面上，第五层生瓷片的上长宽表面上不涂覆金属化膏，烧结成第四陶瓷金属化层7的金属化膏丝网印刷于第六层生瓷片的上长宽表面上。上述6层生瓷片并不全是实心的薄片，其上面根据设计该有的孔、槽、坑等等，都已经设置好了，然后在相应的生瓷片的上表面上丝网印刷金属化膏，在所述通孔中充填金属化膏，在半圆横截面凹槽12的内壁面上涂刷金属化膏，在最下层的生瓷片的下表面上丝网印刷金属化膏。本申请中的生瓷片均为Al2O3生瓷片。
本申请中，金属化层分布图：导电图形也可以称作印刷电路，印刷电路的厚度一般是0.02mm-0.05mm之间，根据电路电阻的需要，可以一次印刷完成，也可以分2-3次印刷以增加电路厚度，增加横截面积，降低电阻。印刷电路的露在外面的焊接区，有时根据封装工艺需要，会焊接一层薄金属层。如果想实现更高的电阻或电流性能要求，可以采取每条电路分为多层连通，本申请的附图中每条电路均按照单层连通绘制，多层电路设计也在本专利保护范围内。
本申请中，各层电路之间由通孔金属化导通，直至引至相应的引脚8。除外凹槽金属化层10外，本申请的附图中的每条电路均按照单孔连通绘制，也可以采用多孔连通，多孔连通设计也在本专利保护范围内。
本申请中，每层金属化中的导电图形是根据电路版图设计，其长宽尺寸是根据电路电阻参数要求计算设计。
本申请中，外凹槽金属化层10：每个引脚8的侧面各有一处半圆横截面凹槽，槽壁金属化，有两个作用：一是增加内部电路与引脚8的电路横截面积以减少电阻，二是为该陶瓷外壳安装到电路板中预留焊锡槽，进一步降低电极电阻，提高器件的焊接强度。
本申请中，引脚8的分布是根据塑封SOP8焊盘设计，1号引脚预留斜角标记。引脚8可以是钨浆金属化层，也可以在其上再焊接一层金属层，最后都要镀镍与镀金。
步骤1)中，陶瓷基座1采用多层电路叠压工艺：为了保证陶瓷基座1每一层生瓷片和电路都能紧密均匀的结合，生瓷片叠加后，采用等静压设备对瓷片全方位施加相等的压力，进行等静压压制，经过等静压工艺生产的陶瓷基座1，材质致密性和机械强度会有所提升。
步骤3)中，首先要将金属零件与陶瓷基座1组装在石墨模具中，使所有零件在焊接过程中始终处于定位状态。通过调整烧结炉炉温、链带速度、氮气和氢气流量，高温下银铜焊料熔化，实现金属与陶瓷金属化面的焊接，焊接可靠性高。
本申请采用陶瓷金属化面与金属材料的焊接工艺和相近线膨胀系数的材料匹配组装工艺，具有耐大范围温度冲击、连接可靠、热阻小等优势。实现这种制造工艺，需要综合考虑不同材料的组装匹配性、银铜焊料在不同材料表面的焊接性能、陶瓷表面金属化等因素，满足热阻、机械强度、电流传输等要求。因此，实现产品的可靠组装，要考虑该产品的参数特点和结构特性，最终解决的关键技术有：陶瓷金属化面与不同材料金属的同步焊接技术、多种材料的匹配组装技术、银铜焊料在不同材料表面的润湿分布技术。
本申请的理论依据：
(1)不同材料表面与银铜焊料的焊接性能不同，即润湿性能有差异。陶瓷材料本身与金属焊料没有润湿性能，不能直接用于焊接，需要在陶瓷表面做金属化层才能用于焊接。
(2)银铜焊料的焊接温度一般在800℃～840℃，参与焊接的金属和陶瓷表面，都要保证在这个温度区间内焊接性能良好。
(3)92％Al2O3陶瓷的线膨胀系数为6.8×10-6/℃左右，铜基合金的线膨胀系数为7.0-8.5×10-6/℃，4J29可伐合金的线膨胀系数为5.7-6.2×10-6/℃，这几种材料线膨胀系数相近，可以用于匹配焊接。
(4)陶瓷基座1是HTCC高温共烧陶瓷，抗弯强度可达400MPa，体电阻≥1×1012Ω(500VDC测)，满足高可靠器件对于外壳机械强度和绝缘性能的要求。HTCC高温共烧陶瓷：陶瓷和金属化是一步烧结完成，烧结温度在1500℃-1550℃，这个过程中，经过叠压的多层陶瓷生瓷坯料由软胎转成坚硬熟瓷，并与金属化材料界面互相熔合形成致密的封接层，这个过程就是高温共烧工艺。
本申请中的材料的选取：陶瓷基座1采用92％Al2O3高温共烧陶瓷，金属环框2采用4J29可伐合金，上述金属化膏均采用钨系金属化膏，其主要材料是钨粉，通过添加氧化铝、二氧化硅等陶瓷玻璃相材料提高金属化的结合强度。根据金属化部位，钨系金属化膏细分为焊接区浆料(封口框和引脚8部位)、内部印刷浆料(第一陶瓷金属化层4，第二陶瓷金属化层5，第三陶瓷金属化层6，第四陶瓷金属化层7)以及注孔浆料(内通孔金属化柱与外凹槽金属化层10)。不同的钨系金属化膏的组分和粘度有所差异，目的都是确保线路的金属化质量。
本发明未详尽描述的方法和装置均为现有技术，不再赘述。
本文中应用了具体实施例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。

Claims (4)

1.用于封装四个二极管且原位替换SOP8塑封器件的陶瓷外壳，其特征在于，包括陶瓷基座，金属环框，金属盖板，第一陶瓷金属化层，第二陶瓷金属化层，第三陶瓷金属化层，第四陶瓷金属化层，8个引脚，多个内通孔金属化柱，8个外凹槽金属化层；
所述陶瓷基座为顶敞口盒状，所述陶瓷基座的内盒底面上设置有四个用于放置二极管芯片的凹坑，每个凹坑中均放置一个二极管芯片，四个二极管芯片与四个凹坑一一对应，每个二极管芯片均对应2个引脚以用于每个二极管芯片的两个电极均分别与1个引脚电连接；
8个引脚均为陶瓷金属化层，8个引脚均设置于所述陶瓷基座的外盒底面上以用于使得所述陶瓷基座上的8个引脚的布置样式与SOP8塑封器件的8个引脚的布置样式相同可以原位替换SOP8塑封器件，8个引脚相互间隔以电绝缘，每个二极管芯片对应的2个引脚在所述陶瓷基座的外盒底面上的位置相互对称；
所述第一陶瓷金属化层、第二陶瓷金属化层、第三陶瓷金属化层、第四陶瓷金属化层、8个引脚、多个内通孔金属化柱以及8个外凹槽金属化层均为在所述陶瓷基座的烧结成瓷过程中预埋烧结连接在所述陶瓷基座中；
所述第一陶瓷金属化层、第二陶瓷金属化层、第三陶瓷金属化层、第四陶瓷金属化层在陶瓷基座中按照从下到上的顺序依次排列，且所述第一陶瓷金属化层与第二陶瓷金属化层位于所述凹坑的下方，且所述第三陶瓷金属化层与第四陶瓷金属化层位于所述凹坑的上方，且所述第四陶瓷金属化层位于所述陶瓷基座的敞口盒沿面上；
所述第一陶瓷金属化层包括下导电图形一与下导电图形二，所述下导电图形一与下导电图形二相互间隔以电绝缘；
所述第二陶瓷金属化层预埋于所述凹坑的下方且作为所述凹坑的坑底壁，所述第二陶瓷金属化层包括中导电图形一、中导电图形二、中导电图形三以及中导电图形四，所述中导电图形一、中导电图形二、中导电图形三以及中导电图形四相互间隔以电绝缘，所述中导电图形一、中导电图形二、中导电图形三以及中导电图形四与四个凹坑一一对应以用于作为相应的凹坑的坑底壁且用于与相应的凹坑中的二极管芯片的下表面上的电极点电连接；
所述第三陶瓷金属化层预埋于所述陶瓷基座的除四个凹坑之外剩余的内盒底面上，所述第三陶瓷金属化层包括上导电图形一、上导电图形二、上导电图形三以及上导电图形四，所述上导电图形一、上导电图形二、上导电图形三以及上导电图形四相互间隔以电绝缘，所述上导电图形一、上导电图形二、上导电图形三以及上导电图形四与四个凹坑一一对应以用于与相应的凹坑中的二极管芯片的上表面上的电极点电连接；
内通孔金属化柱预埋在所述陶瓷基座中的孔中，8个外凹槽金属化层分别设置在所述陶瓷基座的外侧壁面上的8个半圆横截面凹槽中，8个外凹槽金属化层与8个半圆横截面凹槽一一对应，8个外凹槽金属化层与8个引脚一一对应；
所述中导电图形一、中导电图形二、中导电图形三、中导电图形四、上导电图形一、上导电图形二、上导电图形三以及上导电图形四与8个引脚一一对应电连接；
与所述中导电图形一、中导电图形二、中导电图形三以及中导电图形四电连接的4个引脚位于所述陶瓷基座的外盒底面的A侧边处，与上导电图形一、上导电图形二、上导电图形三以及上导电图形四电连接的剩余4个引脚位于所述陶瓷基座的外盒底面的B侧边处，A侧边与B侧边是相互平行的两条侧边；
四个凹坑呈两行两列排列，其中偏向靠近A侧边的两个凹坑分别以中导电图形一以及中导电图形四作为坑底壁，剩余偏向远离A侧边的2个凹坑分别以中导电图形二以及中导电图形三作为坑底壁；
与所述中导电图形一以及中导电图形四电连接的2个引脚分别位于A侧边的两端，与所述中导电图形二以及中导电图形三电连接的2个引脚位于A侧边的中间；
与所述中导电图形一电连接的1个引脚通过其所对应的内通孔金属化柱以及1个外凹槽金属化层与所述中导电图形一的下表面电连接；
与所述中导电图形二电连接的1个引脚通过其所对应的内通孔金属化柱以及1个外凹槽金属化层与所述下导电图形一的下表面电连接，所述下导电图形一的上表面通过相应的内通孔金属化柱与所述中导电图形二的下表面电连接；
与所述中导电图形三电连接的1个引脚通过其所对应的内通孔金属化柱以及1个外凹槽金属化层与所述下导电图形二的下表面电连接，所述下导电图形二的上表面通过相应的内通孔金属化柱与所述中导电图形三的下表面电连接；
与所述中导电图形四电连接的1个引脚通过其所对应的1个内通孔金属化柱以及1个外凹槽金属化层与所述中导电图形四的下表面电连接；
与所述上导电图形一电连接的1个引脚通过其所对应的内通孔金属化柱以及1个外凹槽金属化层与所述上导电图形一的下表面电连接；
与所述上导电图形二电连接的1个引脚通过其所对应的内通孔金属化柱以及1个外凹槽金属化层与所述上导电图形二的下表面电连接；
与所述上导电图形三电连接的1个引脚通过其所对应的内通孔金属化柱以及1个外凹槽金属化层与所述上导电图形三的下表面电连接；
与所述上导电图形四电连接的1个引脚通过其所对应的内通孔金属化柱以及1个外凹槽金属化层与所述上导电图形四的下表面电连接；
所述内通孔金属化柱的顶端与相应的第一陶瓷金属化层、第二陶瓷金属化层或第三陶瓷金属化层的下表面为在所述陶瓷基座的烧结成瓷过程中烧结成的一体连接，外凹槽金属化层的顶端与相应的第一陶瓷金属化层、第二陶瓷金属化层或第三陶瓷金属化层的下表面为在所述陶瓷基座的烧结成瓷过程中烧结成的一体连接，所述内通孔金属化柱的底端与相应的引脚的上表面为在所述陶瓷基座的烧结成瓷过程中烧结成的一体连接，所述外凹槽金属化层的底端与相应的引脚的上表面为在所述陶瓷基座的烧结成瓷过程中烧结成的一体连接；
所述第四陶瓷金属化层上设置有第一镀镍层，所述第四陶瓷金属化层上的第一镀镍层上钎焊连接设置有金属环框，所述金属盖板用于封盖所述金属环框的敞口以构成密封的陶瓷外壳；
所述金属环框、第二陶瓷金属化层、第三陶瓷金属化层、8个引脚以及8个外凹槽金属化层的全部外露金属表面上设置有从内到外依次布置的第一镀镍层、第二镀镍层、镀金层；
8个引脚全部位于所述陶瓷基座的外盒底面的四周边沿之内；
所述金属环框通过银铜焊料的钎焊连接设置于所述第四陶瓷金属化层上的第一镀镍层上。
2.根据权利要求1所述的用于封装四个二极管且原位替换SOP8塑封器件的陶瓷外壳的制备方法，其特征在于，包括以下依次进行的步骤：
1)制备陶瓷基座：
a)首先在相应的生瓷片上冲孔制备通孔与半圆横截面凹槽，然后在相应的生瓷片的上表面上丝网印刷金属化膏，在所述通孔中充填金属化膏，在半圆横截面凹槽的内壁面上涂刷金属化膏，在最下层的生瓷片的下表面上丝网印刷金属化膏；
b)然后将多个生瓷片叠压；
c)然后采用等静压设备进行等静压压制，等静压压制后多层生瓷片被挤压连成一体，等静压压制后丝网印刷的金属化膏、所述通孔中的金属化膏以及半圆横截面凹槽中的金属化膏被挤压连成一体；
d)然后放入保护气氛高温炉中进行烧结，多层叠压的生瓷片烧结为一体的熟瓷件，生瓷片的上表面上丝网印刷的金属化膏烧结为相应的第一陶瓷金属化层、第二陶瓷金属化层、第三陶瓷金属化层或第四陶瓷金属化层，通孔中的金属化膏烧结为内通孔金属化柱，半圆横截面凹槽中涂刷的金属化膏烧结为外凹槽金属化层，最下层的生瓷片的下表面上丝网印刷的金属化膏烧结为引脚；
e)然后随炉冷却，冷却完成后出炉，制得陶瓷基座；
2)一次电镀镍：将步骤1)制得的陶瓷基座进行一次电镀镍，在此时陶瓷基座的全部外露金属表面上电镀第一镀镍层；
3)烧结钎焊：将步骤2)一次电镀镍后的陶瓷基座、金属环框与银铜焊料用石墨模具组装在一起，然后放置在氮氢气氛保护链式烧结炉的链带上进行烧结钎焊，银铜焊料在烧结温度下发生熔融从而将金属环框钎焊连接在第四陶瓷金属化层上的第一镀镍层上，然后随炉冷却，冷却完成后出炉，制得陶瓷外壳半成品；
4)二次电镀镍与电镀金：将步骤3)制得的陶瓷外壳半成品先二次电镀镍，然后再电镀金，使得陶瓷外壳半成品的全部外露金属表面上先后镀上第二镀镍层与一层镀金层，电镀完成后制得陶瓷外壳成品。
3.根据权利要求2所述的制备方法，其特征在于，步骤3)中，将氮氢气氛保护链式烧结炉升温至银铜焊料的焊接温度800℃—840℃，通入氮氢混合保护气体，氮氢混合保护气体的流量为80L/min-200L/min，烧结钎焊前先将氮氢气氛保护链式烧结炉预热30min-60min；
步骤3)整个烧结钎焊运行过程为1.5-3小时；
步骤3)中，整个烧结钎焊过程中保证烧结温度和氮氢气流量的恒定，每个温区的温度误差不超过±3℃，氮氢混合气流量误差不超过±5L/min。
4.根据权利要求2所述的制备方法，其特征在于，步骤4)中，叠加在一起的第一镀镍层与第二镀镍层的总厚度≥3μm，镀金层的厚度≥1.2μm。
CN201910521465.4A 2019-06-17 2019-06-17 用于封装四个二极管且原位替换sop8塑封器件的陶瓷外壳及其制备方法 Active CN110265363B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910521465.4A CN110265363B (zh) 2019-06-17 2019-06-17 用于封装四个二极管且原位替换sop8塑封器件的陶瓷外壳及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910521465.4A CN110265363B (zh) 2019-06-17 2019-06-17 用于封装四个二极管且原位替换sop8塑封器件的陶瓷外壳及其制备方法

Publications (2)

Publication Number Publication Date
CN110265363A CN110265363A (zh) 2019-09-20
CN110265363B true CN110265363B (zh) 2023-12-22

Family

ID=67918654

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910521465.4A Active CN110265363B (zh) 2019-06-17 2019-06-17 用于封装四个二极管且原位替换sop8塑封器件的陶瓷外壳及其制备方法

Country Status (1)

Country Link
CN (1) CN110265363B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN208336185U (zh) * 2018-07-03 2019-01-04 济南市半导体元件实验所 一种可原位替代sot-89塑封的陶瓷金属外壳
CN208336184U (zh) * 2018-07-03 2019-01-04 济南市半导体元件实验所 一种可原位替代sot-223塑封的陶瓷金属外壳

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130075891A1 (en) * 2011-09-23 2013-03-28 Formosa Microsemi Co., Ltd. Flip chip type full wave rectification semiconductor device and its manufacturing method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN208336185U (zh) * 2018-07-03 2019-01-04 济南市半导体元件实验所 一种可原位替代sot-89塑封的陶瓷金属外壳
CN208336184U (zh) * 2018-07-03 2019-01-04 济南市半导体元件实验所 一种可原位替代sot-223塑封的陶瓷金属外壳

Also Published As

Publication number Publication date
CN110265363A (zh) 2019-09-20

Similar Documents

Publication Publication Date Title
US5168344A (en) Ceramic electronic package design
CN110112105B (zh) 用于封装双mos管且原位替换sop8塑封器件的陶瓷外壳及其制备方法
JP5767338B2 (ja) 電子デバイス、その製作方法、及び電子デバイスを備えているプリント基板
US9596747B2 (en) Wiring substrate and electronic device
CN108550566B (zh) 基于纳米银焊膏的SiC器件三维堆叠互连结构及制备方法
CN107112286B (zh) 电子部件收纳用封装件、批量生产型布线基板以及电子部件收纳用封装件的制造方法
KR102031573B1 (ko) 광소자 탑재용 패키지, 전자 장치 및 전자 모듈
WO1992017902A2 (en) Surface mount device with high thermal conductivity
CN109314101A (zh) 模块以及用于制造多种模块的方法
CN112635444A (zh) 一种具有三维堆叠形式的微系统封装组件及其制作方法
US20210242099A1 (en) Electronic device mounting board, electronic package, and electronic module
CN112652613A (zh) 一种具有三维堆叠形式的多通道微系统封装组件及其制作方法
CN108962846B (zh) 一种厚膜混合集成电路的封装结构及其制作方法
CN209766401U (zh) 封装四个二极管且原位替换sop8塑封器件的陶瓷外壳
CN114050130A (zh) Csop型陶瓷外壳、放大滤波器及制作方法
CN110265363B (zh) 用于封装四个二极管且原位替换sop8塑封器件的陶瓷外壳及其制备方法
CN209729885U (zh) 封装双mos管且原位替换sop8塑封器件的陶瓷外壳
CN103280424B (zh) 一种高集成度功率厚膜混合集成电路的集成方法
US20080296753A1 (en) Molded ceramic surface mount package
CN109075133A (zh) 电子部件搭载用基板、电子装置以及电子模块
CN113745168A (zh) 用于to-252封装的金属陶瓷外壳及制备方法
CN103107123A (zh) 三维集成功率厚膜混合集成电路的集成方法
CN114501857A (zh) 一种多层陶瓷电路板制备方法
US20210044084A1 (en) Substrate for mounting a light-emitting element and light-emitting device
CN112768362A (zh) 一种嵌入式封装器件制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240131

Address after: No. 13856 Jingshi West Road, Ping'an Street, Changqing District, Jinan City, Shandong Province, 250101

Patentee after: JINAN JINGHENG ELECTRONICS Co.,Ltd.

Country or region after: China

Address before: 250014 No. 51 Heping Road, Lixia District, Shandong, Ji'nan

Patentee before: JINAN SEMICONDUCTOR Research Institute

Country or region before: China

TR01 Transfer of patent right