CN110246424A - 一种阵列基板、其制作方法、拼接显示屏及显示装置 - Google Patents

一种阵列基板、其制作方法、拼接显示屏及显示装置 Download PDF

Info

Publication number
CN110246424A
CN110246424A CN201910525333.9A CN201910525333A CN110246424A CN 110246424 A CN110246424 A CN 110246424A CN 201910525333 A CN201910525333 A CN 201910525333A CN 110246424 A CN110246424 A CN 110246424A
Authority
CN
China
Prior art keywords
alignment mark
underlay substrate
substrate
drive electronics
integrated drive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910525333.9A
Other languages
English (en)
Other versions
CN110246424B (zh
Inventor
方业周
李峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Ordos Yuansheng Optoelectronics Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910525333.9A priority Critical patent/CN110246424B/zh
Publication of CN110246424A publication Critical patent/CN110246424A/zh
Priority to PCT/CN2020/082192 priority patent/WO2020253313A1/zh
Application granted granted Critical
Publication of CN110246424B publication Critical patent/CN110246424B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明实施例提供的一种阵列基板、其制作方法、拼接显示屏及显示装置，该阵列基板包括：衬底基板，位于衬底基板第一表面的像素电路，位于衬底基板第二表面的集成驱动电路，第一表面与第二表面为衬底基板相对的两个表面；多个位于衬底基板与像素电路之间的第一对位标记，多个位于衬底基板与集成驱动电路之间的第二对位标记，其中，第一对位标记被配置为制作像素电路各膜层的标定点，第二对位标记被配置为制作集成驱动电路各膜层的标定点。通过在衬底基板的第二表面设置与第一对位标记对应的第二对位标记，以第二对位标记为标定点制作集成驱动电路的各膜层，避免了以第一对位标记为标定点制作集成驱动电路各膜层存在对位不准的问题。

Description

一种阵列基板、其制作方法、拼接显示屏及显示装置
技术领域
本发明涉及显示技术领域，尤指一种阵列基板、其制作方法、拼接显示屏及显示装置。
背景技术
随着显示技术的发展，人们对显示设备的要求越来越高，窄边框显示屏日益受到人们的青睐。
相关技术中的显示屏包括衬底基板，位于衬底基板上的显示区域和边框区域，显示区域包括呈阵列排布的多个像素以及用于驱动各像素的像素电路，边框区域包括用于向像素电路提供控制信号的集成驱动电路，由于该集成驱动电路的设置导致显示屏的边框尺寸增加，不利于窄边框的实现。相关技术通过将集成驱动电路设置在衬底基板背离像素电路的一侧，以减小边框的面积，但是将集成驱动电路设置在衬底基板背离像素电路的一侧不利于在制作集成驱动电路是与位于衬底基板与像素电路之间的对位标记进行对位，对位偏差会导致信号传输线的连接出现偏差，影响驱动信号的传输。
发明内容
有鉴于此，本发明实施例提供了一种阵列基板、其制作方法、拼接显示屏及显示装置，用以解决相关技术中，由于集成驱动电路的存在导致显示屏的边框区域宽的问题。
第一方面，本发明实施例提供了一种阵列基板，包括：衬底基板，位于所述衬底基板第一表面的像素电路，位于所述衬底基板第二表面的集成驱动电路，所述第一表面与所述第二表面为所述衬底基板相对的两个表面；
多个第一对位标记，所述第一对位标记位于所述衬底基板与像素电路之间；
多个第二对位标记，所述第二对位标记位于所述衬底基板与所述集成驱动电路之间，所述第二对位标记在所述衬底基板上的正投影与所述第一对位标记在所述衬底基板上的正投影至少部分重叠，且所述第二对位标记的透明度大于所述第一对位标记的透明度；
其中，所述第一对位标记被配置为制作所述像素电路各膜层的标定点，所述第二对位标记被配置为制作所述集成驱动电路各膜层的标定点。
在一种可能的实施方式中，在本发明实施例提供的阵列基板中，所述第二对位标记在所述衬底基板上的正投影与所述第一对位标记在所述衬底基板上的正投影完全重叠。
在一种可能的实施方式中，在本发明实施例提供的阵列基板中，所述第一对位标记为金属对位标记，所述第二对位标记为透明对位标记。
在一种可能的实施方式中，在本发明实施例提供的阵列基板中，所述第二对位标记采用的材料包括：氧化铟锡、树脂和透明减薄金属之一或组合。
在一种可能的实施方式中，在本发明实施例提供的阵列基板中，所述集成驱动电路与所述像素电路通过信号线进行信号传输，所述信号线至少位于所述衬底基板的第三表面；
其中，所述第三表面连接所述第一表面和所述第二表面。
在一种可能的实施方式中，在本发明实施例提供的阵列基板中，位于所述第二对位标记背离所述衬底基板一侧，且与所述第二对位标记紧邻的膜层为所述集成驱动电路的电极层。
第二方面，本发明实施例还提供了一种阵列基板的制作方法，包括：
提供一衬底基板；
在所述衬底基板的第一侧面形成多个第一对位标记，并以所述第一对位标记为标定点制作像素电路的各膜层；
在形成有所述第一对位标记的所述衬底基板的第二侧面形成多个第二对位标记，并以所述第二对位标记为标定点制作集成驱动电路的各膜层。
在一种可能的实施方式中，在本发明实施例提供的阵列基板的制作方法中，在形成有所述第一对位标记的所述衬底基板的第二侧面形成多个第二对位标记，具体包括：
在形成有所述第一对位标记的所述衬底基板的第二侧面形成透明标记层；
将位于所述衬底基板第二侧面上方的图像探测掩膜版与所述第一对位标记进行对位；
利用所述图像探测掩膜版对所述透明标记层进行构图，形成所述第二对位标记。
第三方面，本发明实施例提供了一种拼接显示屏，包括多个紧密排列的如第一方面任一实施例提供的阵列基板。
第四方面，本发明实施例提供了一种显示装置，包括如第三方面实施例提供的拼接显示屏。
本发明的有益效果：
本发明实施例提供了一种阵列基板、其制作方法、拼接显示屏及显示装置，该阵列基板包括：衬底基板，位于所述衬底基板第一表面的像素电路，位于所述衬底基板第二表面的集成驱动电路，所述第一表面与所述第二表面为所述衬底基板相对的两个表面；多个第一对位标记，所述第一对位标记位于所述衬底基板与像素电路之间；多个第二对位标记，所述第二对位标记位于所述衬底基板与所述集成驱动电路之间，所述第二对位标记在所述衬底基板上的正投影与所述第一对位标记在所述衬底基板上的正投影至少部分重叠，且所述第二对位标记的透明度大于所述第一对位标记的透明度；其中，所述第一对位标记被配置为制作所述像素电路各膜层的标定点，所述第二对位标记被配置为制作所述集成驱动电路各膜层的标定点。通过在衬底基板的第二表面设置与第一对位标记对应的第二对位标记，以第二对位标记为标定点制作集成驱动电路的各膜层，避免了以第一对位标记为标定点制作集成驱动电路各膜层存在对位不准的问题。
附图说明
图1为相关技术中提供的阵列基板的结构示意图之一；
图2为相关技术中提供的阵列基板的结构示意图之二；
图3为本发明实施例提供的阵列基板的结构示意图；
图4a至图4f为本发明实施例提供的阵列基板制作过程中的结构示意图；
图5为本发明实施例提供的拼接显示屏的结构示意图。
具体实施方式
相关技术中的阵列基板如图1所示，包括衬底基板01，位于衬底基板01上的显示区域A-A，以及位于该显示区域A-A至少一侧的边框区域，显示区域A-A包括呈阵列排布的多个像素以及用于驱动各像素的像素电路(在图中未具体示出)，边框区域包括用于向像素电路提供控制信号的集成驱动电路03，由于该集成驱动电路03的设置导致显示屏的边框尺寸增加，不利于窄边框的实现。
如图2所示，相关技术通过将集成驱动电路03设置在衬底基板01背离像素电路02的一侧，以减小边框的面积，但是将集成驱动电路03设置在衬底基板01背离像素电路02的一侧不利于在制作集成驱动电路03时与位于衬底基板01与像素电路02之间的对位标记04进行对位，对位偏差会导致信号传输线(在图中未示出)的连接出现偏差，影响驱动信号的传输。
针对相关技术中存在的上述问题，本发明实施例提供了一种阵列基板、其制作方法、拼接显示屏及显示装置。为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
附图中各部件的形状和大小不反应真实比例，目的只是示意说明本发明内容。
本发明实施例提供了一种阵列基板，如图3所示，包括：衬底基板1，位于衬底基板1第一表面的像素电路2，位于衬底基板1第二表面的集成驱动电路3，第一表面与第二表面为衬底基板1相对的两个表面；
多个第一对位标记4，第一对位标记4位于衬底基板1与像素电路2之间；
多个第二对位标记5，第二对位标记5位于衬底基板1与集成驱动电路3之间，第二对位标记5在衬底基板1上的正投影与第一对位标记4在衬底基板1上的正投影至少部分重叠，且第二对位标记5的透明度大于第一对位标记4的透明度；
其中，第一对位标记4被配置为制作像素电路2各膜层的标定点，第二对位标记5被配置为制作集成驱动电路5各膜层的标定点。
具体地，在本发明实施例提供的阵列基板中，在衬底基板与集成驱动电路之间设置与第一对位标记对应的第二对位标记，在制作集成驱动电路各膜层时只要一第二对位标记为标定点即可，而不必再对第一对位标记进行识别，减少了中间所间隔的膜层数量，保证了对位的准确性，从而便于信号连接线将集成驱动电路提供的驱动信号提供给像素电路，以驱动各像素正常显示。
其中，将第二对位标记的透明度设置为大于第一对位标记的透明度，可以减少对透过图像探测掩膜版的光的反射，便于图像探测掩膜版对第一对位标记进行识别，从而形成与第一对位标记对应的第二对位标记。如将第二对位标记的透明度设置为与第一对位标记的透明度相同，则图像探测掩膜版中的探测器就很难对第一对位标记进行标定，也就很难形成与第一对位标记对应的第二对位标记。
需要说明的是，第二对位标记在衬底基板上的正投影与第一对位标记在衬底基板上的正投影至少部分重叠，表明的是：在制作第二对位标记时，可以使第二对位标记与第一对位标记存在一定量的偏移，但是该偏移量需保证信号连接线能够准确的将集成驱动电路与对应的像素电路电连接。
可选地，在本发明实施例提供的阵列基板中，第二对位标记在衬底基板上的正投影与第一对位标记在衬底基板上的正投影完全重叠。
具体地，在本发明实施例提供的阵列基板中，第二对位标记与第一对位标记完全重叠可以使集成驱动电路与像素电路之间对位的更好，更加有利于信号的传输。当然，该完全重叠也允许存在工艺误差，凡是在工艺误差范围内的均属于完全重叠。
可选地，在本发明实施例提供的阵列基板中，第一对位标记为金属对位标记，第二对位标记为透明对位标记。
具体地，将第一对位标记与第二对位标记设置为使用不同的材料，并且使第二对位标记为透明对位标记，在制作第二对位标记的过程中，更加有利于图像探测器对第一对位标记进行识别。
可选地，在本发明实施例提供的阵列基板中，第二对位标记采用的材料包括：氧化铟锡、树脂和透明减薄金属之一或组合。当然，该第二对位标记也可以采用其他透明材料，在此不作具体限定。
可选地，在本发明实施例提供的阵列基板中，集成驱动电路与像素电路通过信号线进行信号传输，信号线至少位于衬底基板的第三表面；
其中，第三表面连接第一表面和第二表面。
具体地，在本发明实施例提供的阵列基板中，将集成驱动电路设置在了衬底基板背离像素电路的一侧，需要通过信号线将集成电路发出的控制信号提供给各像素电路，该信号线设置在衬底基板的第三表面，即设置在显示区域任意一侧的边框区域处，该信号线所占的面积远小于相关技术中集成驱动电路所占的边框面积，不影响窄边框的实现。其中，该信号线可以采用银浆形成。
可选地，在本发明实施例提供的阵列基板中，位于第二对位标记背离衬底基板一侧，且与第二对位标记紧邻的膜层为集成驱动电路的电极层。
具体地，在本发明实施例提供的阵列基板中，在制作集成驱动电路的各膜层时，是以第二对位标记为标定点进行制作的，在制作与第二对位标记紧邻的电极层时，即使该电极层为金属电极层，由于间隔膜层较少，图像探测器也可以对第二对位标记进行标定。其中该集成驱动电路的电极层可以为Ti/Al/Ti的结构，或者为Mo/Al/Mo的结构，当然还可以为其他电极结构，在此不作具体限定。
下面以图4a至图4f所示的阵列基板制作过程的结构示意图，对阵列基板的制作过程进行描述：
如图4a所示，在衬底基板1上形成第一对位标记4；
如图4b所示，以第一对位标记4为标定点制作像素电路2的各膜层；
如图4c所示，在形成有第一对位标记4的衬底基板1上，在衬底基板1背离第一对位标记4的一侧形成一透明标记层50；
如图4d所示，利用图像探测掩膜版中的图像探测器6对第一对位标记4进行识别并对位；
如图4e所示，对位好的图像探测掩膜版对透明标记层50进行构图，形成第二对位标记5；
如图4f所示，以第二对位标记5为标定点制作集成驱动电路3的各膜层。
需要说明的是，上述阵列基板的制作过程中像素电路与集成驱动电路的制作无先后顺序之分，图4a至图4f所示的制作过程仅做示例性说明，并不对像素电路与集成驱动电路的制作顺序进行限定，具体以实际制作工艺的设计为准，在此不作具体限定。
基于同一发明构思，本发明实施例还提供了一种阵列基板的制作方法，包括：
提供一衬底基板；
在衬底基板的第一侧面形成多个第一对位标记，并以第一对位标记为标定点制作像素电路的各膜层；
在形成有第一对位标记的衬底基板的第二侧面形成多个第二对位标记，并以第二对位标记为标定点制作集成驱动电路的各膜层。
可选地，在本发明实施例提供的阵列基板的制作方法中，在形成有第一对位标记的衬底基板的第二侧面形成多个第二对位标记，具体包括：
在形成有第一对位标记的衬底基板的第二侧面形成透明标记层；
将位于衬底基板第二侧面上方的图像探测掩膜版与第一对位标记进行对位；
利用图像探测掩膜版对透明标记层进行构图，形成第二对位标记。
其中，本实施例中阵列基板的制作方法的原理以及具体实施方式已经在阵列基板的实施例中进行了详细的阐述，可参见阵列基板的具体实施例进行实施，在此不再赘述。
基于同一发明构思，本发明实施例还提供了一种拼接显示屏，如图5所示，包括多个紧密排列的如上述任一实施例提供的阵列基板10。
由于上述阵列基板将集成驱动电路设置在了衬底基板背离像素电路的一侧，减小了显示屏边框的面积，在将上述阵列基板进行拼接时，可以减少各拼接屏之间的间隙，有利于提高显示质量。
基于同一发明构思，本发明实施例提供还了一种显示装置，该显示装置，包括上述拼接显示屏。
其中，该显示装置适用于有机电致发光显示器、无机电致发光显示器、有源矩阵有机发光二极管显示器(Active Matrix/Organic Light Emitting Diode，AMOLED)、微型无机电致发光器件等多种类型的显示器。
本发明实施例提供了一种阵列基板、其制作方法、拼接显示屏及显示装置，该阵列基板包括：衬底基板，位于所述衬底基板第一表面的像素电路，位于所述衬底基板第二表面的集成驱动电路，所述第一表面与所述第二表面为所述衬底基板相对的两个表面；多个第一对位标记，所述第一对位标记位于所述衬底基板与像素电路之间；多个第二对位标记，所述第二对位标记位于所述衬底基板与所述集成驱动电路之间，所述第二对位标记在所述衬底基板上的正投影与所述第一对位标记在所述衬底基板上的正投影至少部分重叠，且所述第二对位标记的透明度大于所述第一对位标记的透明度；其中，所述第一对位标记被配置为制作所述像素电路各膜层的标定点，所述第二对位标记被配置为制作所述集成驱动电路各膜层的标定点。通过在衬底基板的第二表面设置与第一对位标记对应的第二对位标记，以第二对位标记为标定点制作集成驱动电路的各膜层，避免了以第一对位标记为标定点制作集成驱动电路各膜层存在对位不准的问题。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种阵列基板，其特征在于，包括：衬底基板，位于所述衬底基板第一表面的像素电路，位于所述衬底基板第二表面的集成驱动电路，所述第一表面与所述第二表面为所述衬底基板相对的两个表面；
多个第一对位标记，所述第一对位标记位于所述衬底基板与像素电路之间；
多个第二对位标记，所述第二对位标记位于所述衬底基板与所述集成驱动电路之间，所述第二对位标记在所述衬底基板上的正投影与所述第一对位标记在所述衬底基板上的正投影至少部分重叠，且所述第二对位标记的透明度大于所述第一对位标记的透明度；
其中，所述第一对位标记被配置为制作所述像素电路各膜层的标定点，所述第二对位标记被配置为制作所述集成驱动电路各膜层的标定点。
2.如权利要求1所述的阵列基板，其特征在于，所述第二对位标记在所述衬底基板上的正投影与所述第一对位标记在所述衬底基板上的正投影完全重叠。
3.如权利要求1所述的阵列基板，其特征在于，所述第一对位标记为金属对位标记，所述第二对位标记为透明对位标记。
4.如权利要求3所述的阵列基板，其特征在于，所述第二对位标记采用的材料包括：氧化铟锡、树脂和透明减薄金属之一或组合。
5.如权利要求1所述的阵列基板，其特征在于，所述集成驱动电路与所述像素电路通过信号线进行信号传输，所述信号线至少位于所述衬底基板的第三表面；
其中，所述第三表面连接所述第一表面和所述第二表面。
6.如权利要求1所述的阵列基板，其特征在于，位于所述第二对位标记背离所述衬底基板一侧，且与所述第二对位标记紧邻的膜层为所述集成驱动电路的电极层。
7.一种如权利要求1-6任一项所述的阵列基板的制作方法，其特征在于，包括：
提供一衬底基板；
在所述衬底基板的第一侧面形成多个第一对位标记，并以所述第一对位标记为标定点制作像素电路的各膜层；
在形成有所述第一对位标记的所述衬底基板的第二侧面形成多个第二对位标记，并以所述第二对位标记为标定点制作集成驱动电路的各膜层。
8.如权利要求7所述的阵列基板的制作方法，其特征在于，在形成有所述第一对位标记的所述衬底基板的第二侧面形成多个第二对位标记，具体包括：
在形成有所述第一对位标记的所述衬底基板的第二侧面形成透明标记层；
将位于所述衬底基板第二侧面上方的图像探测掩膜版与所述第一对位标记进行对位；
利用所述图像探测掩膜版对所述透明标记层进行构图，形成所述第二对位标记。
9.一种拼接显示屏，其特征在于，包括多个紧密排列的如权利要求1-6任一项所述的阵列基板。
10.一种显示装置，其特征在于，包括如权利要求9所述的拼接显示屏。
CN201910525333.9A 2019-06-18 2019-06-18 一种阵列基板、其制作方法、拼接显示屏及显示装置 Active CN110246424B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910525333.9A CN110246424B (zh) 2019-06-18 2019-06-18 一种阵列基板、其制作方法、拼接显示屏及显示装置
PCT/CN2020/082192 WO2020253313A1 (zh) 2019-06-18 2020-03-30 显示母板、显示面板、拼接显示屏及显示母板制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910525333.9A CN110246424B (zh) 2019-06-18 2019-06-18 一种阵列基板、其制作方法、拼接显示屏及显示装置

Publications (2)

Publication Number Publication Date
CN110246424A true CN110246424A (zh) 2019-09-17
CN110246424B CN110246424B (zh) 2021-02-19

Family

ID=67887751

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910525333.9A Active CN110246424B (zh) 2019-06-18 2019-06-18 一种阵列基板、其制作方法、拼接显示屏及显示装置

Country Status (2)

Country Link
CN (1) CN110246424B (zh)
WO (1) WO2020253313A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110579901A (zh) * 2019-09-26 2019-12-17 京东方科技集团股份有限公司 彩膜基板及其制造方法、显示装置
WO2020253313A1 (zh) * 2019-06-18 2020-12-24 京东方科技集团股份有限公司 显示母板、显示面板、拼接显示屏及显示母板制作方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114299819B (zh) * 2021-12-24 2023-06-02 业成科技（成都）有限公司 拼接显示装置及驱动方法
CN114488605B (zh) * 2022-03-18 2023-10-20 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008209554A (ja) * 2007-02-26 2008-09-11 Epson Imaging Devices Corp 電気光学装置、電気光学装置の製造方法、及び、電子機器
CN205507294U (zh) * 2016-03-01 2016-08-24 昆山龙腾光电有限公司 一种触控显示屏基板及触控显示屏
JP2016157772A (ja) * 2015-02-24 2016-09-01 セイコーエプソン株式会社 電子デバイスの製造方法
CN106647005A (zh) * 2017-02-04 2017-05-10 上海天马微电子有限公司 彩膜基板及其制造方法、显示装置及其制造方法
CN109118954A (zh) * 2018-07-30 2019-01-01 武汉华星光电半导体显示技术有限公司 一种直拉式显示屏及其压合方法
CN109143651A (zh) * 2018-09-30 2019-01-04 京东方科技集团股份有限公司 显示用基板母板、显示面板母板及显示面板的制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110246424B (zh) * 2019-06-18 2021-02-19 京东方科技集团股份有限公司 一种阵列基板、其制作方法、拼接显示屏及显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008209554A (ja) * 2007-02-26 2008-09-11 Epson Imaging Devices Corp 電気光学装置、電気光学装置の製造方法、及び、電子機器
JP2016157772A (ja) * 2015-02-24 2016-09-01 セイコーエプソン株式会社 電子デバイスの製造方法
CN205507294U (zh) * 2016-03-01 2016-08-24 昆山龙腾光电有限公司 一种触控显示屏基板及触控显示屏
CN106647005A (zh) * 2017-02-04 2017-05-10 上海天马微电子有限公司 彩膜基板及其制造方法、显示装置及其制造方法
CN109118954A (zh) * 2018-07-30 2019-01-01 武汉华星光电半导体显示技术有限公司 一种直拉式显示屏及其压合方法
CN109143651A (zh) * 2018-09-30 2019-01-04 京东方科技集团股份有限公司 显示用基板母板、显示面板母板及显示面板的制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020253313A1 (zh) * 2019-06-18 2020-12-24 京东方科技集团股份有限公司 显示母板、显示面板、拼接显示屏及显示母板制作方法
CN110579901A (zh) * 2019-09-26 2019-12-17 京东方科技集团股份有限公司 彩膜基板及其制造方法、显示装置
CN110579901B (zh) * 2019-09-26 2023-01-13 京东方科技集团股份有限公司 彩膜基板及其制造方法、显示装置

Also Published As

Publication number Publication date
CN110246424B (zh) 2021-02-19
WO2020253313A1 (zh) 2020-12-24

Similar Documents

Publication Publication Date Title
CN110246424A (zh) 一种阵列基板、其制作方法、拼接显示屏及显示装置
US20210048921A1 (en) Display device
CN110429089A (zh) 驱动背板及其制作方法、显示装置
CN106886341A (zh) 显示基板及显示装置
TW201626352A (zh) 顯示裝置
KR20100108756A (ko) 얼라인 마크를 포함하는 디스플레이 장치
US11977292B2 (en) Color filter substrate, display panel, and display device
CN103700688A (zh) 彩膜基板及其制作方法、显示装置
CN104635967A (zh) 有机发光二极管触控显示设备
CN106707573A (zh) 绑定装置、显示面板、绑定系统及其操作方法
US11227839B2 (en) Display substrate motherboard and method for manufacturing the same
CN105304682A (zh) 一种硅基oled图像收发装置及其制作方法
CN109860438A (zh) 一种显示基板及其制备方法、显示装置
WO2014127586A1 (zh) 双视场显示基板和显示装置
CN107221547A (zh) 显示设备
CN107402469B (zh) 彩膜基板及其制作方法、显示面板及显示装置
CN106990588B (zh) 一种显示面板及显示装置
WO2017077679A1 (ja) 表示装置及びその製造方法
CN107039305B (zh) 监控衬底涂布位置的方法
CN207765084U (zh) 一种显示基板、显示面板、显示装置
JP2008216300A (ja) 積層型表示素子及びその製造方法並びに表示装置
CN205405014U (zh) 一种彩膜基板及集成触控显示面板
JP2000267253A (ja) 露光マスクの形成方法および液晶装置の製造方法
CN206378667U (zh) 一种显示面板、显示装置
CN209470677U (zh) 一种显示面板和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant