CN110235247A - 集成式结构、nand存储器阵列和形成集成式结构的方法 - Google Patents
集成式结构、nand存储器阵列和形成集成式结构的方法 Download PDFInfo
- Publication number
- CN110235247A CN110235247A CN201880009142.0A CN201880009142A CN110235247A CN 110235247 A CN110235247 A CN 110235247A CN 201880009142 A CN201880009142 A CN 201880009142A CN 110235247 A CN110235247 A CN 110235247A
- Authority
- CN
- China
- Prior art keywords
- level
- vertical
- integrated structure
- vertical thickness
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 239000000463 material Substances 0.000 claims abstract description 155
- 239000003989 dielectric material Substances 0.000 claims abstract description 28
- 238000009413 insulation Methods 0.000 claims abstract description 25
- 239000011232 storage material Substances 0.000 claims abstract description 21
- 230000000903 blocking effect Effects 0.000 claims abstract description 18
- 239000011810 insulating material Substances 0.000 claims description 26
- 239000004615 ingredient Substances 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 20
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 17
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 17
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 15
- 230000004888 barrier function Effects 0.000 claims description 11
- 238000003860 storage Methods 0.000 claims description 7
- 229910052721 tungsten Inorganic materials 0.000 claims description 7
- 239000010937 tungsten Substances 0.000 claims description 7
- 150000004767 nitrides Chemical class 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- 150000002739 metals Chemical class 0.000 claims description 4
- 239000011800 void material Substances 0.000 claims description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 3
- 238000002955 isolation Methods 0.000 claims description 3
- 230000008569 process Effects 0.000 claims description 3
- 210000003168 insulating cell Anatomy 0.000 claims 1
- 229910017464 nitrogen compound Inorganic materials 0.000 claims 1
- 150000002830 nitrogen compounds Chemical class 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 22
- 239000004020 conductor Substances 0.000 description 17
- 239000000758 substrate Substances 0.000 description 15
- 239000000377 silicon dioxide Substances 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 10
- 239000000203 mixture Substances 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 238000010276 construction Methods 0.000 description 4
- 239000011162 core material Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- -1 silicon nitrides Chemical class 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 2
- 240000002853 Nelumbo nucifera Species 0.000 description 2
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000012774 insulation material Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 241000790917 Dioxys <bee> Species 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000001247 metal acetylides Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- NTHWMYGWWRZVTN-UHFFFAOYSA-N sodium silicate Chemical compound [Na+].[Na+].[O-][Si]([O-])=O NTHWMYGWWRZVTN-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
- H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
一些实施例包含一种具有交替的绝缘层级与导电层级的竖直堆叠的集成式结构。所述导电层级包含具有第一竖直厚度的主区，并包含具有大于所述第一竖直厚度的第二竖直厚度的端突出部。电荷阻挡材料邻近于所述端突出部。电荷存储材料邻近于所述电荷阻挡材料。栅极介电材料邻近于所述电荷存储材料。沟道材料邻近于所述栅极介电材料。一些实施例包含NAND存储器阵列。一些实施例包含形成集成式结构的方法。
Description
相关专利数据
本申请要求2017年1月30日申请的标题是“集成式结构、NAND存储器阵列和形成集成式结构的方法(Integrated Structures,NAND Memory Arrays,and Methods ofForming Integrated Structures)”的第15/419,813号美国专利申请的优先权，所述美国专利申请的公开内容以引用的方式并入本文中。
技术领域
本发明涉及集成式结构、NAND存储器阵列和形成集成式结构的方法。
背景技术
存储器为电子系统提供数据存储。快闪存储器是一种类型的存储器，并大量用于现代计算机和装置中。举例来说，现代个人计算机可将BIOS存储于快闪存储器芯片上。作为另一实例，越来越常见的是，计算机和其它装置利用呈固态驱动器的快闪存储器以替代常规硬盘驱动器。作为又一实例，快闪存储器在无线电子装置中普及，这是因为快闪存储器使得制造商能够在新的通信协议变得标准化时支持所述新的通信协议，且使得制造商能够提供针对增强特征远程升级装置的能力。
NAND可以是集成式快闪存储器的基本架构。NAND单元单位包括与存储器单元的串联组合进行串联耦合的至少一个选择装置(所述串联组合通常被称作NAND串)。NAND架构可被配置成包括竖直堆叠的存储器单元的三维布置。期望开发改良型NAND架构。
附图说明
图1是具有实例NAND存储器阵列区的实例集成式结构的示意性横截面侧视图。
图2是具有另一实例NAND存储器阵列区的另一实例集成式结构的示意性横截面侧视图。
图3到10是实例方法的过程阶段时的实例集成式结构的示意性横截面侧视图。
具体实施方式
一些实施例包含具有竖直堆叠式字线的三维NAND布置，所述堆叠式字线延伸到竖直堆叠的存储器单元的竖直堆叠式控制栅极结构。沟道材料沿着存储器单元竖直延伸。控制栅极结构的竖直厚度大于字线的竖直厚度。这可使得控制栅极结构能够比运用与字线具有约相同厚度的常规控制栅极结构所实现影响更大比例的沟道材料，且这可相比于常规配置减少沿着沟道材料的阻力。一些实施例包含具有竖直厚度大于字线的竖直厚度的控制栅极结构的三维NAND配置的制造方法。参考图1到10描述实例实施例。
参考图1，说明集成式结构10的一部分，此部分是三维NAND存储器阵列12的片段。
集成式结构10包括交替的第一层级18与第二层级20的堆叠15。层级18是绝缘的(即，介电的)，且层级20是导电的。
绝缘层级18包括绝缘材料26。此绝缘材料可包括任何合适的成分或成分组合；且可例如包括二氧化硅。
导电层级20包括导电材料28。此类导电材料可包括任何合适的导电成分或成分组合；并可包括例如各种金属(例如，钨、钛等)、含金属成分(例如，金属硅化物、金属氮化物、金属碳化物等等)、和导电掺杂的半导体材料(例如，导电掺杂硅、导电掺杂锗等)中的一或多种。举例来说，导电材料28可包括由金属氮化物(例如，氮化钛)包围的金属(例如，钨)。
导电层级20具有带有第一竖直厚度T1的主区22，并具有带有第二竖直厚度T2的端突出部24。第二竖直厚度T2大于第一竖直厚度T1。举例来说，在一些实施例中，第二竖直厚度可比第一竖直厚度大在约10％到约70％的范围内的量；大在约20％到约50％的范围内的量；大至少约10％、至少约30％、至少约50％、至少约70％、至少约100％等的量。
在一些实施例中，主区22可被称作导电层级20的字线区，且端突出部24可被称作导电层级20的控制栅极区。将主区22描述为字线并将端突出部24描述为控制栅极区是近似描述，且应理解，在一些实施例中，端突出部24的仅一部分可充当存储器单元的控制栅极，在其它实施例中，整个端突出部24可充当存储器单元的控制栅极，且在一些实施例中，主区22的紧邻端突出部24的部分还可并入到存储器单元的功能控制栅极中。
导电层级20的主区22可具有任何合适的竖直厚度，且绝缘层级18还可具有任何合适的竖直厚度。在一些实施例中，导电层级20的主区22可具有在约10nm到约300nm的范围内的竖直厚度。在一些实施例中，绝缘层级18可具有在约10nm到约300nm的范围内的竖直厚度。在一些实施例中，导电层级20的主区22可与绝缘层级18具有大约相同的竖直厚度。在其它实施例中，导电层级20的主区22可与绝缘层级18具有显著不同的竖直厚度。
NAND存储器阵列12包含竖直堆叠的存储器单元30，在图1中用括号指示存储器单元30的近似位置。竖直堆叠的存储器单元30形成竖直串(例如，存储器单元的竖直NAND串)，其中每个串中的存储器单元的数目由导电层级20的数目确定。堆叠15可包括任何合适数目个导电层级。举例来说，堆叠15可具有8个导电层级、16个导电层级、32个导电层级、64个导电层级、512个导电层级、1028个导电层级等。
端突出部24由绝缘区34竖直地彼此间隔开，所述绝缘区展示为包括绝缘材料32。绝缘材料32可包括任何合适的成分或成分组合；例如二氧化硅、氮化硅等。在一些实施例中，绝缘材料32可与绝缘材料26包括相同成分，且因此材料32与26可跨越绝缘层级18合并成共用成分。在一些实施例中，绝缘区34可包括气体填充的空隙，而非在其中具有固态或半固态绝缘材料32。
在所展示实施例中，绝缘材料32和端突出部24一起形成竖直侧壁36。在一些实施例中，竖直侧壁36可被视为延伸穿过堆叠15的开口38的侧壁。开口38可在从上方查看时具有连续形状；并可以是例如圆形、椭圆形等。因此，图1的侧壁36可由围绕开口38的外围延伸的连续侧壁包括。
电荷阻挡材料40沿着侧壁36竖直延伸，并邻近于导电端子突出部24。在所展示实施例中，竖直延伸的电荷阻挡材料40直接抵靠导电突出部24的导电材料。在其它实施例(例如下文参考图2所描述的实施例)中，竖直延伸的电荷阻挡材料40可通过一或多种介入材料与端突出部40的导电材料间隔开。
电荷阻挡材料40形成存储器单元30的电荷阻挡区。电荷阻挡材料40可包括任何合适的成分或成分组合；包含例如二氧化硅、氮化硅中的一或多个和/或各种高k介电材料中的一或多个(术语“高k材料”意味着具有大于二氧化硅的介电常数介电常数的材料)。电荷阻挡件在存储器单元中可具有以下功能：在编程模式下，电荷阻挡件可阻止电荷载子流出电荷存储材料(例如，浮置栅极材料、电荷捕捉材料等)流向控制栅极；且在擦除模式下，电荷阻挡件可阻止电荷载子从控制栅极流入电荷存储材料。电荷阻挡区可包括提供期望电荷阻挡特性的任何合适材料或结构；且可例如包括：控制栅极与电荷存储材料之间的绝缘材料；电荷捕集材料的最外部分，其中此材料是介电性的且独立于存储于此类部分中的“电荷”；控制栅极与电荷捕集材料之间的接口等。
电荷存储材料42沿着电荷阻挡材料40竖直延伸。电荷存储材料42可包括任何合适的成分或成分组合；且在一些实施例中，所述电荷存储材料可包括浮动栅极材料(例如，掺杂或未掺杂硅)或电荷捕集材料(例如，氮化硅、金属点等)。在一些实施例中，电荷存储材料42氮化硅，主要由氮化硅组成或由氮化硅组成。存储电荷形成存储器单元30的电荷存储区。在一些方面中，“电荷捕集”是指可以可翻转方式捕获载流子(例如，电子或电洞)的能量阱。
栅极介电材料44沿着电荷存储材料42竖直延伸。栅极介电材料44可包括任何合适的成分或成分组合；且在一些实施例中，可包括二氧化硅、基本上由二氧化硅组成或由二氧化硅组成。栅极介电材料44形成存储器单元30的栅极介电区。栅极介电材料可充当电荷载流子在编程操作、擦除操作等期间穿隧穿过或以其它方式通过的材料。在一些内容背景中，栅极介电材料可被简称作绝缘材料或介电材料。
沟道材料46沿着栅极介电材料44竖直延伸。沟道材料46可包括任何合适成分或成分组合；且在一些实施例中，可包括适当掺杂的硅、主要由适当掺杂的硅组成或由适当掺杂的硅组成。
在所说明实施例中，绝缘区48沿着开口38的中部延伸。绝缘区48可包括任何合适的绝缘成分；包含例如二氧化硅、氮化硅等。替代地，绝缘区48的至少一部分可以是气体填充的空隙。具有沿着开口38的中部向下延伸的绝缘区48的所说明实施例是所谓的中空沟道配置。在其它实施例中，沟道材料46可完全填充开口38的中心区以在此中心区内形成竖直延伸的底座。
堆叠15被基底50支撑。中断部设置于基底50与堆叠15之间以指示在基底50与堆叠15之间可存在额外材料和/或集成电路结构。在一些应用中，此类额外材料可包含例如源极侧选择栅极材料(SGS材料)。
基底50可包括半导体材料；并可例如包括单晶硅、主要由单晶硅组成或由单晶硅组成。基底50可被称作半导体衬底。术语“半导体衬底”意味着包含半导体材料的任何构造，包括但不限于整体半导体材料，例如(单独或在包括其它材料的组合件中的)半导体晶片，以及(单独或在包括其它材料的组合件中的)半导体材料层。术语“衬底”指任何支撑结构，包含但不限于上文描述的半导体衬底。在一些应用中，基底50可对应于含有与集成电路制造相关联的一或多种材料的半导体衬底。此类材料可包含例如耐火金属材料、阻隔材料、扩散材料、绝缘体材料等中的一或多种。
在NAND存储器阵列12的操作期间，电流沿着沟道材料46竖直流动。期望在整个沟道材料46中具有相对低的阻力，以便减少功率需要并以其它方式跨越NAND存储器阵列改良操作。图1的配置的优点是大部分沟道材料46受端突出部24内的控制栅极影响。具体地说，沟道材料46的处于窄间隙区52内的唯一部分可能过于远离端突出部24的导电材料，从而直接受端突出部24内的控制栅极影响。但是，如果间隙区52足够窄，那么可能所有沟道材料46受端突出部24内的控制栅极影响(且在此类实施例中，间隙区52可类似于轻掺杂扩散(Ldd)区)。无论如何，相比于常规三维NAND配置，图1的实施例的宽端突出部24可使得大的多的比例的沟道材料46能够受竖直堆叠式控制栅极的操作影响。具体地说，常规三维NAND配置可具有类似于图1的导电层级20的导电层级，但所述导电层级跨越导电层级的字线区和导电层级的控制栅极区具有均匀厚度。换句话说，常规三维NAND配置缺乏图1的实施例中展示的宽端突出部24，并因此可比图1的实施例的间隙区具有宽得多的间隙区52。相比于图1的实例实施例配置，常规三维NAND配置的更宽间隙区52可在常规三维NAND配置内沿着沟道材料46产生更高的阻力。
图2展示具有NAND存储器阵列12a的构造10a，其说明另一实例配置。图2的配置类似于图1的配置，不同之处在于导电层级20的导电材料28由绝缘材料56包围。绝缘材料56可包括任何合适的成分或成分组合。在一些实施例中，绝缘材料56可包括高k介电材料(例如，氧化铝)。端突出部24与沟道材料46之间的此高k介电材料56的区(即，竖直沿着端突出部24的外边缘57的高k介电材料56的区)可并入到存储器单元30的电荷阻挡区58中。具体地说，此类电荷阻挡区58可包含电荷阻挡材料40的区以及高k介电材料56的区。
尽管导电材料28展示为图1和2的实施例中的均质成分，但应理解，导电材料28可包括两种或更多种不同导电成分。举例来说，在一些实施例中，导电材料28可包括导电芯材料(例如，金属；例如钨、钛等)和导电芯材料周围的外导电层(例如，金属氮化物；诸如氮化钛、氮化钨等)，如下文参考图10展示并描述。
在图1和2的实例实施例中，导电层级20的主导电区22相对于导电层级20的端突出部24大致竖直居中。通过展示端突出部24在主导电区22上方和下方延伸相等距离“D”，此情形参考图2的左下方处的导电层级20示意性加以说明。在其它实施例中，主导电区22可相对于导电突出部24竖直偏移，以使得所述主导电区不会相对于此类端突出部竖直居中。
图1和2的三维NAND配置可利用任何合适的方法制造。参考图3到10描述实例方法。
参考图3，构造10b包含基底50上方的交替的第一层级18与第二层级62的竖直堆叠60。第一层级18包括上文参考图1所描述的第一材料26。第二层级62包括第二材料64，所述第二材料是牺牲(即，可替换)材料。第二材料64可包括任何合适的成分或成分组合；例如氮化硅等。
参考图4，开口38形成为延伸穿过堆叠60。开口38可利用任何合适的方法形成。举例来说，图案化掩模(未展示)可形成于堆叠60上方以限定开口38的位置，且接着开口38可利用一或多种合适的蚀刻形成为延伸穿过堆叠60。随后，可移除图案化掩模。
开口38具有沿着第一材料26和第二材料64延伸的竖直侧壁65。
参考图5，第一层级18相对于第二层级62凹入。可利用相对于第二材料64对第一材料26具选择性的任何合适的蚀刻来实现此类凹入。在第一层级18凹入之后，第二层级62具有朝外延伸超出凹入式第一层级18的突出末端66。突出末端66具有第二材料64的暴露表面67。
参考图6，沿着第二材料64的暴露表面67形成第三材料68。相对于第一材料26的表面沿着第二材料64的表面选择性地形成第三材料68。第三材料68仅部分地与第一材料26重叠以使第一材料26的区70暴露。在一些实施例中，材料68连同材料64的突出部66可被视为形成宽端突出部72，且第一材料26的暴露区70可被视为处于宽端突出部72之间的间隙74内。
第三材料68可包括任何合适的成分或成分组合。第三材料68可包括与第二材料64相同的成分，或可包括与第二材料64不同的成分。在一些实施例中，第二材料64和第三材料68皆包括氮化硅，主要由氮化硅组成或由氮化硅组成。
第一竖直层级18可被视为包括竖直厚度T3，且第三材料68可被视为形成为厚度T4。在一些实施例中，第三材料68的厚度T4可小于或等于第一竖直层级18的竖直厚度T3的约三分之一。
参考图7，第四材料32形成于间隙74内，且沿着第一材料26的暴露区70形成。第四材料32可包括任何合适的成分；例如上文参考图1所描述的成分。
第三材料68和第四材料32具有沿着开口38的侧壁形成竖直边缘75的外表面。
参考图8，电荷阻挡材料40沿着开口38的竖直边缘75形成，电荷存储材料42形成为沿着电荷阻挡材料40竖直延伸，栅极介电材料44形成为沿着电荷存储材料42竖直延伸，且沟道材料46形成为沿着栅极介电材料44竖直延伸。绝缘材料78接着形成于开口38的剩余中心区内。绝缘材料78形成上文参考图1所描述的绝缘区48；并可包括任何合适的成分或成分组合(例如氮化硅、二氧化硅等)。在一些实施例中，可省略绝缘材料78，且可在开口38的中心区内留下空隙。替代地，沟道材料46可形成为完全填充开口38。
参考图9，移除第二材料64/第三材料68(图8)以留下空隙80。可运用任何合适蚀刻实现此移除，所述蚀刻相对于第一材料26和第四材料32对第二材料64和第三材料68具选择性。在一些实施例中，材料26/32包括二氧化硅，主要由二氧化硅组成或由二氧化硅组成，且材料64/68包括氮化硅，主要由氮化硅组成或由氮化硅组成。在此类实施例中，可运用相对于二氧化硅对于氮化硅具选择性的蚀刻移除材料64/68。
参考图10，绝缘材料56形成于空隙80内以为空隙加衬，且由此变为空隙内的绝缘衬垫。绝缘材料56可包括如上文参考图2所论述的高k材料(例如，氧化铝)。
导电材料82和84形成于空隙80内。导电材料82可被视为导电芯，且导电材料84可被视为包围导电芯的外导电层。导电材料82与84可相对于彼此包括不同成分。在一些实施例中，导电材料82可包括一或多种金属(例如，钨、钛等)，主要由所述金属组成或由所述金属组成，且包围导电材料84可包括一或多种含金属成分(例如，金属氮化物、金属硅化物、金属碳化物等)、主要由所述成分组成或由所述成分组成。
导电材料82和84一起形成导电层级20。此类导电层级具有带有第一竖直厚度T1的主区22，并具有带有第二竖直厚度T2的端突出部24；其中第二竖直厚度T2大于第一竖直厚度T1。因此，图10的构造10b包括类似于图1和2的NAND存储器阵列12和12a的三维NAND存储器阵列12b。
上文所描述的结构可并入到电子系统中。此类电子系统可用于例如存储器模块、装置驱动器、功率模块、通信调制解调器、处理器模块和应用专用模块中，且可包含多层、多片模块。电子系统可以是以下广泛范围的系统中的任一个：例如摄像机、无线装置、显示器、芯片组、机顶盒、游戏、照明、交通工具、时钟、电视、蜂窝电话、个人计算机、汽车、工业控制系统、飞机等等。
除非另外规定，否则本文中所描述的各种材料、物质、成分可由现在已知或待开发的任何合适的方法形成，包含例如原子层沉积(ALD)、化学气相沉积(CVD)、物理气相沉积(PVD)等。
术语“介电”及“电绝缘”两者可用于描述具有绝缘电特性的材料。所述术语在本发明中被视为同义的。在一些情况下术语“介电”和在其它情况下术语“电绝缘”可用于在本公开内提供语言变化以简化所附权利要求书内的前提基础，而非用于指示任何显著化学或电学差异。
图式中的各种实施例的特定定向仅出于说明的目的，且在一些应用中，实施例可相对于所示定向旋转。本文中所提供的描述和所附权利要求书涉及在各种特征之间具有所描述关系的任何结构，而无关乎结构是处于图式的特定定向中，还是相对于此类定向旋转。
随附图解说明的横截面图仅展示横截面的平面内的特征，且不展示横截面的平面后方的材料，以便简化图式。
当上述结构被称作“在另一结构上”或“抵靠另一结构”时，所述结构可直接在另一结构上或还可能存在介入结构。相比之下，当结构被称为“直接在另一结构上”或“直接抵靠”另一结构时，不存在介入结构。
结构(例如，层、材料等)可被称为“竖直延伸”，以指示结构通常从基础基底(例如，衬底)朝上延伸。竖直延伸的结构可或可不相对于基底的上表面大体正交延伸。
一些实施例包含一种具有交替的绝缘层级与导电层级的竖直堆叠的集成式结构。所述导电层级包含具有第一竖直厚度的主区，并包含具有大于所述第一竖直厚度的第二竖直厚度的端突出部。电荷阻挡材料邻近于所述端突出部。电荷存储材料邻近于所述电荷阻挡材料。栅极介电材料邻近于所述电荷存储材料。沟道材料邻近于所述栅极介电材料。一些实施例包含NAND存储器阵列。一些实施例包含形成集成式结构的方法。
一些实施例包含一种NAND存储器阵列，其包含交替的绝缘层级与字线层级的竖直堆叠。所述字线层级具有带有第一竖直厚度的主区，并具有带有大于所述第一竖直厚度的第二竖直厚度的端突出部。所述端突出部包含控制栅极区。电荷阻挡区沿着所述竖直堆叠竖直延伸，并邻近于所述控制栅极区。电荷存储区沿着所述电荷阻挡区竖直延伸。栅极介电材料沿着所述电荷存储区竖直延伸。沟道材料沿着所述栅极介电材料竖直延伸。
一些实施例包含一种形成集成式结构的方法。形成交替的第一层级与第二层级的竖直堆叠。所述第一层级包括绝缘第一材料，且所述第二层级包括第二材料。所述第一层级相对于所述第二层级凹入。所述第二层级具有延伸超出所述凹入第一层级的突出末端。所述突出末端具有所述第二材料的暴露表面。沿着所述第二材料的所述暴露表面且在所述第二层级的所述末端周围形成第三材料。所述第三材料仅部分地与所述第一层级重叠以使所述第一层级的绝缘第一材料的区暴露。沿着所述绝缘第一材料的所述暴露区形成第四材料。所述第三材料和所述第四材料具有形成竖直边缘的外表面。形成电荷阻挡材料以沿着所述竖直边缘竖直延伸。形成电荷存储材料以沿着所述电荷阻挡材料竖直延伸。形成栅极介电材料以沿着所述电荷存储材料竖直延伸。形成沟道材料以沿着所述栅极介电材料竖直延伸。移除所述第二材料和所述第三材料以留下空隙。在所述空隙内形成导电层级。所述导电层级具有带有第一竖直厚度的主区，并具有带有大于所述第一竖直厚度的第二竖直厚度的端突出部。
Claims (26)
1.一种集成式结构，其包括：
交替的绝缘层级与导电层级的竖直堆叠；
所述导电层级具有带有第一竖直厚度的主区，并具有带有大于所述第一竖直厚度的第二竖直厚度的端突出部；
电荷阻挡材料，其邻近于所述端突出部；
电荷存储材料，其邻近于所述电荷阻挡材料；
栅极介电材料，其邻近于所述电荷存储材料；以及
沟道材料，其邻近于所述栅极介电材料。
2.根据权利要求1所述的集成式结构，其中所述第二竖直厚度比所述第一竖直厚度大在约10％到约70％的范围内的量。
3.根据权利要求1所述的集成式结构，其中每个导电层级使所述主区相对于所述端突出部大致竖直居中。
4.根据权利要求1所述的集成式结构，其中每个导电层级包括由外导电层包围的导电芯；其中所述导电芯包括与所述外导电层不同的成分。
5.根据权利要求4所述的集成式结构，其中所述导电芯包括一或多种金属；且其中所述外导电层包括金属氮化物。
6.根据权利要求4所述的集成式结构，其中所述导电芯包括钨；且其中所述外导电层包括氮化钛。
7.根据权利要求4所述的集成式结构，其进一步包括包围每个导电层级的所述外导电层的绝缘材料。
8.根据权利要求7所述的集成式结构，其中所述绝缘材料是高k材料。
9.根据权利要求7所述的集成式结构，其中所述绝缘材料包括氧化铝。
10.一种NAND存储器阵列，其包括：
交替的绝缘层级与字线层级的竖直堆叠；
所述字线层级具有带有第一竖直厚度的主区，并具有带有大于所述第一竖直厚度的第二竖直厚度的端突出部；所述端突出部包含控制栅极区；
电荷阻挡区，其沿着所述竖直堆叠竖直延伸且邻近于所述控制栅极区；
电荷存储区，其沿着所述电荷阻挡区竖直延伸；
栅极介电材料，其沿着所述电荷存储区竖直延伸；以及
沟道材料，其沿着所述栅极介电材料竖直延伸。
11.根据权利要求10所述的NAND存储器阵列，其中所述第二竖直厚度比所述第一竖直厚度大在约10％到约70％的范围内的量。
12.根据权利要求10所述的NAND存储器阵列，其中每个字线层级包括由外导电层包围的导电芯；其中所述导电芯包括与所述外导电层不同的成分；且其中每个字线层级包括包围所述外导电层的绝缘材料。
13.根据权利要求12所述的NAND存储器阵列，其中所述导电芯包括一或多种金属；且其中所述外导电层包括金属氮化物，且其中所述绝缘材料是高k材料。
14.根据权利要求12所述的NAND存储器阵列，其中所述导电芯包括钨；其中所述外导电层包括氮化钛，且其中所述绝缘材料包括氧化铝。
15.根据权利要求10所述的NAND存储器阵列，其中所述电荷存储区包括电荷捕集材料。
16.根据权利要求15所述的NAND存储器阵列，其中所述电荷存储区包括氮化硅。
17.一种形成集成式结构的方法，其包括：
形成交替的第一层级与第二层级的竖直堆叠；所述第一层级包括绝缘第一材料，且所述第二层级包括第二材料；
使所述第一层级相对于所述第二层级凹入；所述第二层级具有延伸超出所述凹入的第一层级的突出末端；所述突出末端具有所述第二材料的暴露表面；
沿着所述第二材料的所述暴露表面且在所述第二层级的所述末端周围形成第三材料；所述第三材料仅部分地与所述第一层级重叠以使所述第一层级的绝缘第一材料的区暴露；
沿着所述绝缘第一材料的所述暴露区形成第四材料；所述第三材料和所述第四材料具有形成竖直边缘的外表面；
形成沿着所述竖直边缘竖直延伸的电荷阻挡材料；
形成沿着所述电荷阻挡材料竖直延伸的电荷存储材料；
形成沿着所述电荷存储材料竖直延伸的栅极介电材料；
形成沿着所述栅极介电材料竖直延伸的沟道材料；
移除所述第二材料和所述第三材料以留下空隙；以及
在所述空隙内形成导电层级；所述导电层级具有带有第一竖直厚度的主区，并具有带有大于所述第一竖直厚度的第二竖直厚度的端突出部。
18.根据权利要求17所述的方法，其中所述第一层级包括第三竖直厚度，且其中所述第三材料形成为小于或等于所述第三竖直厚度的约三分之一的厚度。
19.根据权利要求17所述的方法，其中所述第二材料与所述第三材料的成分彼此相同。
20.根据权利要求19所述的方法，其中所述第二材料和第三材料包括氮化硅。
21.根据权利要求17所述的方法，其中所述第二材料与所述第三材料的成分彼此不同。
22.根据权利要求17所述的方法，其中所述第四材料是电绝缘的。
23.根据权利要求17所述的方法，其中每个导电层级包括由外导电层包围的导电芯；其中所述导电芯包括与所述外导电层不同的成分。
24.根据权利要求23所述的方法，其中高k绝缘材料形成于所述空隙内并变成所述外导电层周围的绝缘衬垫。
25.根据权利要求24所述的方法，其中所述导电芯是含钨芯，所述外导电层包括金属氮化物，且所述高k绝缘材料包括氧化铝。
26.根据权利要求17所述的方法，其中所述电荷存储材料包括氮化硅。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/419,813 US10038008B1 (en) | 2017-01-30 | 2017-01-30 | Integrated structures and NAND memory arrays |
| US15/419,813 | 2017-01-30 | ||
| PCT/US2018/015962 WO2018140948A1 (en) | 2017-01-30 | 2018-01-30 | Integrated structures, nand memory arrays, and methods of forming integrated structures |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110235247A true CN110235247A (zh) | 2019-09-13 |
Family
ID=62948601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201880009142.0A Withdrawn CN110235247A (zh) | 2017-01-30 | 2018-01-30 | 集成式结构、nand存储器阵列和形成集成式结构的方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (3) | US10038008B1 (zh) |
| CN (1) | CN110235247A (zh) |
| WO (1) | WO2018140948A1 (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6976190B2 (ja) * | 2018-02-20 | 2021-12-08 | キオクシア株式会社 | 記憶装置 |
| US10937798B2 (en) | 2018-11-02 | 2021-03-02 | Micron Technology, Inc. | Memory array and a method used in forming a memory array |
| US10748922B2 (en) * | 2018-11-28 | 2020-08-18 | Micron Technology, Inc. | Memory arrays and methods used in forming a memory array |
| US10777576B1 (en) * | 2019-04-03 | 2020-09-15 | Micron Technology, Inc. | Integrated assemblies having charge-trapping material arranged in vertically-spaced segments, and methods of forming integrated assemblies |
| US11031414B2 (en) * | 2019-06-06 | 2021-06-08 | Micron Technology, Inc. | Integrated assemblies having vertically-spaced channel material segments, and methods of forming integrated assemblies |
| US11024644B2 (en) * | 2019-08-22 | 2021-06-01 | Micron Technology, Inc. | Integrated assemblies having vertically-spaced channel material segments, and methods of forming integrated assemblies |
| US11081498B2 (en) * | 2019-08-22 | 2021-08-03 | Micron Technology, Inc. | Integrated assemblies having vertically-spaced channel material segments, and methods of forming integrated assemblies |
| US11171153B2 (en) * | 2019-11-12 | 2021-11-09 | Micron Technology, Inc. | Integrated assemblies having improved charge migration |
| US11296103B2 (en) * | 2020-04-30 | 2022-04-05 | Micron Technology, Inc. | Integrated assemblies and methods of forming integrated assemblies |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102122661A (zh) * | 2009-12-16 | 2011-07-13 | 三星电子株式会社 | 半导体器件及其制造方法 |
| US20160148945A1 (en) * | 2014-11-25 | 2016-05-26 | SanDisk Technologies, Inc. | Metal word lines for three dimensional memory devices |
| US20160351582A1 (en) * | 2015-05-26 | 2016-12-01 | Nambin Kim | Semiconductor device |
| US20170025433A1 (en) * | 2015-07-22 | 2017-01-26 | SK Hynix Inc. | Semiconductor device with high integration |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7244981B2 (en) * | 2005-02-25 | 2007-07-17 | Micron Technology, Inc. | Scalable high performance non-volatile memory cells using multi-mechanism carrier transport |
| JP5016832B2 (ja) * | 2006-03-27 | 2012-09-05 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
| JP2008306045A (ja) * | 2007-06-08 | 2008-12-18 | Renesas Technology Corp | 半導体装置 |
| JP4455615B2 (ja) * | 2007-06-20 | 2010-04-21 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
| KR101773044B1 (ko) * | 2010-05-24 | 2017-09-01 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 이의 제조 방법과, 이를 포함하는 메모리 모듈 및 시스템 |
| US8455940B2 (en) | 2010-05-24 | 2013-06-04 | Samsung Electronics Co., Ltd. | Nonvolatile memory device, method of manufacturing the nonvolatile memory device, and memory module and system including the nonvolatile memory device |
| KR102091724B1 (ko) * | 2013-03-18 | 2020-03-20 | 삼성전자 주식회사 | 비휘발성 메모리 장치 및 그 제조 방법 |
| US9275909B2 (en) * | 2013-08-12 | 2016-03-01 | Micron Technology, Inc. | Methods of fabricating semiconductor structures |
| US10672785B2 (en) * | 2015-04-06 | 2020-06-02 | Micron Technology, Inc. | Integrated structures of vertically-stacked memory cells |
| US10622368B2 (en) * | 2015-06-24 | 2020-04-14 | Sandisk Technologies Llc | Three-dimensional memory device with semicircular metal-semiconductor alloy floating gate electrodes and methods of making thereof |
| KR102461150B1 (ko) * | 2015-09-18 | 2022-11-01 | 삼성전자주식회사 | 3차원 반도체 메모리 장치 |
| US9991280B2 (en) * | 2016-02-17 | 2018-06-05 | Sandisk Technologies Llc | Multi-tier three-dimensional memory devices containing annular dielectric spacers within memory openings and methods of making the same |
| KR20180012640A (ko) * | 2016-07-27 | 2018-02-06 | 삼성전자주식회사 | 수직형 메모리 소자 및 이의 제조방법 |
-
2017
- 2017-01-30 US US15/419,813 patent/US10038008B1/en active Active
-
2018
- 2018-01-30 CN CN201880009142.0A patent/CN110235247A/zh not_active Withdrawn
- 2018-01-30 WO PCT/US2018/015962 patent/WO2018140948A1/en active Application Filing
- 2018-06-05 US US15/997,992 patent/US10453858B2/en active Active
-
2019
- 2019-09-17 US US16/573,218 patent/US10998336B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102122661A (zh) * | 2009-12-16 | 2011-07-13 | 三星电子株式会社 | 半导体器件及其制造方法 |
| US20160148945A1 (en) * | 2014-11-25 | 2016-05-26 | SanDisk Technologies, Inc. | Metal word lines for three dimensional memory devices |
| US20160351582A1 (en) * | 2015-05-26 | 2016-12-01 | Nambin Kim | Semiconductor device |
| US20170025433A1 (en) * | 2015-07-22 | 2017-01-26 | SK Hynix Inc. | Semiconductor device with high integration |
Also Published As
| Publication number | Publication date |
|---|---|
| US10998336B2 (en) | 2021-05-04 |
| US10453858B2 (en) | 2019-10-22 |
| US10038008B1 (en) | 2018-07-31 |
| US20180286883A1 (en) | 2018-10-04 |
| US20180219020A1 (en) | 2018-08-02 |
| US20200013802A1 (en) | 2020-01-09 |
| WO2018140948A1 (en) | 2018-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110235247A (zh) | 集成式结构、nand存储器阵列和形成集成式结构的方法 | |
| US10340286B2 (en) | Methods of forming NAND memory arrays | |
| US11018155B2 (en) | Vertical string of memory cells individually comprising a programmable charge storage transistor comprising a control gate and a charge storage structure and method of forming a vertical string of memory cells individually comprising a programmable charge storage transistor comprising a control gate and a charge storage structure | |
| US10727249B2 (en) | Memory cells, integrated structures and memory arrays | |
| US10516025B1 (en) | Three-dimensional NAND memory containing dual protrusion charge trapping regions and methods of manufacturing the same | |
| US9978772B1 (en) | Memory cells and integrated structures | |
| KR102332432B1 (ko) | 메모리 어레이들, 및 메모리 어레이들을 형성하는 방법들 | |
| TW546828B (en) | Memory-cell and production method therefor | |
| US10763271B2 (en) | Three-dimensional memory device containing aluminum-silicon word lines and methods of manufacturing the same | |
| CN109075166A (zh) | 包含含有硅、氮以及碳、氧、硼与磷中的至少一者的材料的集成结构 | |
| US11164883B2 (en) | Three-dimensional memory device containing aluminum-silicon word lines and methods of manufacturing the same | |
| WO2020131170A1 (en) | Three-dimensional memory device having stressed vertical semiconductor channels and method of making the same | |
| WO2020163007A1 (en) | Three-dimensional memory device with vertical semiconductor channels having semi-tubular sections at the drain-select-level and methods for making the same | |
| US7166512B2 (en) | Method of fabricating non-volatile memory | |
| TWI236731B (en) | Manufacturing methods and structures of memory device | |
| CN117133752A (zh) | 三维存储器及其制备方法、存储系统 | |
| CN113488481A (zh) | 三维存储装置及其制备方法 | |
| CN116709781A (zh) | 半导体存储装置及其制造方法 | |
| TW200901369A (en) | NAND-type non-volatile memory, source/drain line plug and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20190913 |
|
| WW01 | Invention patent application withdrawn after publication |