CN110223639A - 像素电路、像素驱动方法、显示基板和显示装置 - Google Patents

Abstract

本公开提供了一种像素电路，包括：补偿电路、数据写入电路、发光控制电路和驱动晶体管；补偿电路用于在补偿阶段时获取驱动晶体管的阈值电压和发光器件的阈值电压，以及在写入阶段时获取数据写入电路提供的数据电压，以及在发光阶段时根据驱动晶体管的阈值电压、发光器件的阈值电压、数据电压以及第二节点处的电压向第一节点输出控制电压，以使得驱动晶体管所输出的驱动电流与驱动晶体管的阈值电压无关且与发光器件的阈值电压呈正相关；数据写入电路用于在写入阶段时将数据线提供数据电压写入至补偿电路；发光控制电路用于在补偿阶段和写入阶段时使得第二节点和第三节点之间断路，以及在发光阶段时使得第二节点和第三节点之间导通。

Description

像素电路、像素驱动方法、显示基板和显示装置

技术领域

本发明涉及显示领域，特别涉及一种像素电路、像素驱动方法、显示基板和显示装置。

背景技术

有源矩阵有机发光二极体面板(Active Matrix Organic Light EmittingDiode,简称：AMOLED)的应用越来越广泛。AMOLED的像素发光器件为有机发光二极管(Organic Light-Emitting Diode,简称OLED)，OLED能够发光是由于像素电路中的驱动晶体管在饱和状态下产生驱动电流，该驱动电流驱动OLED发光。

然而，在实际应用中发现，现有的像素电路普遍存在如下两个问题：

其一、由于在现有的低温多晶硅工艺制程中，显示基板上各个驱动晶体管之间的阈值电压均匀性较差，而且在使用过程中还会发生漂移，从而导致不同像素电路在接收到相同数据电压时所产生的驱动电流不同，进而导致OLED亮度的均匀性较差；

其二、随着OLED使用时间的累计，OLED的阈值电压增大，OLED发光亮度降低。

发明内容

本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种像素电路、像素驱动方法、显示基板和显示装置。

为实现上述目的，本公开实施例提供了一种像素电路，包括：补偿电路、数据写入电路、发光控制电路和驱动晶体管；其中，所述补偿电路与所述驱动晶体管的控制极连接于第一节点，所述补偿电路与所述发光控制电路、所述驱动晶体管的第二极连接于第二节点，所述补偿电路与所述数据写入电路、所述发光控制电路、发光器件的第一极连接于第三节点；

所述驱动晶体管的第一端与第一电源端连接，用于在发光阶段时，根据所述第一节点和所述第二节点处的电压输出相应的驱动电流；

所述补偿电路与第一控制信号线和第二控制信号线连接，响应于所述第一控制信号线和所述第二控制信号线分别提供的第一控制信号和第二控制信号线的控制，用于在补偿阶段时获取所述驱动晶体管的阈值电压和所述发光器件的阈值电压，以及在写入阶段时获取所述数据写入电路提供的数据电压，以及在发光阶段时根据所述驱动晶体管的阈值电压、所述发光器件的阈值电压、所述数据电压以及所述第二节点处的电压向所述第一节点输出控制电压，以使得所述驱动晶体管根据所述第一节点和所述第二节点处的电压所输出的驱动电流与所述驱动晶体管的阈值电压无关且与所述发光器件的阈值电压呈正相关；

所述数据写入电路与数据线和第三控制信号线连接，响应于所述第三控制信号线的控制，用于在所述写入阶段时将所述数据线提供数据电压写入至所述补偿电路；

所述发光控制电路与第四控制信号线连接，响应于所述第四控制信号线的控制，用于在所述补偿阶段和所述写入阶段时使得所述第二节点和所述第三节点之间断路，以及在所述发光阶段时使得所述第二节点和所述第三节点之间导通。

在一些实施例中，所述补偿电路包括：第一晶体管、第二晶体管、第一电容和第二电容；

所述第一晶体管的控制极与所述第一控制信号线连接，所述第一晶体管的第一极与第二电源端连接，所述第一晶体管的第二极与所述第一节点连接；

所述第二晶体管的控制极与所述第二控制信号线连接，所述第二晶体管的第一极与所述第一电容的第二端和所述第二电容的第一端连接，所述第二晶体管的第二极与所述第二节点连接；

所述第一电容的第一端与所述第一节点连接；

所述第二电容的第二端与所述第三节点连接。

在一些实施例中，所述数据写入电路包括：第三晶体管；

所述第三晶体管的控制极与所述第三控制信号线连接，所述第三晶体管的第一极与所述数据线连接，所述第三晶体管的第二极与所述第三节点连接。

在一些实施例中，所述第二晶体管和所述第三晶体管中的一者为N型晶体管，另一者为P型晶体管；

所述第二控制信号线和所述第三控制信号线为同一控制信号线。

在一些实施例中，所述发光控制电路包括：第四晶体管；

所述第四晶体管的控制与所述第四控制信号线连接，所述第四晶体管的第一极与所述第二节点连接，所述第四晶体管的第二极与所述第三节点连接。

在一些实施例中，所述第一晶体管和所述第四晶体管中的一者为N型晶体管，另一者为P型晶体管；

所述第一控制信号线和所述第四控制信号线为同一控制信号线。

第二方面，本公开实施例提供了一种显示基板，包括：如上述任一实施例提供的所述的像素电路。

第三方面，本公开实施例提供了一种显示装置，包括：如上述任一实施例提供的所述的显示基板。

第四方面，本公开实施例提供了一种像素驱动方法，基于上述任一实施例提供的所述的像素电路，所述像素驱动方法包括：

在补偿阶段，发光控制电路响应所述第四控制信号的控制以使得所述第二节点与所述第三节点之间断路，所述补偿电路响应于所述第一节点于所述第一控制信号和所述第二控制信号的控制以获取所述驱动晶体管的阈值电压和所述发光器件的阈值电压；

在写入阶段，所述数据写入电路响应于所述第三控制信号的控制以将所述数据电压写入至所述补偿电路，所述补偿电路接收所述数据电压；

在发光阶段，发光控制电路响应所述第四控制信号的控制以使得所述第二节点与所述第三节点之间导通，所述补偿电路根据所述驱动晶体管的阈值电压、所述发光器件的阈值电压、所述数据电压以及所述第二节点处的电压向所述第一节点输出控制电压，所述驱动晶体管根据所述第一节点和所述第二节点处的电压输出的相应的驱动电流，该驱动电流的大小与所述驱动晶体管的阈值电压无关且与所述发光器件的阈值电压呈正相关。

在一些实施例中，所述补偿电路包括：第一晶体管、第二晶体管、第一电容和第二电容；

在所述补偿阶段中，所述补偿电路响应于所述第一节点于所述第一控制信号和所述第二控制信号的控制以获取所述驱动晶体管的阈值电压和所述发光器件的阈值电压的步骤具体包括：

所述第一晶体管响应于所述第一控制信号的控制处于导通状态，所述第二晶体管响应于所述第二控制信号的控制处于导通状态；

在所述写入阶段中，所述补偿电路接收所述数据电压的步骤包括：

所述第一晶体管响应于所述第一控制信号的控制处于导通状态，所述第二晶体管响应于所述第二控制信号的控制处于截止状态；

在发光阶段中，所述补偿电路根据所述驱动晶体管的阈值电压、所述发光器件的阈值电压、所述数据电压以及所述第二节点处的电压向所述第一节点输出控制电压的步骤具体包括：

所述第一晶体管响应于所述第一控制信号的控制处于截止状态，所述第二晶体管响应于所述第二控制信号的控制处于导通状态。

附图说明

图1为本公开实施例提供的一种像素电路的电路结构示意图；

图2为本公开实施例提供的另一种像素电路的电路结构示意图

图3为图2所示像素电路的工作时序图；

图4为本公开实施例提供的又一种像素电路的电路结构示意图；

图5为图4所示像素电路的工作时序图。

具体实施方式

为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图对本发明提供的一种像素电路、像素驱动方法、显示基板和显示装置进行详细描述。

在下文中将参考附图更充分地描述示例实施例，但是所述示例实施例可以以不同形式来体现且不应当被解释为限于本文阐述的实施例。反之，提供这些实施例的目的在于使本公开透彻和完整，并将使本领域技术人员充分理解本公开的范围。

本文所使用的术语仅用于描述特定实施例，且不意欲限制本公开。如本文所使用的，单数形式“一个”和“该”也意欲包括复数形式，除非上下文另外清楚指出。还将理解的是，当本说明书中使用术语“包括”和/或“由……制成”时，指定存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或多个其他特征、整体、步骤、操作、元件、组件和/或其群组。

将理解的是，虽然本文可以使用术语第一、第二等来描述各种元件，但这些元件不应当受限于这些术语。这些术语仅用于区分一个元件和另一元件。因此，在不背离本公开的指教的情况下，下文讨论的第一元件、第一组件或第一部件可称为第二元件、第二组件或第二部件。

除非另外限定，否则本文所用的所有术语(包括技术和科学术语)的含义与本领域普通技术人员通常理解的含义相同。还将理解，诸如那些在常用字典中限定的那些术语应当被解释为具有与其在相关技术以及本公开的背景下的含义一致的含义，且将不解释为具有理想化或过度形式上的含义，除非本文明确如此限定。

在本公开中，发光器件可以是现有技术中包括LED(Light Emitting Diode，发光二极管)或OLED在内的电流驱动的发光器件，在本实施例中是以OLED为例进行的说明。

另外，本公开中所采用的晶体管可以为薄膜晶体管或场效应管或其他具有相同、类似特性的器件，由于采用的晶体管的源极和漏极是对称的，所以其源极、漏极是没有区别的。在本公开中，为区分晶体管的源极和漏极，将其中一极称为第一极，另一极称为第二极，栅极称为控制极。此外，按照晶体管的特性区分可以将晶体管分为N型和P型；当采用N型晶体管时，若栅极输入高电平，则N型晶体管导通，若栅极输入低电平时，则N型晶体管截止；当采用P型晶体管时，若栅极输入高电平，则P型晶体管截止，若栅极输入低电平时，则P型晶体管导通。

图1为本公开实施例提供的一种像素电路的电路结构示意图，如图1所示，该像素电路包括：补偿电路1、数据写入电路2、发光控制电路3和驱动晶体管DTFT；其中，补偿电路1与驱动晶体管DTFT的控制极连接于第一节点N1，补偿电路1与发光控制电路3、驱动晶体管DTFT的第二极连接于第二节点N2，补偿电路1与数据写入电路2、发光控制电路3、发光器件OLED的第一极连接于第三节点N3。

其中，驱动晶体管DTFT的第一端与第一电源端连接，驱动晶体管DTFT用于在发光阶段时，根据第一节点N1和第二节点N2处的电压输出相应的驱动电流，发光器件OLED的第二极连接第三电源端。

补偿电路1与第一控制信号线S1和第二控制信号线S2连接，响应于第一控制信号线S1和第二控制信号线S2分别提供的第一控制信号和第二控制信号线S2的控制；补偿电路1用于在补偿阶段时获取驱动晶体管DTFT的阈值电压和发光器件OLED的阈值电压，以及在写入阶段时获取数据写入电路2提供的数据电压，以及在发光阶段时根据驱动晶体管DTFT的阈值电压、发光器件OLED的阈值电压、数据电压以及第二节点N2处的电压向第一节点N1输出控制电压，以使得驱动晶体管DTFT根据第一节点N1和第二节点N2处的电压所输出的驱动电流与驱动晶体管DTFT的阈值电压无关且与发光器件OLED的阈值电压呈正相关。

数据写入电路2与数据线Data和第三控制信号线S3连接，响应于第三控制信号线S3的控制；数据写入电路2用于在写入阶段时将数据线Data提供数据电压写入至补偿电路1。

发光控制电路3与第四控制信号线S4连接，响应于第四控制信号线S4的控制；发光控制电路3用于在补偿阶段和写入阶段时使得第二节点N2和第三节点N3之间断路，以及在发光阶段时使得第二节点N2和第三节点N3之间导通。

在本公开中，通过在补偿电路1在补偿阶段获取到驱动晶体管DTFT的阈值电压和发光器件OLED的阈值电压，并在输出阶段时向驱动晶体管DTFT提供的相应的控制电压，以使得驱动晶体管DTFT所输出的驱动电流与驱动晶体管DTFT的阈值电压无关且与发光器件OLED的阈值电压呈正相关，从而可避免驱动晶体管DTFT的阈值电压对驱动晶体管DTFT所输出的驱动电流造成影响，与此同时，由于驱动晶体管DTFT所输出的驱动电流与发光器件OLED的阈值电压呈正相关，因此可对发光器件OLED因老化(发光器件OLED的阈值电压增大)而产生的亮度衰减进行补偿。

图2为本公开实施例提供的另一种像素电路的电路结构示意图，如图2所示，该像素电路为基于图1所示像素电路的一种具体化可选方案。

可选地，补偿电路1包括：第一晶体管T1、第二晶体管T2、第一电容C1和第二电容C2；其中，第一晶体管T1的控制极与第一控制信号线S1连接，第一晶体管T1的第一极与第二电源端连接，第一晶体管T1的第二极与第一节点N1连接；第二晶体管T2的控制极与第二控制信号线S2连接，第二晶体管T2的第一极与第一电容C1的第二端和第二电容C2的第一端连接，第二晶体管T2的第二极与第二节点N2连接；第一电容C1的第一端与第一节点N1连接；第二电容C2的第二端与第三节点N3连接。

可选地，数据写入电路2包括：第三晶体管T3；第三晶体管T3的控制极与第三控制信号线S3连接，第三晶体管T3的第一极与数据线Data连接，第三晶体管T3的第二极与第三节点N3连接。

可选地，发光控制电路3包括：第四晶体管T4；第四晶体管T4的控制与第四控制信号线S4连接，第四晶体管T4的第一极与第二节点N2连接，第四晶体管T4的第二极与第三节点N3连接。

为方便描述，下面以像素电路中的各晶体管均为N型晶体管为例，来对图2所示像素电路的工作过程进行详细描述。其中，第一电源端提供高电平工作电压V_dd，第二电源端提供参考电压V_ref，发光器件OLED的第二极连接，第三电源端提供低电平工作电压V_ss。作为一种具体的可选方案，V_dd＝12V，V_ref＝10V，V_ss＝-4V，数据线Data提供的数据电压V_data∈[-4V，-9V]。

图3为图2所示像素电路的工作时序图，如图3所示，该像素电路的工作过程包括如下三个阶段：补偿阶段、写入阶段和发光阶段。

在补偿阶段，第一控制信号线S1提供的第一控制信号处于高电平状态，第二控制信号线S2提供的第二控制信号处于高电平状态，第三控制信号线S3提供的第三控制信号处于低电平状态，第四控制信号线S4提供的第四控制信号处于低电平状态。此时，第一晶体管T1和第二晶体管T2导通，第三晶体管T3和第四晶体管T4截止。

由于第一晶体管T1导通，则参考电压V_ref写入至第一节点N1，驱动晶体管DTFT导通并输出电流，以对第二节点N2进行充电，当第二节点N2处的电压等于V_ref-V_{th_DTFT}时，驱动晶体管DTFT截止，充电结束；其中，V_{th_DTFT}为驱动晶体管DTFT的阈值电压。

又由于第二晶体管T2导通，因此第四节点N4处的电压与第二节点N2处的电压相等，即第四节点N4的电压为V_ref-V_{th_DTFT}。此时，第一电容C1的两端电压差(第一节点N1处的电压与第四节点N4处的电压之差)为V_{th_DTFT}，即完成对驱动晶体管DTFT的阈值电压的获取。

由于第三晶体管T3和第四晶体管T4均截止，则此时第三节点N3处的电压为V_ss-V_{th_OLED}，其中V_{th_OLED}为发光器件OLED的阈值电压；即完成对发光器件OLED的阈值电压的获取。此时，第二电容C2的两端电压差(第四节点N4处的电压与第三节点N3处的电压之差)为V_ref-V_{th_DTFT}-V_ss-V_{th_OLED}。

在写入阶段，第一控制信号线S1提供的第一控制信号处于高电平状态，第二控制信号线S2提供的第二控制信号处于低电平状态，第三控制信号线S3提供的第三控制信号处于高电平状态，第四控制信号线S4提供的第四控制信号处于低电平状态。此时，第一晶体管T1和第三晶体管T3导通，第二晶体管T2和第四晶体管T4截止。

由于第一晶体管T1维持导通，则第一节点N1的电压维持前一阶段的V_ref。

又由于第二晶体管T2截止，因此第四节点N4处于浮接(Floating)状态。与此同时，第三晶体管T3导通，数据线Data提供的数据电压V_data通过第三晶体管T3写入至第三节点N3，第三节点N3处的电压由V_ss+V_{th_OLED}变为V_data，此时在第二电容C2的自举作用和第一电容C1的分压作用下，第四节点N4的电压会由V_ref-V_{th_DTFT}跳变为：

其中，c1和c2分别为第一电容C1和第二电容C2的电容量。此时，第一电容C1两端的电压差为：

在发光阶段，第一控制信号线S1提供的第一控制信号处于低电平状态，第二控制信号线S2提供的第二控制信号处于高电平状态，第三控制信号线S3提供的第三控制信号处于低电平状态，第四控制信号线S4提供的第四控制信号处于高电平状态。此时，第二晶体管T2和第四晶体管T4导通，第一晶体管T1和第三晶体管T3截止。

由于第一晶体管T1截止，因此第一节点N1处于浮接(Floating)状态。

由于第四晶体管T4导通，因此第二节点N2与发光器件OLED的第一极导通，驱动晶体管DTFT会输出驱动电流。与此同时，由于第二晶体管T2导通，因此第二节点N2与第四节点N4导通，此时虽然驱动晶体管DTFT输出的驱动电流会使得第四节点N4处的电压由开始上升，但是在第四节点N4处的电压上升过程中，第一节点N1处的电压也会同步上升，第一电容C1的两端电压差大小维持为：

即，驱动晶体管DTFT的栅源电压Vgs的大小始终未为：

根据驱动晶体管DTFT的饱和驱动电流公式可得：

其中，V_th__OLED+V_ss-V_data的值大于0，K为一个常量，与驱动晶体管DTFT的尺寸和电学特性相关。

通过上式可知，驱动晶体管DTFT的驱动电流与驱动晶体管DTFT的阈值电压V_{th_DTFT}无关，可避免流过发光器件OLED的驱动电流受到驱动晶体管DTFT的阈值电压不均匀和漂移的影响，从而有效的提高了流过发光器件OLED的驱动电流的均匀性。此外，驱动晶体管DTFT的驱动电流与发光器件OLED的阈值电压V_{th_OLED}呈正相关，因此当发光器件OLED因老化而导致阈值电压V_{th_OLED}升高时，则驱动晶体管DTFT输出的驱动电流也升高，从而可对发光器件OLED因老化而产生的亮度衰减进行补偿。

图4为本公开实施例提供的又一种像素电路的电路结构示意图，如图4所示，图4为基于图3所示像素电路的一种可选变形。

其中，第二晶体管T2和第三晶体管T3中的一者为N型晶体管，另一者为P型晶体管，第二控制信号线S2和第三控制信号线S3为同一控制信号线。第一晶体管T1和第四晶体管T4中的一者为N型晶体管，另一者为P型晶体管；第一控制信号线S1和第四控制信号线S4为同一控制信号线。

此时，针对该像素电路所需配置的控制信号线的数量为2条，可有效减少控制信号线的数量，有利于提升像素开口面积。

在本实施例中，以第一晶体管T1和第二晶体管T2为N型晶体管，且第三晶体管T3和第四晶体管T4为P型晶体管的情况为例，进行示例性描述。

图5为图4所示像素电路的工作时序图，如图5所示，该像素电路的工作过程包括如下三个阶段：补偿阶段、写入阶段和发光阶段。

在补偿阶段，第一控制信号线S1提供高电平状态，第二控制信号线S2提供的第二控制信号处于高电平状态。此时，第一晶体管T1和第二晶体管T2导通，第三晶体管T3和第四晶体管T4截止。

在写入阶段，第一控制信号线S1提供的第一控制信号处于高电平状态，第二控制信号线S2提供的第二控制信号处于低电平状态。此时，第一晶体管T1和第三晶体管T3导通，第二晶体管T2和第四晶体管T4截止。

在发光阶段，第一控制信号线S1提供的第一控制信号处于低电平状态，第二控制信号线S2提供的第二控制信号处于高电平状态。此时，第二晶体管T2和第四晶体管T4导通，第一晶体管T1和第三晶体管T3截止。

对于图4所示像素电路在各阶段的具体工作过程，可参见前述实施例对图2所示像素电路的工作过程的具体描述，此处不再赘述。

需要说明的是，图4中仅示例性给出了第一晶体管T1和第二晶体管T2为N型晶体管，且第三晶体管T3和第四晶体管T4为P型晶体管的情况。对于第一晶体管T1和第二晶体管T2为P型晶体管，且第三晶体管T3和第四晶体管T4为N型晶体管的情况，未给出相应附图。

本领域技术人员应该知晓的是，通过简单的改变晶体管的类型和控制信号线中控制信号的高/低电平，以实现与上述各实施例所提供的像素电路相同的工作过程的技术方案，其也应属于本公开的保护范围。

本公开实施例提供了一种像素电路，该像素电路可实现对驱动晶体管DTFT进行阈值补偿，以及对发光器件OLED因老化而导致的亮度衰减进行补偿。

本公开实施例还提供了一种像素驱动方法，像素驱动方法基于驱动电路，像素驱动电路前述任一实施例所提供的像素电路，该像素驱动方法包括：

步骤S1、在补偿阶段，发光控制电路响应第四控制信号的控制以使得第二节点与第三节点之间断路，补偿电路响应于第一节点于第一控制信号和第二控制信号的控制以获取驱动晶体管的阈值电压和发光器件的阈值电压。

步骤S2、在写入阶段，数据写入电路响应于第三控制信号的控制以将数据电压写入至补偿电路，补偿电路接收数据电压；

步骤S3、在发光阶段，发光控制电路响应第四控制信号的控制以使得第二节点与第三节点之间导通，补偿电路根据驱动晶体管的阈值电压、发光器件的阈值电压、数据电压以及第二节点处的电压向第一节点输出控制电压，驱动晶体管根据第一节点和第二节点处的电压输出的相应的驱动电流，该驱动电流的大小与驱动晶体管的阈值电压无关且与发光器件的阈值电压呈正相关。

其中，当补偿电路包括有第一晶体管、第二晶体管、第一电容和第二电容时，则在补偿阶段中，第一晶体管响应于第一控制信号的控制处于导通状态，第二晶体管响应于第二控制信号的控制处于导通状态；在写入阶段中，第一晶体管响应于第一控制信号的控制处于导通状态，第二晶体管响应于第二控制信号的控制处于截止状态；在发光阶段中，第一晶体管响应于第一控制信号的控制处于截止状态，第二晶体管响应于第二控制信号的控制处于导通状态。

当数据写入电路包括有第三晶体管时，则在补偿阶段中，第三晶体管响应于第三控制信号的控制处于截止状态；在写入阶段中，第三晶体管响应于第三控制信号的控制处于导通状态；在发光阶段中，第三晶体管响应于第三控制信号的控制处于截止状态。

当发光控制电路包括有第四晶体管时，则在补偿阶段中，第四晶体管响应于第四控制信号的控制处于截止状态；在写入阶段中，第四晶体管响应于第四控制信号的控制处于截止状态；在发光阶段中，第四晶体管响应于第四控制信号的控制处于导通状态。

对于上述各步骤的具体描述，可参见前述实施例中相应内容，此处不再赘述。

本公开实施例还提供了一种显示基板，该显示基板包括：呈阵列排布的像素电路，其中至少一个像素电路采用上述实施例所提供的像素电路。

本公开实施例还提供了一种显示装置，该显示装置包括显示基板，该显示基板采用上述实施例所提供的显示基板，对于该显示基板的描述可参见前述实施例中的内容，此处不再赘述。

需要说明的是，本实施例中的显示装置可以为：电子纸、LED面板、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件

可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (10)

1.一种像素电路，其特征在于，包括：补偿电路、数据写入电路、发光控制电路和驱动晶体管；其中，所述补偿电路与所述驱动晶体管的控制极连接于第一节点，所述补偿电路与所述发光控制电路、所述驱动晶体管的第二极连接于第二节点，所述补偿电路与所述数据写入电路、所述发光控制电路、发光器件的第一极连接于第三节点；

所述驱动晶体管的第一端与第一电源端连接，用于在发光阶段时，根据所述第一节点和所述第二节点处的电压输出相应的驱动电流；

所述补偿电路与第一控制信号线和第二控制信号线连接，响应于所述第一控制信号线和所述第二控制信号线分别提供的第一控制信号和第二控制信号线的控制，用于在补偿阶段时获取所述驱动晶体管的阈值电压和所述发光器件的阈值电压，以及在写入阶段时获取所述数据写入电路提供的数据电压，以及在发光阶段时根据所述驱动晶体管的阈值电压、所述发光器件的阈值电压、所述数据电压以及所述第二节点处的电压向所述第一节点输出控制电压，以使得所述驱动晶体管根据所述第一节点和所述第二节点处的电压所输出的驱动电流与所述驱动晶体管的阈值电压无关且与所述发光器件的阈值电压呈正相关；

所述数据写入电路与数据线和第三控制信号线连接，响应于所述第三控制信号线的控制，用于在所述写入阶段时将所述数据线提供数据电压写入至所述补偿电路；

所述发光控制电路与第四控制信号线连接，响应于所述第四控制信号线的控制，用于在所述补偿阶段和所述写入阶段时使得所述第二节点和所述第三节点之间断路，以及在所述发光阶段时使得所述第二节点和所述第三节点之间导通。

2.根据权利要求1所述的像素电路，其特征在于，所述补偿电路包括：第一晶体管、第二晶体管、第一电容和第二电容；

所述第一晶体管的控制极与所述第一控制信号线连接，所述第一晶体管的第一极与第二电源端连接，所述第一晶体管的第二极与所述第一节点连接；

所述第二晶体管的控制极与所述第二控制信号线连接，所述第二晶体管的第一极与所述第一电容的第二端和所述第二电容的第一端连接，所述第二晶体管的第二极与所述第二节点连接；

所述第一电容的第一端与所述第一节点连接；

所述第二电容的第二端与所述第三节点连接。

3.根据权利要求2所述的像素电路，其特征在于，所述数据写入电路包括：第三晶体管；

所述第三晶体管的控制极与所述第三控制信号线连接，所述第三晶体管的第一极与所述数据线连接，所述第三晶体管的第二极与所述第三节点连接。

4.根据权利要求3所述的像素电路，其特征在于，所述第二晶体管和所述第三晶体管中的一者为N型晶体管，另一者为P型晶体管；

所述第二控制信号线和所述第三控制信号线为同一控制信号线。

5.根据权利要求2所述的像素电路，其特征在于，所述发光控制电路包括：第四晶体管；

所述第四晶体管的控制与所述第四控制信号线连接，所述第四晶体管的第一极与所述第二节点连接，所述第四晶体管的第二极与所述第三节点连接。

6.根据权利要求5所述的像素电路，其特征在于，所述第一晶体管和所述第四晶体管中的一者为N型晶体管，另一者为P型晶体管；

所述第一控制信号线和所述第四控制信号线为同一控制信号线。

7.一种显示基板，其特征在于，包括：如上述权利要求1-6中任一所述的像素电路。

8.一种显示装置，其特征在于，包括：如上述权利要求7中所述的显示基板。

9.一种像素驱动方法，其特征在于，所述像素驱动方法基于上述权利要求1-6中任一所述的像素电路，所述像素驱动方法包括：

在补偿阶段，发光控制电路响应所述第四控制信号的控制以使得所述第二节点与所述第三节点之间断路，所述补偿电路响应于所述第一节点于所述第一控制信号和所述第二控制信号的控制以获取所述驱动晶体管的阈值电压和所述发光器件的阈值电压；

在写入阶段，所述数据写入电路响应于所述第三控制信号的控制以将所述数据电压写入至所述补偿电路，所述补偿电路接收所述数据电压；

在发光阶段，发光控制电路响应所述第四控制信号的控制以使得所述第二节点与所述第三节点之间导通，所述补偿电路根据所述驱动晶体管的阈值电压、所述发光器件的阈值电压、所述数据电压以及所述第二节点处的电压向所述第一节点输出控制电压，所述驱动晶体管根据所述第一节点和所述第二节点处的电压输出的相应的驱动电流，该驱动电流的大小与所述驱动晶体管的阈值电压无关且与所述发光器件的阈值电压呈正相关。

10.根据权利要求9所述的像素驱动方法，其特征在于，所述像素电路采用权利要求2所述的像素电路；

在所述补偿阶段中，所述补偿电路响应于所述第一节点于所述第一控制信号和所述第二控制信号的控制以获取所述驱动晶体管的阈值电压和所述发光器件的阈值电压的步骤具体包括：

所述第一晶体管响应于所述第一控制信号的控制处于导通状态，所述第二晶体管响应于所述第二控制信号的控制处于导通状态；

在所述写入阶段中，所述补偿电路接收所述数据电压的步骤包括：

所述第一晶体管响应于所述第一控制信号的控制处于导通状态，所述第二晶体管响应于所述第二控制信号的控制处于截止状态；

在发光阶段中，所述补偿电路根据所述驱动晶体管的阈值电压、所述发光器件的阈值电压、所述数据电压以及所述第二节点处的电压向所述第一节点输出控制电压的步骤具体包括：

所述第一晶体管响应于所述第一控制信号的控制处于截止状态，所述第二晶体管响应于所述第二控制信号的控制处于导通状态。