CN110211930A - 一种具有异质层结构的基板、制备方法及应用 - Google Patents
一种具有异质层结构的基板、制备方法及应用 Download PDFInfo
- Publication number
- CN110211930A CN110211930A CN201910457995.7A CN201910457995A CN110211930A CN 110211930 A CN110211930 A CN 110211930A CN 201910457995 A CN201910457995 A CN 201910457995A CN 110211930 A CN110211930 A CN 110211930A
- Authority
- CN
- China
- Prior art keywords
- heterosphere
- substrate
- thick film
- printing
- film plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/492—Bases or plates or solder therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/492—Bases or plates or solder therefor
- H01L23/4924—Bases or plates or solder therefor characterised by the materials
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Devices For Post-Treatments, Processing, Supply, Discharge, And Other Processes (AREA)
Abstract
本发明公开了一种具有异质层结构的基板的制备方法,包括如下步骤:将生瓷片整理得到基板单层生坯,将其整理得到基板坯体;对异质层的上端或下端进行粗化、打孔、设置对位标记处理获得预处理异质层;在预处理异质层粗化面上印刷第一印刷层,在粗化面相对的另一端面上印刷第二印刷层,在通孔中填充浆料,获得印刷填孔异质层;将印刷填孔异质层平铺或堆叠在基板坯体的上端或下端,得到堆叠体;在堆叠体的基板坯体端由内到外依次设置支撑层、第一保护层,在堆叠体的异质层端设置第二保护层,等静压后得层压堆叠体;将层压堆叠体去胶、烧结,得到具有异质层结构的基板,该基板在高温条件下使用,不受后续组装温度影响,使用范围广。
Description
技术领域
本发明属于微波器件用材料制备技术领域,尤其涉及一种具有异质层结构的基板、制备方法及应用。
背景技术
LTCC(低温共烧陶瓷)是将低温烧结陶瓷粉制成厚度精确而且致密的生瓷片,在生瓷片上利用激光打孔、微孔注浆、印刷等工艺制出所需要的电路图形,并将多个被动组件埋入多层陶瓷基板中,然后叠压在一起,烧结制成高频性能稳定、集成度高、可靠性强、三维空间互不干扰的高密度电路或内置无源元件的三维电路基板。
LTCC基板在三维立体布线方面具有明显的优势,其与其他异质材料复合便可形成具有独立功能的模块或器件,能够满足电路互联行业对基板作为载体的小型化、高集成、多功能、高可靠等方面的需求,在无源元器件量化生产、通信射频系统、无线互连网络设备、汽车电子等领域均有广泛的应用,因此基板与其他异质材料复合成为研究热点。
现有的在LTCC基板表面集成异质层的方法是焊接法和胶黏法,该方法是通过焊接、胶黏的方式将异质层固定到LTCC基板上,这种方法必须事先将基板和异质层进行金属化,然后选择合适的焊接或胶结材料进行装配,因为焊料或粘接材料在高温条件下性能发生改变,因此该方法制备的具有异质层结构的基板不能在高温环境下使用,不利于后续组装工作。
发明内容
本发明所要解决的技术问题在于:现有方法制备的具有异质层结构的基板不能在高温环境下使用,提供了一种具有异质层结构的基板、制备方法及应用。
本发明是通过以下技术方案解决上述技术问题的,本发明的一种具有异质层结构的基板的制备方法,包括如下步骤:
(1)制备基板坯体:
将生瓷片依次通过冲孔、填孔、印刷工序整理,得到基板生坯,将基板生坯经过叠层、静压、热切处理得到基板坯体;
(2)对异质层进行预处理:
(21)对异质层的上端面或下端面进行粗化,得到粗化面,然后冲洗并烘干;
(22)在所述粗化面上加工通孔并设置对位标记,然后放入清洗液中浸泡,80~100℃下浸泡3~5min,然后超声清洗15~30min后干燥,获得预处理异质层;
(3)对预处理异质层进行印刷、填孔处理:
(31)在异质层所述粗化面上印刷第一印刷层,印刷后静置5~10min,然后干燥;
(32)在所述通孔中填充浆料,然后烘干;
(33)在所述异质层与粗化面相对的面上印刷第二印刷层,并自然晾干,获得印刷填孔异质层;
(4)制备层压堆叠体:
(41)将所述印刷填孔异质层堆叠或平铺在所述基板坯体的上端或下端,印刷填孔异质层通过所述粗化面与基板坯体接触,得到堆叠体;
(42)在所述堆叠体的基板坯体端由内到外依次设置支撑层、第一保护层,在所述堆叠体的异质层端设置第二保护层,然后真空包装,最后在80℃、压力2500~2800PSI下,热等静压8~12min后去除支撑层、第一保护层、第二保护层,获得层压堆叠体;
(5)制备具有异质层结构的基板:
将所述层压堆叠体置于设备中进行去胶、烧结处理,得到具有异质层结构的基板;
去胶段温度30~460℃,升温速率0.8~1.5℃/min,460℃下保温90~120min完成去胶处理;
烧结段温度460~880℃,升温速率5~6℃/min,870~880℃下保温8~12min完成烧结处理。
所述步骤(1)中,生瓷片为零收缩瓷片。
所述步骤(21)中,使用熔融的氢氧化钠对异质层端面进行粗化,粗化腐蚀时间为20~60s,用去离子水冲洗,异质层包括金属氧化物陶瓷厚膜板、钛酸盐陶瓷厚膜板、氮化物陶瓷厚膜板、碳化物陶瓷厚膜板、铁氧体陶瓷厚膜板中的任一种;
所述步骤(22)中,使用激光加工通孔和设置标记,通孔尺寸0.1~0.2mm;
所述步骤(23)中,清洗溶液包括质量分数5~10%氢氧化钠溶液或盐酸溶液。
所述金属氧化物陶瓷厚膜板包括氧化锡陶瓷厚膜板、氧化锌陶瓷厚膜板中的任一种;所述钛酸盐陶瓷厚膜板包括钛酸钡陶瓷厚膜板;所述碳化物陶瓷厚膜板包括碳化硅陶瓷厚膜板;所述氮化物陶瓷厚膜板包括氮化硅陶瓷厚膜板。
所述步骤(31)中,利用丝印方法使用玻璃相浆料印刷第一印刷层,印刷后放入干燥炉中干燥,干燥后印刷层厚度为5~10μm,所述玻璃相浆料的固相成分按质量计包括氧化硅56~58wt%、氧化硼18~20wt%、氧化锌10~12wt%、氧化铝8.5~10wt%、氧化钡2.5~3.2wt%、氧化钾1.8~2.3wt%;
所述步骤(32)中,利用印刷方法使用导体浆料填充通孔;
所述导体浆料成分包括金浆、银浆中的至少一种。
所述步骤(33)中,第二印刷层为电路图形,第二印刷层的印刷浆料为导体材料,干燥后第二印刷层厚度为10~15μm;导体材料包括金、银、钯银中的任一种。
所述步骤(41)中,印刷填孔异质层的功能相同或不同;
所述步骤(42)中,支撑层为厚度0.5~1mm的硬质材料,保护层为厚度2~5mm的橡胶垫。
所述硬质材料为氧化铝板或铝板,所述橡胶垫为硅胶垫、丁腈橡胶垫、氟橡胶垫中的至少一种。
一种由制备方法制备得到的具有异质层结构的基板。
一种具有异质层结构的基板在封装通信射频系统上的应用。
本发明的一种具有异质层结构的基板的制备方法,通过粗化、填孔、印刷对异质层进行处理,然后通过层叠、静压处理方法把异质层和基板坯体组合一起,然后通过去胶、烧结过程制备带有异质层结构的基板,可根据实际需要在基板坯体表面制备各种功能的异质层,比如散热层、压电层、气敏层、特殊电性能层等,满足各种特定环境和场合的需求,灵活性强,应用领域广泛;基板坯体与异质层端面的印刷层在烧结时可以相互渗透,烧结后结合紧密,制备的具有异质层结构的基板的异质层性能可靠性高;本发明方法可方便快捷的在基板坯体表面制备三维叠层结构形成具有异质层结构的基板,基板坯体与具有独特功能的异质层复合从而形成具有独立功能的模块或器件,因此该方法不仅提供了一种基板高密度集成封装的方法,而且拓展了基板在系统级封装领域的应用,同时,本方法一次性直接成型,工艺简单,所用材料便宜易得,所需设备为常用的厚膜设备,加工成本低。
由具有异质层结构的基板的制备方法制备得到的具有异质层结构的基板,基板坯体与印刷在异质层粗化面上的玻璃相浆料在烧结时可以相互渗透,烧结后结合紧密,制备的具有异质层结构的基板的异质层性能可靠性高,可在高温条件下使用,不受后续组装工作温度的影响,使用范围广。
本发明相比现有技术具有以下优点:本发明提供的方法可根据需要制备各种功能的异质层结构的基体,灵活性强,应用领域广泛,使用范围广;本发明的异质层可与基板之间通过通孔形成电互联,也可以根据需要在异质层上制作任意图形的功能电路,不用外置辅助结构即可实现异质材料的特有性能,大幅提高封装密度;制备的具有异质层结构的基板可靠性高;拓展了基板在系统级封装领域的应用;工艺简单,加工成本低;可在高温条件下使用,不受后续组装工作温度的影响,使用范围广。
附图说明
图1是具有异质层结构的基板的常规制备方法示意图;
图2是本发明一种具有异质层结构的基板的制备方法示意图;
图3是实施例1中预处理厚膜板的结构示意图,
1-厚膜板,2-通孔,3-粗化层;
图4是实施例1中印刷填孔厚膜板的结构示意图,
1-厚膜板,2-通孔,3-粗化层,4-第一印刷层,5-第二印刷层;
图5是实施例1中层压堆叠体的结构示意图,
6-基板生坯,7-支撑层,8-第二保护层,9-印刷填孔厚膜板,10-第一保护层;
图6是实施例3的层压堆叠体剖面示意图,
11-LTCC基板坯体,12-氧化锡陶瓷厚膜板,13-异质层粗化面;
图7是实施例3的层压堆叠体俯视示意图,
11-LTCC基板坯体,12-氧化锡陶瓷厚膜板。
具体实施方式
下面对本发明的实施例作详细说明,本实施例在以本发明技术方案为前提下进行实施,给出了详细的实施方式和具体的操作过程,但本发明的保护范围不限于下述的实施例。
图1为具有异质层结构的基板的现有常规制备方法示意图,现有常规制备方法是通过焊接、胶黏的方式将异质层固定到基板上,这种方法必须事先将基板和异质层进行金属化,然后选择合适的焊接或胶结材料进行装配,不仅工艺繁琐,而且对异质层材料具有选择性,不能实现任意异质层材料与基板的复合,由于存在基板与异质层材料的润湿性、热匹配性的影响,此方法获得的异质层在可靠性方面存在问题,因为焊料或粘接材料在高温条件下性能发生改变,因此此方法制备的具有异质层结构的基板不能在高温环境下使用,不利于后续组装工作。
图2为本发明的一种具有异质层结构的基板制备方法的示意图,将生瓷片依次通过冲孔、填孔、印刷工序整理,得到基板生坯,将基板生坯经过叠层、静压、热切处理得到基板坯体;对异质层的一个端面进行粗化,然后冲洗并烘干;在粗化面上加工通孔并设置对位标记;放入清洗液中浸泡,80~100℃下浸泡3~5min,然后超声清洗15~30min后干燥,获得预处理异质层;在所述异质层粗化面上印刷第一印刷层,印刷后静置5~10min,然后干燥;在所述通孔中填充浆料,然后烘干;在与所述粗化面对应的异质层的另一端面上印刷第二印刷层,并自然晾干,获得印刷填孔异质层;将所述基板坯体与所述印刷填孔异质层进行对位堆叠,所述印刷填孔异质层置于所述基板坯体上端或下端,得到堆叠体;在所述堆叠体的基板坯体端由内到外依次设置支撑层、保护层,在所述堆叠体的异质层端设置保护层,然后真空包装,最后在80℃、压力2500~2800PSI下,热等静压8~12min后获得层压堆叠体;将所述层压堆叠体进行去胶、烧结处理,得到具有异质层结构的基板。本发明通过粗化、填孔、印刷对异质层进行处理,然后通过层叠、静压处理方法把异质层和基板坯体组合一起,然后通过去胶、烧结过程制备带有异质层结构的基板,可根据实际需要在基板坯体表面制备各种功能的异质层,比如散热层、压电层、气敏层、特殊电性能层等,满足各种特定环境和场合的需求,灵活性强,应用领域广泛;基板坯体与异质层端面的印刷层在烧结时可以相互渗透,烧结后结合紧密,制备的具有异质层结构的基板的异质层性能可靠性高;本发明方法可方便快捷的在基板坯体表面制备三维叠层结构形成具有异质层结构的基板,基板坯体与具有独特功能的异质层复合从而形成具有独立功能的模块或器件,因此该方法不仅提供了一种基板高密度集成封装的方法,而且拓展了基板在系统级封装领域的应用,同时,本方法一次性直接成型,工艺简单,所用材料便宜易得,所需设备为常用的厚膜设备,加工成本低,由具有异质层结构的基板的制备方法制备得到的具有异质层结构的基板,可在高温条件下使用,不受后续组装工作温度的影响,使用范围广。
实施例1
本实施例制备一种具有异质层结构的基板,具体工艺如下:
(1)制备LTCC基板坯体:
按常规方法将HL2000零收缩生瓷片依次通过冲孔、填孔、印刷工序整理,制备单层LTCC基板生坯,将基板生坯经过叠层、等静压、热切处理得到基板坯体,等静压温度80℃,压力1000PSI,保压时间10min;
冲孔时在基板上冲出一个0.2mm的孔作为对位标记;
(2)对氮化硅陶瓷厚膜板进行预处理:
本实施例的异质层为氮化硅陶瓷厚膜板,厚度为0.381mm;
首先将氮化硅陶瓷厚膜板的上端面使用熔融的氢氧化钠进行粗化处理60s,用去离子水冲洗干净烘干;
然后在厚膜板上使用激光加工出直径0.1mm的通孔和对位标记;
最后将厚膜板放入5%稀盐酸溶液中80℃水浴清洗3min,并使用去离子水超声清洗15min后干燥,获得预处理氮化硅陶瓷厚膜板,结构示意图如图3;
(3)对预处理氮化硅陶瓷厚膜板进行印刷、填孔处理:
制备用于印刷的模板和玻璃相浆料,其中玻璃相浆料由氧化硅116g、氧化硼36g、氧化锌20g、氧化铝19g、氧化钡5g、氧化钾4g球磨混合后加入到常规有机载体中制备而成;
在预处理氮化硅陶瓷厚膜板粗化面上丝网印刷第一印刷层,浆料为玻璃相浆料,印刷后静置10min,放入干燥炉中干燥,第一印刷层干燥后厚度为5μm;
然后使用印刷方式在预处理氮化硅陶瓷厚膜板导通孔中填充金导体浆料,并在烘箱中烘干;
最后在预处理氮化硅陶瓷厚膜板下端面使用金材料印刷第二印刷层电路图形,并自然晾干,干燥后厚度为10μm,获得印刷填孔氮化硅陶瓷厚膜板,结构示意图如图4;
(4)制备层压堆叠体:
在LTCC基板坯体的下端平铺1块印刷填孔氮化硅陶瓷厚膜板,印刷填孔异质层通过粗化面与基板坯体接触,得到堆叠体;
然后在堆叠体的LTCC基板坯体端上由内向外依次加0.5mm氧化铝板支撑层、2mm硅胶垫保护层,在堆叠体的氮化硅陶瓷厚膜板端上增加5mm丁腈橡胶垫保护层,真空包装后进行热等静压,等静压温度80℃,压力2500PSI,时间8min,然后去除氧化铝板支撑层、硅胶垫保护层、橡胶垫保护层,获得层压堆叠体,在等静压时橡胶垫保护层保护厚膜板的印刷图形;
(5)制备具有异质层结构的基板:
将层压堆叠体放置于承烧板上,层压堆叠体的LTCC基板坯体端朝上,然后进马弗炉去胶烧结;
去胶段温度段30~460℃,升温速率0.8℃/min,保温温度460℃,保温时间90min完成去胶处理;
然后按升温速率5℃/min继续升温至峰值温度880℃,保温时间8min,随炉冷却后获得具有氮化硅陶瓷厚膜板异质层结构的LTCC基板,其结构示意图如图5。
基板坯体与印刷在异质层粗化面上的玻璃相浆料在烧结时可以相互渗透,烧结后结合紧密,制备的具有异质层结构的基板的异质层性能可靠性高。
实施例2
本实施例制备一种具有异质层结构的基板,具体工艺如下:
(1)制备LTCC基板坯体:
按常规方法将HL2000零收缩生瓷片依次通过冲孔、填孔、印刷工序整理,制备单层LTCC基板生坯,将基板生坯经过叠层、等静压、热切处理得到基板坯体,等静压温度80℃,压力1000PSI,保压时间10min;
(2)对钛酸钡陶瓷厚膜板进行预处理:
本实施例的异质层为钛酸钡陶瓷厚膜板,厚度为0.381mm。
首先将钛酸钡陶瓷厚膜板的上端面使用熔融的氢氧化钠进行粗化处理50s,得到粗化面,用去离子水冲洗干净烘干;
然后在厚膜板上使用激光加工出直径0.15mm的通孔和对位标记;
最后将厚膜板放入8%氢氧化钠溶液中90℃水浴清洗4min,并使用去离子水超声清洗25min后干燥,获得预处理钛酸钡陶瓷厚膜板;
(3)对预处理钛酸钡陶瓷厚膜板进行印刷、填孔处理:
制备用于印刷的模板和玻璃相浆料,其中玻璃相浆料由氧化硅116g、氧化硼36g、氧化锌20g、氧化铝19g、氧化钡5g、氧化钾4g球磨混合后加入到常规有机载体中制备而成。
在预处理钛酸钡陶瓷厚膜板粗化面上丝网印刷第一印刷层,第一印刷层厚度为8μm,浆料为玻璃相浆料,印刷后静置8min,放入干燥炉中干燥;
然后使用印刷方式在预处理钛酸钡陶瓷厚膜板通孔中填充银导体浆料,并在烘箱中烘干;
最后在预处理钛酸钡陶瓷厚膜板下端面使用银材料印刷第二印刷层电路图形,厚度为12μm,并自然晾干,获得印刷填孔钛酸钡陶瓷厚膜板;
(4)制备层压堆叠体:
在LTCC基板坯体的上端平铺2块印刷填孔钛酸钡陶瓷厚膜板,印刷填孔钛酸钡陶瓷厚膜板通过粗化面与LTCC基板坯体上端接触,得到堆叠体;
然后将堆叠体的LTCC基板坯体端由内向外依次加0.7mm铝板支撑层、3mm硅胶垫保护层,钛酸钡陶瓷厚膜板端上增加5mm氟橡胶垫保护层,真空包装后进行热等静压,等静压温度80℃,压力2600PSI,时间10min,然后去除铝板支撑层、硅胶垫保护层、橡胶垫保护层,获得层压堆叠体;
(5)制备具有异质层结构的基板:
将层压堆叠体放置于承烧板上,其LTCC基板坯体端朝上,然后进马弗炉去胶烧结;去胶段温度段30~460℃,升温速率1℃/min,保温温度460℃,保温时间100min完成去胶处理;
然后按升温速率6℃/min继续升温至峰值温度880℃,保温时间10min,随炉冷却后获得具有钛酸钡陶瓷厚膜板异质层结构的LTCC基板。
实施例3
本实施例制备一种具有异质层结构的基板,具体工艺如下:
(1)制备LTCC基板坯体:
按常规方法将HL800零收缩生瓷片依次通过冲孔、填孔、印刷工序整理,制备单层LTCC基板生坯,将基板生坯经过叠层、等静压、热切处理得到基板坯体,等静压温度80℃,压力1000PSI,保压时间10min;
(2)对氧化锡陶瓷厚膜板进行预处理:
本实施例的异质层为氧化锡陶瓷厚膜板,厚度为0.481mm。
首先将氧化锡陶瓷厚膜板的上端面使用熔融的氢氧化钠进行粗化处理60s,得到粗化面,用去离子水冲洗干净烘干;
然后在厚膜板上使用激光加工出直径0.2mm的通孔和对位标记;
最后将厚膜板放入10%稀盐酸溶液中100℃水浴清洗5min,并使用去离子水超声清洗30min后干燥,获得预处理氧化锡陶瓷厚膜板;
(3)对预处理氧化锡陶瓷厚膜板进行印刷、填孔处理:
制备用于印刷的模板和玻璃相浆料,其中玻璃相浆料由氧化硅116g、氧化硼36g、氧化锌20g、氧化铝19g、氧化钡5g、氧化钾4g球磨混合后加入到常规有机载体中制备而成。
在预处理氧化锡陶瓷厚膜板粗化面上丝网印刷第一印刷层,第一印刷层厚度为10μm,浆料为玻璃相浆料,印刷后静置10min,放入干燥炉中干燥;
然后使用印刷方式在预处理氧化锡陶瓷厚膜板导通孔中填充金浆、银浆混合导体浆料,并在烘箱中烘干;
最后在预处理氧化锡陶瓷厚膜板下端面使用钯银印刷第二印刷层电路图形,厚度为15μm,并自然晾干,获得印刷填孔氧化锡陶瓷厚膜板;
(4)制备层压堆叠体:
在LTCC基板坯体的上端面平铺1块印刷填孔氧化锡陶瓷厚膜板,印刷填孔氧化锡陶瓷厚膜板通过粗化面与LTCC基板坯体上端接触,得到堆叠体;
然后在堆叠体的LTCC基板坯体端上由内向外依次加1mm氧化铝板支撑层、3mm硅胶垫保护层,在堆叠体的氧化锡陶瓷厚膜板端上增加5mm橡胶垫保护层,真空包装后进行热等静压,等静压温度80℃,压力2800PSI,时间12min,然后去除氧化铝板支撑层、硅胶垫保护层、橡胶垫保护层,获得层压堆叠体,堆叠体的剖面示意图如图6,俯视示意图如图7;
(5)制备具有异质层结构的基板:
将层压堆叠体放置于承烧板上,然后进马弗炉去胶烧结;去胶段温度段30~460℃,升温速率1.5℃/min,保温温度460℃,保温时间120min完成去胶处理;
然后按升温速率6℃/min继续升温至峰值温度880℃,保温时间12min,随炉冷却后获得具有氧化锡陶瓷厚膜板异质层结构的LTCC基板。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种具有异质层结构的基板的制备方法,其特征在于,包括如下步骤:
(1)制备基板坯体:
将生瓷片依次通过冲孔、填孔、印刷工序整理,得到基板生坯,将基板生坯经过叠层、静压、热切处理得到基板坯体;
(2)对异质层进行预处理:
(21)对异质层的上端面或下端面进行粗化,得到粗化面,然后冲洗并烘干;
(22)在所述粗化面上加工通孔并设置对位标记,然后放入清洗液中浸泡,80~100℃下浸泡3~5min,然后超声清洗15~30min后干燥,获得预处理异质层;
(3)对预处理异质层进行印刷、填孔处理:
(31)在异质层所述粗化面上印刷第一印刷层,印刷后静置5~10min,然后干燥;
(32)在所述通孔中填充浆料,然后烘干;
(33)在所述异质层与粗化面相对的面上印刷第二印刷层,并自然晾干,获得印刷填孔异质层;
(4)制备层压堆叠体:
(41)将所述印刷填孔异质层堆叠或平铺在所述基板坯体的上端或下端,印刷填孔异质层通过所述粗化面与基板坯体接触,得到堆叠体;
(42)在所述堆叠体的基板坯体端由内到外依次设置支撑层、第一保护层,在所述堆叠体的异质层端设置第二保护层,然后真空包装,最后在80℃、压力2500~2800PSI下,热等静压8~12min后去除支撑层、第一保护层、第二保护层,获得层压堆叠体;
(5)制备具有异质层结构的基板:
将所述层压堆叠体置于设备中进行去胶、烧结处理,得到具有异质层结构的基板;
去胶段温度30~460℃,升温速率0.8~1.5℃/min,460℃下保温90~120min完成去胶处理;
烧结段温度460~880℃,升温速率5~6℃/min,870~880℃下保温8~12min完成烧结处理。
2.根据权利要求1所述的一种具有异质层结构的基板的制备方法,其特征在于,所述步骤(1)中,生瓷片为零收缩瓷片。
3.根据权利要求1所述的一种具有异质层结构的基板的制备方法,其特征在于,所述步骤(21)中,使用熔融的氢氧化钠对异质层端面进行粗化,粗化腐蚀时间为20~60s,用去离子水冲洗,异质层包括金属氧化物陶瓷厚膜板、钛酸盐陶瓷厚膜板、氮化物陶瓷厚膜板、碳化物陶瓷厚膜板、铁氧体陶瓷厚膜板中的任一种;
所述步骤(22)中,使用激光加工通孔和设置标记,通孔尺寸0.1~0.2mm;
所述步骤(23)中,清洗溶液包括质量分数5~10%氢氧化钠溶液或盐酸溶液。
4.根据权利要求3所述的一种具有异质层结构的基板的制备方法,其特征在于,所述金属氧化物陶瓷厚膜板包括氧化锡陶瓷厚膜板、氧化锌陶瓷厚膜板中的任一种;所述钛酸盐陶瓷厚膜板包括钛酸钡陶瓷厚膜板;所述碳化物陶瓷厚膜板包括碳化硅陶瓷厚膜板;所述氮化物陶瓷厚膜板包括氮化硅陶瓷厚膜板。
5.根据权利要求1所述的一种具有异质层结构的基板的制备方法,其特征在于,所述步骤(31)中,利用丝印方法使用玻璃相浆料印刷第一印刷层,印刷后放入干燥炉中干燥,干燥后印刷层厚度为5~10μm,所述玻璃相浆料的固相成分按质量计包括氧化硅56~58wt%、氧化硼18~20wt%、氧化锌10~12wt%、氧化铝8.5~10wt%、氧化钡2.5~3.2wt%、氧化钾1.8~2.3wt%;
所述步骤(32)中,利用印刷方法使用导体浆料填充通孔;
所述导体浆料成分包括金浆、银浆中的至少一种。
6.根据权利要求1所述的一种具有异质层结构的基板的制备方法,其特征在于,所述步骤(33)中,第二印刷层为电路图形,第二印刷层的印刷浆料为导体材料,干燥后第二印刷层厚度为10~15μm;导体材料包括金、银、钯银中的任一种。
7.根据权利要求1所述的一种具有异质层结构的基板的制备方法,其特征在于,所述步骤(41)中,印刷填孔异质层的功能相同或不同;
所述步骤(42)中,支撑层为厚度0.5~1mm的硬质材料,保护层为厚度2~5mm的橡胶垫。
8.根据权利要求7所述的一种具有异质层结构的基板的制备方法,其特征在于,所述硬质材料为氧化铝板或铝板,所述橡胶垫为硅胶垫、丁腈橡胶垫、氟橡胶垫中的至少一种。
9.一种由权利要求1~8任一项所述的制备方法制备得到的具有异质层结构的基板。
10.一种如权利要求9所述的具有异质层结构的基板在封装通信射频系统上的应用。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910457995.7A CN110211930A (zh) | 2019-05-29 | 2019-05-29 | 一种具有异质层结构的基板、制备方法及应用 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910457995.7A CN110211930A (zh) | 2019-05-29 | 2019-05-29 | 一种具有异质层结构的基板、制备方法及应用 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN110211930A true CN110211930A (zh) | 2019-09-06 |
Family
ID=67789409
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910457995.7A Pending CN110211930A (zh) | 2019-05-29 | 2019-05-29 | 一种具有异质层结构的基板、制备方法及应用 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110211930A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111540688A (zh) * | 2020-05-12 | 2020-08-14 | 中国电子科技集团公司第三十八研究所 | 一种ltcc基板侧壁金属化的制备方法及ltcc基板 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103928445A (zh) * | 2013-01-16 | 2014-07-16 | 英飞凌科技股份有限公司 | 芯片装置和用于形成芯片装置的方法 |
CN105633575A (zh) * | 2016-01-18 | 2016-06-01 | 深圳微迎智科技有限公司 | 天线互耦消除设备、方法以及无线通信装置 |
CN106145914A (zh) * | 2016-06-24 | 2016-11-23 | 中国电子科技集团公司第三十八研究所 | 一种超薄型低温共烧陶瓷基板的快速成型与烧结方法 |
CN106995312A (zh) * | 2017-05-03 | 2017-08-01 | 中国振华集团云科电子有限公司 | 多层异质陶瓷高温共烧lc滤波器的制备方法 |
-
2019
- 2019-05-29 CN CN201910457995.7A patent/CN110211930A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103928445A (zh) * | 2013-01-16 | 2014-07-16 | 英飞凌科技股份有限公司 | 芯片装置和用于形成芯片装置的方法 |
CN105633575A (zh) * | 2016-01-18 | 2016-06-01 | 深圳微迎智科技有限公司 | 天线互耦消除设备、方法以及无线通信装置 |
CN106145914A (zh) * | 2016-06-24 | 2016-11-23 | 中国电子科技集团公司第三十八研究所 | 一种超薄型低温共烧陶瓷基板的快速成型与烧结方法 |
CN106995312A (zh) * | 2017-05-03 | 2017-08-01 | 中国振华集团云科电子有限公司 | 多层异质陶瓷高温共烧lc滤波器的制备方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111540688A (zh) * | 2020-05-12 | 2020-08-14 | 中国电子科技集团公司第三十八研究所 | 一种ltcc基板侧壁金属化的制备方法及ltcc基板 |
CN111540688B (zh) * | 2020-05-12 | 2021-09-03 | 中国电子科技集团公司第三十八研究所 | 一种ltcc基板侧壁金属化的制备方法及ltcc基板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5870823A (en) | Method of forming a multilayer electronic packaging substrate with integral cooling channels | |
EP1186033B1 (en) | Carrier for electronic components and a method for manufacturing a carrier | |
US6518502B2 (en) | Ceramic multilayer circuit boards mounted on a patterned metal support substrate | |
JP4409209B2 (ja) | 回路部品内蔵モジュールの製造方法 | |
JPH07176864A (ja) | 多層セラミック基板の製造方法 | |
CN110211930A (zh) | 一种具有异质层结构的基板、制备方法及应用 | |
CN109511218A (zh) | 一种多层陶瓷电路板制备方法 | |
JP4718314B2 (ja) | 誘電体積層構造体、その製造方法、及び配線基板 | |
CN209544334U (zh) | 高载流能力多层陶瓷基板 | |
CN105024556A (zh) | 基于低温共烧陶瓷混合集成的dc-dc变换器及其制造方法 | |
CN108155103A (zh) | 一种氮化铝陶瓷覆铜基板及其制备方法 | |
US6245185B1 (en) | Method of making a multilayer ceramic product with thin layers | |
KR20110002660A (ko) | 세라믹 적층체 모듈 및 그 제조방법 | |
JP4329253B2 (ja) | フリップチップ用セラミック多層基板の製造方法 | |
CN104640344A (zh) | 镀铜的陶瓷线路板及其制造方法 | |
JP2005286303A (ja) | 積層セラミック基板およびその製造方法 | |
JP2003040670A (ja) | 高熱膨張磁器組成物、高熱膨張磁器およびその製造方法、並びに多層配線基板およびその実装構造 | |
CN204598451U (zh) | 镀铜的陶瓷线路板 | |
KR101015709B1 (ko) | 세라믹 적층체 모듈 및 그 제조방법 | |
JP2912779B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
CN210670754U (zh) | 一种多层陶瓷电路板 | |
KR20000045202A (ko) | 저온동시소성세라믹의 내장 커패시터 제조방법 | |
KR100331986B1 (ko) | 하면 핀 어레이된 저온 동시 소성 세라믹 모듈 패키지 | |
JP4610185B2 (ja) | 配線基板並びにその製造方法 | |
JPH11289037A (ja) | 放熱用金属板およびそれを用いた電子部品用パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190906 |
|
RJ01 | Rejection of invention patent application after publication |