CN1101990C - 交错取样式双音复频产生方法及装置 - Google Patents

Abstract

一种交错取样式双音复频产生方法及装置，特别是指一种先以相位累加技术以产生一行及列相位累加值，之后再借助一交错取样信号产生装置，使能于系统时钟周期的正半周及负半周分别进行交错取样动作，以交错取样该行或列相位累加值，并运用一可预乘输入值加法器使该行或列相位累加值可预乘一预设值以得出一数字复频正弦波振幅值，该数字复频正弦波振幅值再经由数字/模拟转换器的转换得出一所需的模拟双音复频信号输出。

Description

交错取样式双音复频产生方法及装置

技术领域

本发明系一种交错取样式双音复频产生方法及装置，尤指一种运用地址累加技术及仅使用一单一解码器，配合一交错取样信号产生装置于系统时钟周期的正半周及负半周分别进行交错取样动作及一可预乘输入值加法器的预乘及动作，使获致一数字复频正弦波振幅值，该数字复频正弦波振幅值可经由一数字/模拟转换器的转换而得出一所需的模拟双音复频(DTMF)信号输出。

背景技术

一般目前普遍所采用的传统已知的双音复频产生器，如就其电子电路的硬件结构而言，其皆系采用模拟电路，如已知的拨号器CIC9145(CIC为工业技术研究院电子研究所商标)，即归类此传统已知的模拟电路结构，此类模拟电路因其须将所欲产生的频率的每个周期分成32等分，在此情况下，该系统时钟(SystemClock)最低都要数十万赫兹以上，在此电路架构下，系统时钟无法使用低频石英晶体振荡器来产生准确的双音复频(DTMF)输出信号，导致前述传统已知的模拟式的双音复频产生器有电路操作电流增加，应用成本增加，再者，测试模拟集成电路较不容易，而且于模拟集成电路制作中，模拟集成电路的参数变化亦非常敏感，且在工作时，对于环境杂音及温度变化也很敏感等等缺点。

请参考图1，此图系传统已知拨号器的方块图，而其中双音复频产生器111的部分主要包括三个电路方块：一数据锁定及编码(data latch and encoder)114电路方块、一行及列可编程计数器(column and row counter)113电路方块及一数字/模拟转换器(D/A converter)112，如是，组构成一组已知模拟式的双音复频产生器111，虽说该已知双音复频产生器目前仍被广泛使用，然在此电路架构下，不仅无法使低频石英产生高准确度的双音复频信号，而且一旦须改变输出频率时，则必须修改硬件架构，实并不符经济效益。

也基于上述原因，目前亦有所谓数字地址累加式双音复频产生器被研发出来以取代旧有模拟式双音复频产生器，然其目前仅止于理论阶段，并未见其在市面上使用，其可行性亦有所疑义处，且其功能与本申请相比，亦有其不尽完善之处；请再参阅图2，此图系已知的数字地址累加式双音复频产生器的电路方块流程图，由本图可了解其动作流程：其系先经由一键盘(如拨号器或电话机)输入一行信号及一列信号分别进入一行地址选择器201及一列地址选择器202，并由该行地址选择器201及该列地址选择器202分别选择某一行及某一列，并将该行信号及该列信号转换成行及列的地址码，该地址码每经一系统时钟，即将地址码累加一次，再分别放至一行暂存器205及一列暂存器206中，该两暂存器205、206的输出再分别送至一行只读存储器207及一列只读存储器208，使将一行及列正弦波检知表(Sine-Wave Look up Table)的值分别取出，另一方面，该行暂存器205及该列暂存器206的输出亦各送回一行加法器203及一列加法器204以作为下次地址值相加的加数。该行只读存储器207及该列只读存储器208的输出仅为该行或列的数字正弦波值，其通过一合成加法器209将该行与列的数字正弦波值相加，再经一简单的R-2R网路所构成的一数字/模拟转换器210转换，便得到一双音复频信号的输出。

虽说上述所提数字地址累加式双音复频产生器已知技术亦是采用数字式，但经深入了解仍可归纳出以下几点缺点：

1.已知数字地址累加式双音复频产生器系利用解码器(以只读存储器ROM来完成)将累加所得的地址转换成正弦波的振幅输出，由于同时有两个正弦波要转换，故须运用两个解码器，一个为行解码器，一个为列解码器，以分别解出两个正弦波的振幅，如是会造成成本上的增加。

2.由于该行及列的正弦波检知表系存放于该行只读存储器及列该只读存储器中，而在双音复频的规格中有所谓预加重(Pre-emphasis)的规定，即存在行的电压幅度比列的电压幅度大2分贝(dB)的问题，为解决此问题，故需使用两组解码器来分别解出行及列的值，使得该已知技术比较本发明而言因该已知技术需要借助两组解码器对行及列分别计算填表，且解码器需分开，不但成本高，而且相当麻烦。

3.该已知数字地址累加式双音复频产生器的输出值变化率是1/T(T为系统时钟的周期)，若比较本发明，本发明输出变化率为1/(T×2)，其取样速率比该已知技术提高了一倍，因此可知该已知技术其失真(Distortion)程度较大。

发明内容

因之，本发明目的除改进目前广泛使用的模拟式双音复频产生器的缺点，同时亦对已知数字地址累加式双音复频产生器的功能及结构上的增进有所改善；针对先前技术已知的数字地址累加式双音复频产生器而言，本发明采用了交错取样技术及可预乘输入值的加法器，其提供了解决预加重(即行输出需比列输出大2dB，因而需使用两组解码器来分别解出行及列之值的问题)的方法，此外，也因本发明采用了交错取样技术，因此使输出变化率是1/(T×2)，其取样速率提高了一倍，使降低了失真(distortion)问题，同时，更因本发明采用了交错取样技术，并将已知数字地址累加式双音复频产生器的该合成加法器以一可预乘输入值加法器取代，使得节省了一组解码器，大大的降低了电路复杂度及成本。

总而言之，本发明关键在于加入了一交错取样信号产生装置及一可预乘输入值加法器，通过该交错取样信号产生装置可将行及列的取样值于系统时钟的正半周及负半周分别取样，也由于行及列两正弦波乃系一起输出，若共用一解码器，势必发生抢用解码器的问题，而此一问题亦是借助该交错取样信号发生装置，采用交错取样方式来加以解决；至于该可预乘输入值加法器则用以将原为列的数字振幅值乘以一倍率后成为行的数字振幅值，或是将原为行的数字振幅值乘一倍率后成为列数字振幅的值，而就事实而论，正弦波对应同一地址振幅的相对值是一样的，仅是会有倍率不同而已，因此可以仅用一解码器解出一个归一化(normalize)的值，然后再以可预乘输入值加法器加以预乘及相加处理，最后，再经一数字/模拟转换器，即可转换输出一模拟双音复频信号；其中该归一化的步骤，兹举列如下：

将两正弦波ASin[θ(t)]与BSin[θ(t)]均除以|B|加以归一，则得(A/|B|)Sin[θ(t)]与Sin[θ(t)]，此即对BSin[θ(t)]归一化，此时再将Sin[θ(t)]的值存入一解码器中，若要得到BSin[θ(t)]则将该解码器的输出乘以|B|，而若要得到ASin[θ(t)]则将该解码器的输出乘以A/|B|。

本发明系一种交错取样式双音复频产生方法，其方法步骤包括：(a)根据一输入信号，使产生一行及列地址累加值；(b)使该行或列地址累加值借助一交错取样动作以分别取样该行或列的地址累加值；(c)根据该行或列累加地址值之交错取样，令该行或列地址累加值借助一解码器以转换成一相对应该行或列地址的振幅值输出；以及(d)使该行或列的振幅输出值经运算转换后输出一双音复频(DualTone Multiple Frequency)的信号。

当然，其中该方法步骤(a)尚包括下列步骤：(a1)以一输入装置输入一输入信号于一控制器；(a2)使该控制器控制一行或列地址选择器输出一适当的行或列的地址值；(a3)以一行或列加法器使该行或列地址选择器的输出值与一行或列暂存器内的值相加为一行或列的地址累加值；(a4)令该行或列暂存器的该地址累加值锁住一个时钟周期，并在下一个时钟周期通过该行或列加法器使该行或列地址选择器的输出值与该行或列暂存器内的值相加。

当然，其中该方法步骤(a)中的该输入装置系可为键盘，拨号器或电话机。

当然，其中该方法步骤(b)中其系通过一交错取样信号产生装置于系统时钟(System Clock)的正半周及负半周分别交错取样该行或列的地址累加值，并将之输入至一解码器。

当然，其中该方法步骤(c)中该解码器系接受该交错取样信号产生装置的控制以接受该行或列暂存器的该地址累加值，并将之转换成相对应该行或列的地址之一相对振幅值，该相对振幅值再输入至一可预乘输入值加法器。

当然，其中该相对振幅值系为经归一化(normalize)处理的一数字正弦波输出值。

当然，其中该方法步骤(d)尚包括下列步骤：(d1)令该解码器的该输出振幅值输出至一可预乘输入值加法器；(d2)根据接受该交错取样信号产生装置的控制以决定该可预乘输入值加法器是否将解码器的输出预乘一特定倍率抑或不乘，(d3)令该预乘特定倍率抑或不乘的结果与一加法暂存器的输出相加；(d4)令该加法暂存器同时锁住该相加的新结果直至下一次该解码器有新的输出时；(d5)令该加法暂存器锁住的新结果输出给一数字模拟转换器，通过该数字模拟转换器将输入的数字信号转换成模拟双音复频(DTMF)的输出信号。

本发明系一种交错取样式双音复频产生器，其系包括：一地址累加产生器，根据一输入信号产生一行地址累加值及一列地址累加值；一交错取样信号产生装置，电连接于该地址累加产生器，其系用以交错取样一行及列的地址累加值；一解码器，电连接于该交错取样信号产生装置并受其控制，用以接受一行或列地址累加值，并将该地址累加值转换成一相对应该行或列地址的相对振幅值；以及一可预乘输入值加法器，电连接于该解码器，可使该解码器的输出值预乘一设定值，并再经运算转换成一双音复频的输出信号。

当然，其中该地址累加产生器尚包括：一控制器，其系根据一输入信号以产生一输出控制信号；一地址选择器，其系包括一行地址选择器及一列地址选择器；一加法器，其系包括一行加法器及一列加法器；一暂存器，其系包括一行暂存器及一列暂存器。

当然，其中该控制器系用以控制该行地址选择器及该列地址选择器使产生一行及列的地址值。

当然，其中该行及列的地址值各相对应一所需频率。

当然，其中该行或列加法器系用以将该行或列地址选择器的输出值与该行或列暂存器内的值相加，该相加值再输入于该行或列暂存器。

当然，其中该行或列暂存器系用以将该行或列加法器的输出锁住一个时钟周期，并在下一时钟周期提供一输出值予该行或列加法器使与该行或列地址选择器相加以产生一地址累加值，该地址累加值再输入于一解码器。

当然，其中该交错取样信号产生装置系用以控制于一取样时钟的正半周及负半周的分别取样动作。

当然，其中该交错取样信号产生装置系用以控制一可预乘输入值加法器是否预乘一预设值的动作。

当然，其中该交错取样信号产生装置系用以产生一行或列输出切换信号(SW)、一列输出触发信号(RCK)、一行输出触发信号(CCK)。

当然，其中该解码器系用以接受该交错取样信号产生装置的交错取样控制以使接受该行或列暂存器的地址累加值，并将该地址累加值转换成相对应该地址的相对振幅值输出。

当然，其中该可预乘输入值加法器系受该交错取样信号产生装置的控制以决定是否将该解码器的输出值预乘一预设值。

当然，其中该可预乘输入值加法器系用以将原为列的值乘以一倍率后成为行的值，或是将原为行的值乘一倍率后成为列的值。

当然，其中该加法暂存器系用以将该可预乘输入值加法器的输出值锁住以供下一次该可预乘输入值加法器有新的输入值时供相加之用，并再次将该新值锁住到下一次值改变时使用。

当然，其中该数字模拟转换器系将来自该加法暂存器的一数字信号，并将该数字信号转为一模拟信号输出。

当然，其中该模拟信号输出系为C.C.I.T.T.Q.23所规范的一双音复频输出信号(DTMF)，或合于一定误差之内的信号。

当然，其中该行或列输出切换信号(SW)系用以选择是将行暂存器抑或列暂存器的输出电连接到该解码器的输入端，并控制该可预乘输入值加法器的输入端以选择所需预乘的一定值。

当然，其中该列输出触发信号(RCK)系于该解码器输出稳定之后，使该加法暂存器读入并锁住当时的可预乘输入值加法器的输出值，并同时可为该行加法器的触发信号，使该行加法器动作。

当然，其中该行输出触发信号(CCK)系于该解码器输出稳定之后，使该加法暂存器读入并锁住当时可预乘输入值加法器的输出值，并同时可为该列加法器的触发信号，使该列加法器动作。

本发明得借助下列简单附图及说明，获得一更深入的了解。

附图说明

图1：已知双音复频产生器实施例的拨号器方块图；

图2：已知数字地址累加式双音复频产生器动作流程方块图；

图3：本发明的交错取样式双音复频产生器动作流程方块图；

图4：本发明的交错取样式双音复频产生器的交错取样信号产生装置电路图；

图5：本发明的交错取样式双音复频产生器的交错取样信号产生装置时序图；

图6：本发明的交错取样式双音复频产生器的可预乘输入值加法器合并加法暂存器电路方块图；

具体实施方式

请参考图3，借助此图，我们可进一步了解本发明的交错取样式双音复频产生器的整个电路动作流程，由图中可知，本发明系先经由一控制器12接受一输入信号并产生一输出控制信号至一行地址选择器1及一列地址选择器4，由该行及列两地址选择器1、4分别选择某一行信号及某一列信号，并将该行信号及列信号转换输出一适当的地址值，该行及列的地址值每经一个系统时钟，即将该行及列的地址值累加一次，再分别存放至一行暂存器3及一列暂存器6，该行暂存器3及列暂存器6的输出并送回至一行加法器2及一列加法器5以作为下次地址相加的加数，亦即该行及列暂存器3、6系用以将该行及列加法器2、5的输出锁住一个系统时钟周期，并在下一个时钟周期时提供给该行及列加法器2、5作为加数以使与该行及列地址选择器1、4的输出相加，并将该行及列的地址累加值输出给一解码器8，该解码器8将该行及列暂存器3、6所送过来的值当作一位址(address)，根据该位址再把正弦波检知表内所需的值取出(此处是以只读存储器ROM做为解码器)，该解码器8并接受一交错取样信号产生装置7的控制以交错取样方式接受该行或列暂存器3、6的地址累加值，再根据正弦波检知表以解码器将其转换成对应该地址的相对振幅值，再输入到一可预乘输入值加法器9，该可预乘输入值加法器9系用以将该解码器8的输出值与一加法暂存器10将该可预乘输入值加法器9输出锁住的值相加，该可预乘输入值加法器9并接受该交错取样信号产生装置7的控制以决定是否要将该解码器8的输出预乘以一定值，由图3中可看出该可预乘输入值加法器9与该加法暂存器10之间是双向沟通的，该加法暂存器10将该可预乘输入值加法器9的输出锁住直到下一次该可预乘输入值加法器9有新的输入值时供相加之用，并再次将新值锁住到下一次改变时使用，之后，该加法暂存器10输出至一数字/模拟转换器11，该数字/模拟转换器11接受来自该加法暂存器10的信号，并将该数字信号转换为一模拟双音复频信号输出，此外，根据测试上单一频率测试的需求，可使控制器在必要时将行或列的振幅输出一直固定是零或是一固定值，即可输出单一频率了。

本发明的特征之一是该交错取样信号产生装置7的加入，为了解该交错取样信号产生装置7，请同时参考图4的该交错取样信号产生装置电路图及图5的该交错取样信号产生装置时序图，请先参考图4，本图系该交错取样信号产生装置7的电路图，其系借助多个延迟电路13a-13e、多个反相器14a-14b及多个或非门15a-15d所组成的一完整交错取样信号产生装置电路，当时钟输入时，可产生Q1、Q2、Q1、Q2等四组输出，其中Q1及Q2两组输出同时输入一与门16a并得一列输出触发信号RCK输出，而Q1及Q2两组输出同时输入一与门16b并得一行输出触发信号CCK输出，至于在时钟输入同时，该时钟同时也经由输入于一缓冲器17，使得到一行列输出切换信号SW，请同时参考图5，于该图5的时序图中可知，该时钟在输入于该交错取样信号产生装置7之后产生行列输出切换信号SW、列输出触发信号RCK及行输出触发信号CCK三组信号，该行列输出切换信号SW系一周期脉冲，于该行列输出切换信号SW的正半周取样列输出触发信号RCK信号，而于该行列输出切换信号SW的负半周取样行输出触发信号CCK信号；总而言之，本发明的交错取样信号产生装置主要目的在产生行列输出切换信号SW、列输出触发信号RCK及行输出触发信号CCK三组信号，其中，该行列输出切换信号SW系用以选择将行暂存器3或列暂存器6的输出电连接到该解码器8的输入端，并控制该可预乘输入值加法器9的输入端选择预乘值，而该列输出触发信号RCK则可使在该解码器8输出稳定之后，使该加法暂存器10读入并锁住目前该可预乘输入加法器9的输出值，并可兼作该行加法器2的触发信号，使触发该行加法器2动作，至于该行输出触发信号CCK则可使在该解码器8输出稳定之后，使该加法暂存器10读入并锁住目前该可预乘输入加法器9的输出值，并可兼作该列加法器5的触发信号，使触发该列加法器5动作。

请再参考图6，此图系本发明的交错取样式双音复频产生器的可预乘输入值加法器合并加法暂存器电路方块图。本图亦是实例的说明，本图设定该解码器8中预存者系为列的值，本图中的该加法暂存器10包括多个暂存单元18a-18f，而该可预乘输入值加法器9则系包括多个加法单元19a-19k及多个控制单元20a-20d，其中该控制单元20a-20d的功用在于决定该可预乘输入值加法器9是否将输入予以预乘，若不预乘，则令输出全为零，而若让×b5、×b4、×b3、×b2通过，则其结果是预乘了1.25倍；我们知道在一般二进制的观念中，乘法系只是将所有位左移或右移再相加的一种动作，而本图即是单纯此一观念的运用，此外，在DTMF的规定上有行输出必需比列输出大2dB的规定，大2dB如换算成实际值是行为列的1.25倍，即是1倍再加0.25倍，所以只要将原先属于列的值先右移或左移(视LSB及MSB的方向而定)二位再加上原先的列输出即可获得行输出所需的大小；兹举例如下：

    11011×11

    ＝(11011×01)+(11011×10)

    11011×01＝11011(不移位)

    11011×10＝110110(左移一位)

                   11011(不移位)

                +  110110(左移一位)

                 1010001(结果)如以上例子，乘2(10)，则左移一位，同理，若乘0.5，则右移一位，乘0.25则右移二位。

综合上述附图简单的说明可知本发明系运用地址累加技术以获得对应该地址的相对振幅值，并采用交错取样的技术及预乘的观念以节省制造成本及获得更精确的数字正弦波振幅值输出，并借助经数字/模拟转换器的转换获得一模拟双音复频信号输出，使应用于各类通信系统中。

本发明得任由熟悉本技术之人士任施匠思而为诸般修饰，然皆不脱如附专利范围所欲保护。

Claims (27)

1.一种交错取样式双音复频产生方法，其方法步骤包括：

a)根据一输入信号，使产生至少一行地址累加值及至少一列地址累加值；

b)根据下面步骤c)中行或列累加地址值的交错取样值，令该行或列地址累加值借助一解码动作以转换成一相对应该行或列地址的相对振幅值输出；

其特征在于，所述方法还包含：

c)使上面步骤a)中该行或列地址累加值借助一交错取样方式以分别取样该行或列的地址累加值；

d)使该行或列的振幅输出值经运算转换后输出一双音复频的信号。

2.如权利要求1所述的交错取样式双音复频产生方法，其中该方法步骤(a)尚包括下列步骤：

a1)以一输入装置输入至少一输入信号于一控制器；

a2)使该控制器控制一行或列地址选择器输出一适当的行或列的地址值；

a3)以一行或列加法器使该行或列地址选择器的输出值与一行或列暂存器内的值相加为一行或列的地址累加值；

a4)令该行或列暂存器的该地址累加值锁住一个时钟周期，并在下一个时钟周期通过该行或列加法器使该行或列地址选择器的输出值与一行或列暂存器内的值相加。

3.如权利要求2所述的交错取样式双音复频产生方法，其中该方法步骤(a1)中的该输入装置系可为键盘、拨号器或电话机。

4.如权利要求1所述的交错取样式双音复频产生方法，其中该方法步骤(b)中其借助一交错取样式双音复频产生器于系统时钟的正半周及负半周分别交错取样该行或列的地址累加值，并将之输入至一解码器。

5.如权利要求1所述的交错取样式双音复频产生方法，其中该方法步骤(b)中的交错取样方式系将该行或列地址累加值分开在不同时刻加以取样利用，即该行或列地址累加值的取样时间系不同步。

6.如权利要求1所述的交错取样式双音复频产生方法，其中该方法步骤(c)中该解码器系接受该交错取样式双音复频产生器的控制以接受该行或列暂存器的该地址累加值，并将之转换成相对应该行或列之地址的一相对振幅值，该相对振幅值再输入至一可预乘输入值加法器。

7.如权利要求6所述的交错取样式双音复频产生方法，其中该相对振幅值系为一相对的数字正弦波输出值。

8.如权利要求7所述的交错取样式双音复频产生方法，其中该相对的数字正弦波输出值与真正所需的振幅值之间系为一比例关系，该比例关系可为一倍、大于一倍或小于一倍。

9.如权利要求1所述的交错取样式双音复频产生方法，其中该方法步骤(d)尚包括下列步骤：

d1)令该解码器的该输出振幅值输出至一可预乘输入值加法器；

d2)根据接受该交错取样信号产生装置的控制以决定该可预乘输入值加法器是否将该解码器的输出预乘一特定倍率抑或不乘；

d3)令该预乘特定倍率抑或不乘的结果与一加法暂存器的输出相加；

d4)令该加法暂存器同时锁住该相加的新结果直至下一次该解码器有新的输出时；

d5)令该加法暂存器锁住的新结果输出给一数字模拟转换器，借助一数字模拟转换器将该输入的数字信号转换成模拟双音复频的输出信号。

10.一种交错取样式双音复频产生器，包含：

一地址累加产生器，根据一输入信号产生至少一行地址累加值及至少一列地址累加值；

一解码器，电连接于下面交错取样信号产生装置并受其控制，用以接受一行或列地址累加值，并将该地址累加值转换成一相对应该行或列地址的相对振幅值；

其特征在于，还包含：

一交错取样信号产生装置，电连接于上述地址累加产生器，其系用以交错取样一行或列的地址累加值；

一可预乘输入值加法器，电连接于该解码器，可使该解码器的输出值预乘一预设值，并再经运算转换成一双音复频的输出信号。

11.如权利要求10所述的交错取样式双音复频产生器，其中该地址累加产生器尚包括：

一控制器，其系用以接收外界输入装置的信号以产生至少一输出控制信号；

一地址选择器，其系包括一行地址选择器及一列地址选择器；

一加法器，其系包括一行加法器及一列加法器；

一暂存器，其系包括一行暂存器及一列暂存器。

12.如权利要求11所述的交错取样式双音复频产生器，其中该控制器系用以控制该行地址选择器及该列地址选择器使产生至少一行或列的地址值。

13.如权利要求12所述的交错取样式双音复频产生器，其中该行及列的地址值各相对应一所需频率。

14.如权利要求11所述的交错取样式双音复频产生器，其中该行或列加法器系用以将该行或列地址选择器的输出值与该行或列暂存器内的值相加，该相加值再输入于该行或列暂存器。

15.如权利要求11所述的交错取样式双音复频产生器，其中该行或列暂存器系用以将该行或列加法器的输出锁住一个时钟周期，并在下一时钟周期提供一输出值予该行或列加法器使与该行或列地址选择器相加以产生一地址累加值，该地址累加值再输入于一解码器。

16.如权利要求10所述的交错取样式双音复频产生器，其中该交错取样信号产生装置系用以控制于一取样时钟的正半周及负半周的分别取样动作。

17.如权利要求10所述的交错取样式双音复频产生器，其中该交错取样信号产生装置系用以控制一可预乘输入值加法器是否预乘一预设值的动作。

18.如权利要求10所述的交错取样式双音复频产生器，其中该交错取样信号产生装置系用以产生一行或列输出切换信号、一列输出触发信号、一行输出触发信号。

19.如权利要求10所述的交错取样式双音复频产生器，其中该解码器系用以接受该交错取样信号产生装置的交错取样控制以使接受该行或列暂存器的地址累加值，并将该地址累加值转换成相对应该地址的相对振幅值输出。

20.如权利要求10所述的交错取样式双音复频产生器，其中该可预乘输入值加法器系为一加法器，其系接受该交错取样信号产生装置的控制以决定是否将该可预乘输入值加法器的至少一输入值预乘上至少一预设置抑或不乘，之后再与其它输入值相加。

21.如权利要求20所述的交错取样式双音复频产生器，其中该可预乘输入值加法器系用以将原为列的值乘以一倍率后成为行的振幅值，或是将原为行的值乘一倍率后成为列的振幅值。

22.如权利要求10所述的交错取样式双音复频产生器，其中该加法暂存器系用以将该可预乘输入值加法器的输出值锁住以供下一次该可预乘输入值加法器有新的输入值时供相加之后，并再将该新值锁住到下一次值改变时使用。

23.如权利要求10所述的交错取样式双音复频产生器，其中该数字模拟转换器系将来自该加法暂存器的并一数字信号，并将该数字信号转为一模拟信号输出。

24.如权利要求23所述的交错取样式双音复频产生器，其中该模拟信号输出系为C.C.I.T.T.Q.23所规范的一双音复频输出信号(DTMF)，或是合于规格误差的值。

25.如权利要求18所述的交错取样式双音复频产生器，其中该行或列输出切换信号系用以选择是将行暂存器抑或列暂存器的输出电连接到该解码器的输入端，并控制该预乘输入值加法器的输入端以选择所需预乘的一定值。

26.如权利要求18所述的交错取样式双音复频产生器，其中该列输出触发信号系于该解码器输出稳定之后，使该加法暂存器读入并锁住当时的可预乘输入值加法器的输出值，并同时可为该行加法器的触发信号，使该行加法器动作。

27.如权利要求18所述的交错取样式双音复频产生器，其中该行输出触发信号系于该解码器输出稳定之后，使该加法暂存器读入并锁住当时的可预乘输入值加法器的输出值，并同时可为该列加法器的触发信号，使该列加法器动作。

Images