CN1855727B - 具噪声整形功能的电路 - Google Patents

Abstract

一种具噪声整形功能的应用电路及方法，主要经由一模数转换器以将一第一模拟信号转换成一n位数字信号；一编码器以依据n位量化数字信号而产生p位数字信号；一控制电路以依据p位数字信号而产生多个控制信号；一内部n位数模转换器，其具有(2ⁿ-1)个具有元件不匹配特性的单位元件，而这些单位元件分别根据相对应的控制信号来执行数模转换的操作，藉以输出一第二模拟信号；以及一加法元件以依据第二模拟信号及一第三模拟信号而输出第一模拟信号；其中p为2的n次方减1，而n为大于1的整数。

Description

具噪声整形功能的电路

技术领域

本发明关于一种噪声整形(shaping noise)电路，特别是应用于模数转换电路中的噪声整形电路及其方法。

背景技术

在模数转换电路(analog-to-digital converting circuit)中，常会利用数模转换器(analog-to-digital converter；DAC)来形成一反馈路径。然而，多位数模转换器会因为元件不匹配的关系，而引起一非线性效应，并且，该非理想的线性转换特性若没经过修正(trim)或噪声整形的处理时，将等同于在模数转换电路的信号输入端加上一噪声源，进而降低整体电路的功效。相关技术与研究可参考美国专利第6,642,873、6,469,648、6,304,608、6,266,002、6,366,228及6,218,977号等美国专利；以及参考R.Schreier等学者所发表的文章(请参考「R.Schreier and B.Zhang，“Noise-ShapedMultibit D/A Convertor Employing Unit Elements，”Electronics letters，Vol.31，No.20，P1712-P1713，28^th Sep.1995」)、H.Lin等学者所发表的文章(请参考「H.Lin，J.Barreiro da Silva，B.Zhang and R.Schreier，“Multi-Bit DAC with Noise-Shaped Element Mismatch，”Connecting theWorld.，1996 IEEE International Symposium，Vol.1，P235-P238，May1996」)、L.Richard Carley所发表的文章(请参考「L.Richard Carley，“ANoise-Shaping Coder Topology for 15+Bit Converters，”IEEE Journalof Solid-State Circuits，Vol.24，No.2，P267-P273，Apr.1989」)、和R.T.Baird等学者所发表的文章(请参考「R.T.Baird and T.S.Fiez，“Linearity Enahncement of Multibit Δ∑ A/D and D/A Converters UsingData Weighted Averaging，”IEEE Transactions on Circuits and Systems-II：Analog and Digital Signal Processing，Vol.42，No.12，P753-P762，Dec.1995」)。

发明内容

有鉴于此，本发明的目的的一在于提供一种具噪声整形功能的应用电路及方法，用以对电路中的数模转换器所产生的非线性效应进行噪声整形。

本发明目的的一在于提供一种噪声整形电路，用于一模数转换电路，以对电路中的数模转换器所产生的非线性效应进行噪声整形。

为达上述目的，本发明所公开的具噪声整形功能的模数转换电路包括：一模数转换器、一编码器、一控制电路以及一模数转换单元。在此，模数转换器用以将模拟信号转换成一n位量化数字信号，接着经由编码器作用以产生相对应的p位数字信号，其中n为大于1的整数，p为大于n的整数；该p位数字信号经由控制电路的作用而产生相对应的多个控制信号，进而模数转换单元依据这些控制信号而产生相对应的模拟信号。

为达上述目的，本发明公开一种噪声整形电路，适用于一模数转换(analog-to-digital converting)电路，以于该模数转换电路依据第一和第二模拟信号产生一n位数字信号时进行噪声整形，该噪声整形电路包含：一编码器，用以依据n位数字信号产生一p位数字信号；一控制电路，用以依据p位数字信号产生至少一控制信号；以及一数模转换单元，用以依据控制信号产生该第二模拟信号。其中，n为大于1的整数，p为大于n的整数。

有关本发明的特征与实施，配合附图进行最佳实施例详细说明如下。

附图说明

图1为说明根据本发明一实施例的模数转换电路的系统结构图；

图2为说明根据本发明一实施例的噪声整形方法的流程图；

图3为说明图1中的控制电路的一实施例的系统结构图；

图4为说明图3中的滤波电路的一实施例的结构图；

图5为说明图3中的数字排序电路的一实施例的结构图；

图6为说明图3中的向量量化器的一实施例的结构图；及

图7为说明图1中的模数转换单元的一实施例的结构图。

主要元件符号说明

108    加法元件

110    模数转换器

112    回路滤波器

114               n位量化器

120               编码器

130               控制电路

132               向量量化器

132a              与非门

132b              解码器

132c              或门

134               滤波电路

135               延迟元件

135a              乘法元件

135b              乘法元件

135c              加法元件

135d              寄存元件

136               数字排序电路

136a              比较器

136b              加总器

136c              加法元件

136d              非门

138               加法元件

139               加法元件

140               模数转换单元

142-148           开关

GND               模拟接地端

H                 转移函数

MIN               最小值

N                 n位量化数字信号

Outx_0-Outx_14    解码结果(x为0-14的整数)

P                 p位数字信号

P<0>-P<14>        p位数字信号的每一位

S0-S14            加总器输出的n位信号

S0<3:0>-S14<3:0>  第一加总结果

SA              模拟信号

SD              数字信号

Sd<p-1:0>       第二输出信号

Sd<0>-Sd<14>    第二输出信号

Sv              控制信号

Sv<p-1:0>       控制信号

Sv<0>-Sv<14>    控制信号

Se<p-1:0>       第一输出信号

Su              第三输出信号

SUMx            总和值

SUM0-SUM14      总和值

Sy<p-1:0>       反馈信号

Vref            参考电平

步骤210根据数字信号的逻辑迭加结果产生一预处理信号

步骤220量化预处理信号，以形成n位量化数字信号

步骤230编码，以产生p位数字信号

步骤240根据该p位数字信号而产生数字控制信号

步骤250根据控制信号提供对应于n位量化数字信号的模拟信号

步骤260逻辑迭加输入的模拟信号及对应于n位量化数字信号的模拟信号

具体实施方式

请参照图1，为根据本发明一实施例的模数转换电路，其包括：一模数转换器110、一编码器120、一控制电路130、一模数转换单元140及一加法元件108，其中n为大于1的整数。

该模数转换器110用以将模拟信号转换成一n位量化数字信号N，即输出的数字信号SD。于本实施例中，该模数转换器110可为一n位积分三角调制器(∑-Δmodulator)，其包括一回路滤波器112以及一n位量化器(quantizer)114。于此，回路滤波器112根据加法元件108的输出结果而产生一预处理信号，该预处理信号再经n位量化器114量化而输出n位量化数字信号N。

编码器120耦接至模数转换器110，用以依据n位量化数字信号N产生相对应的p位数字信号P，其中p为大于n的整数。于本实施例中，p可为2的n次方减1。

另外，控制电路130会依据p位数字信号P来产生至少一控制信号Sv，并将其输出给模数转换单元140。于本实施例中，该模数转换单元140可为一内部n位数模转换器，其中含有(2ⁿ-1)个具有元件误差的单位元件，并且这些单位元件可根据控制电路130输出的控制信号Sv而提供对应于n位量化数字信号N的模拟信号。

在本实施例中，控制电路130包括：一向量量化器及一反馈电路。其中，该反馈电路主要由一滤波电路和一数字排序电路所组成。于此，向量量化器可将p位数字信号P向量化，滤波电路可加强或改善输入的向量化的p位数字信号P的特性，而数字排序电路则可找出经滤波电路作用后的向量信号的最小值。此外，该向量量化器会根据滤波电路和数字排序电路所反馈的信号的大小以及编码器120输入的p位数字信号P，而输出控制信号Sv。于此，滤波电路可为一有限脉冲响应滤波器或为一无限脉冲响应滤波器。

在本实施例中，模数转换单元140含有开关电路，其依据控制信号Sv而将(2ⁿ-1)个单位元件分别耦接至一参考电平或模拟接地端，藉以根据控制电路130输出的控制信号Sv来提供对应于n位量化数字信号N的模拟信号。例如，对某一控制信号而言，当其对应“逻辑1”时，该对应“逻辑1”的控制信号所对应的单位元件即会耦接至参考电平，而当其对应“逻辑0”时，该对应“逻辑0”的控制信号所对应的单位元件即会耦接至模拟接地端。

由于数模转换器噪声的定义为具元件误差的数模转换器与理想数模转换器间输出的差值，而内部数模转换器根据控制电路产生的控制信号而操作，因此，只要选择具有适当转移函数的滤波电路，即可将因数模转换器的元件不匹配所造成的噪声加以整形。

以下详细说明本发明所公开的噪声整形电路的操作原理。参照图1、2，于模数转换器110中的回路滤波器112接收加法元件108的输出，并据以产生一预处理信号(步骤210)；接着n位量化器114量化该预处理信号，并产生一n位量化数字信号N(步骤220)；该n位量化数字信号N由编码器120接收，并将其编码成p位数字信号P(步骤230)，其中p可为2的n次方减1。并且，在本实施例中，该编码器可为一温度编码器。在此，以n＝3、p＝8为例，说明一实施例的编码器120的编码方式，可如表一所示。

表一

N	P
		000	0000000
001	1000000
		010	1100000
011	1110000
		100	1111000

N	P
		101	1111100
110	1111110
		111	1111111

经编码器120编码后的p位的数字信号P输入至控制电路130，而控制电路130则据以产生数字控制信号Sv(步骤240)。于本实施例中，该控制电路130可包含向量量化器132和一反馈电路；并且该反馈电路具有滤波电路134、数字排序电路136以及加法元件138、139，如图3所示。请参照图3，该向量量化器132用以将输入的p位数字信号P向量化以形成向量信号，接着滤波电路134加强或改善输入的向量信号的特性，再由数字排序电路136找出输入的向量信号中的最小值MIN。换句话说，加法元件139依据向量量化器132产生的控制信号Sv<p-1:0>和反馈信号Sy<p-1:0>而产生一第一输出信号Se<p-1:0>，接着，滤波电路134将接收到的第一输出信号Se<p-1:0>进行滤波，以产生一第二输出信号Sd<p-1:0>，再利用数字排序电路136取得第二输出信号Sd<p-1:0>的最小值MIN，据以输出一第三输出信号Su，而后，再由加法元件138逻辑迭加第二输出信号Sd<p-1:0>和第三输出信号Su，因而得到反馈信号Sy<p-1:0>。

图3中，粗线表示向量信号传送路径，而细线表为单一信号传送路径，另外，Sv<p-1:0>为向量量化器132的输出(即，控制信号)、Se<p-1:0>为滤波电路134的输入(即，第一输出信号)、Sd<p-1:0>为滤波电路134的输出(即，第二输出信号)、Su为Sd<p-1:0>的最小值的负数(即，第三输出信号)、而Sy<p-1:0>为Sd<P-1:0>加上Su后的值(即，反馈信号)；再者，H为滤波电路134的转移函数。

于本实施例中，向量量化器132根据反馈信号Sy<p-1:0>的大小和p位数字信号P中“逻辑1”的个数而决定输出值，当p位数字信号P中没有“逻辑1”时，则输出的控制信号Sv<p-1:0>皆为“逻辑0”。而，当p位数字信号P中有一个“逻辑1”时，若假设反馈信号Sy<p-1:0>中最大者为Sy<k>，且0≤k≤p-1，则控制信号Sv<p-1:0>中的Sv<k>为“逻辑1”，而Sv<i>为

“逻辑0”，且i≠k。此外，当p位数字信号P中有两个“逻辑1”时，若假设反馈信号Sy<p-1:0>中最大两者为Sy<k>、Sy<l>，且0≤k、l≤p-1，则控制信号Sv<p-1:0>中的Sv<k>、Sv<l>皆为“逻辑1”，而Sv<i>为“逻辑0”，且i≠k、1，依此类推。再者，当有超过两者以上的Sy相等时，则以括号<>内的值较大者优先输出为“逻辑1”。

其中，于一固定的模数转换单元140(于此，可为一内部n位数模转换器)的误差量可因滤波电路134的转移函数H而整形，因此适当选择滤波电路134的转移函数H即可使整个系统呈现收敛状态，亦即可对模数转换单元140的误差量进行噪声整形，如此一来，将可减少模数转换单元140因元件不匹配所造成的误差量。

于该实施例中，该滤波电路134可为一无限脉冲响应滤波器(InfiniteImpulse Response；IIR)，或着为一有限脉冲响应滤波器(Finite ImpulseResponse；FIR)，其中于高频时，有限脉冲响应滤波器相较于无限脉冲响应滤波器来说，其会将噪声放大，因此需要较多位(bit)数来容纳较大的数据值范围，藉以避免滤波电路134的反馈路径产生数据溢流(overflow)的问题。

参照图4，为滤波电路的一实施例的结构图。如图4所示，该无限脉冲响应滤波器包含m组延迟元件135，其中m为大于1的整数，且每一延迟元件135包含二个乘法元件135a、135b、一加法元件135c以及一寄存元件135d。由于无限脉冲响应滤波器的运作原理为本领域的技术人员所熟知，故于该不再赘述。

图5和图6为说明图3中的数字排序电路136和向量量化器132的实施例的系统结构图；于本实施例中，以n＝4、p＝15为例进行各元件的运作原理的说明。图5为数字排序电路的一实施例的结构图，其中数字排序电路136包含数个比较器136a、数个加总器136b、数个加法元件136c以及数个非门136d。于该实施例中，各个比较器136a分别比较Sd<x>、Sd<y>，且0≤x、y≤14；其中，当Sd<x>大于Sd<y>时，比较器136a输出“逻辑1”；反之，比较器136a则输出“逻辑0”。而，各个加法元件136c分别逻辑迭加一组比较器136a的输出以输出一总和值SUMx(0≤x≤14)。接着，各个加总器136b则接收所有的总和值SUMx，并分别判断那一加法元件136c所输出的值SUMx等于y，于此，加总器136b依据判断结果而输出n位信号S0-S14为其所对应的x，藉以得到第三输出信号Su。

另外，图6为向量量化器的一实施例的结构图，其中向量量化器132由多个与非门132a、多个解码器132b以及多个或门132c所组成。请参考图2、图5及图6，，一加法元件138逻辑迭加加总器136b输出的第三输出信号Su与滤波电路134输出的第二输出信号Sd<p-1:0>，而输入一第一加总结果S0<3:0>-S14<3:0>(即，反馈信号Sy<p-1:0>)至与非门132a，同时，编码器输出的p位数字信号P亦输入至与非门132a。于是，每一与非门132a则分别逻辑加总第一加总结果中之一位S0<0>、S0<1>、S0<2>、S0<3>、、、S13<2>、S13<3>、S14<0>、S14<1>、S14<2>或S14<3>和p位数字信号中之一位P<0>、P<1>、、、P<13>或P<14>，并提供一第二加总结果给解码器132b。各个解码器132b分别接收四个与非门132a输出的第二加总结果，并将其解码后输出解码结果Outx_0-Outx_14，且0≤x≤14，其解码方式如表二。

表二

解码器的输入	解码器的输出
		1111	100000000000000
1110	010000000000000
		1101	001000000000000
1100	000100000000000
		1011	000010000000000
1010	000001000000000

解码器的输入	解码器的输出
		1001	000000100000000
1000	000000010000000
		0111	000000001000000
0110	000000000100000
		0101	000000000010000
0100	000000000001000
		0011	000000000000100
0010	000000000000010
		0001	000000000000001
0000	000000000000000

因此，经由多个或门132c分别将各解码器132b输出的一组解码结果逻辑加总以输出多个控制信号Sv<0>、Sv<1>...Sv<14>，分组方式为Out0_0、Out1_0...Out14_0为一组，而Out0_1、Out1_1...Out14_1为一组，依此类推。

其中，模数转换单元140可为一内部n位数模转换器，其通常以数个单位元件实现，例如：电容、电阻或电流开关。参照图7，为数模转换单元的一实施例的结构图，于该实施例中，具有(2ⁿ-1)个单位元件且以n＝3为例；图中，开关142-148依据控制信号Sv而选择性地连接参考电平Vref或模拟接地端GND，藉以根据控制信号Sv来提供对应于n位量化数字信号N的模拟信号(步骤250)。本实施例中，当控制信号为”逻辑1”时，开关连接至参考电平Vref；反之，控制信号为”逻辑0”时，开关连接至模拟接地端GND。于此，由于n位数模转换器的结构与运作原理为本领域的技术人员所熟知，故于此不再赘述。

最后，产生的对应于n位量化数字信号N的模拟信号则反馈至加法元件108，而加法元件108则将其与模拟信号SA进行逻辑迭加(步骤260)，以得到模拟信号并输出给回路滤波器112。

本发明虽以优选实施例公开如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围的情况下，可进行更动与修改，因此本发明的保护范围以所提出的权利要求所限定的范围为准。

Claims (8)

1.一种具有噪声整形功能的模数转换电路，用来依据一第一模拟信号产生一n位数字信号，包括：

一加法元件，用以依据该第一模拟信号及一第二模拟信号而输出一第三模拟信号；

一模数转换器，用以将该第三模拟信号转换成该n位数字信号；

一编码器，用以依据该n位数字信号产生一p位数字信号；

一向量量化器，用以产生一控制信号；

一反馈电路，用以依据该控制信号产生一反馈信号给该向量量化器；及

一数模转换单元，用以依据该控制信号产生该第二模拟信号；

其中，该向量量化器依据该p位数字信号及该反馈信号而产生该控制信号；该n为大于1的整数，且该p为大于n的整数。

2.如权利要求1所述的具有噪声整形功能的模数转换电路，其中该编码器为一温度编码器。

3.如权利要求1所述的具有噪声整形功能的模数转换电路，其中该反馈电路包含：

一第一加法元件，用以依据该反馈信号和该控制信号而产生一第一输出信号；

一滤波电路，用以进行该第一输出信号的滤波以产生一第二输出信号，其中该滤波电路为一无限响应滤波器和一有限响应滤波器中之一；

一数字排序电路，用以取得该第二输出信号的最小值，以产生一第三输出信号；及

一第二加法元件，用以依据该第二和该第三输出信号而产生该反馈信号。

4.如权利要求1所述的具有噪声整形功能的模数转换电路，其中该p等于2的n次方减1。

5.一种噪声整形电路，适用于一模数转换电路，用以于该模数转换电路依据一第一模拟信号及一第二模拟信号产生一n位数字信号时进行噪声整形，该噪声整形电路包括：

一编码器，用以依据该n位数字信号产生一p位数字信号，其中该n为大于1的整数，且该p为大于n的整数；

一向量量化器，用以产生一控制信号；

一反馈电路，用以依据该控制信号产生一反馈信号给该向量量化器；及

一模数转换单元，用以根据该控制信号产生该第二模拟信号；

其中，该向量量化器依据该p位数字信号及该反馈信号而产生该控制信号。

6.如权利要求5所述的噪声整形电路，其中该编码器为一温度编码器。

7.如权利要求5所述的噪声整形电路，其中该反馈电路包括：

一第一加法元件，用来依据该控制信号及该反馈信号产生一第一输出信号；

一滤波电路，用以进行该第一输出信号的滤波以产生一第二输出信号，其中该滤波电路为一无限响应滤波器和一有限响应滤波器中之一；以及

一数字排序电路，用以取得该第二输出信号的最小值，以产生一第三输出信号；及

一第二加法元件，用来依据该第二和该第三输出信号产生该反馈信号。

8.如权利要求5所述的噪声整形电路，其中该p等于2的n次方减1。

Images