CN110176434A - 一种半导体芯片边缘和框架的绝缘封装方法及绝缘隔片 - Google Patents
一种半导体芯片边缘和框架的绝缘封装方法及绝缘隔片 Download PDFInfo
- Publication number
- CN110176434A CN110176434A CN201910559900.2A CN201910559900A CN110176434A CN 110176434 A CN110176434 A CN 110176434A CN 201910559900 A CN201910559900 A CN 201910559900A CN 110176434 A CN110176434 A CN 110176434A
- Authority
- CN
- China
- Prior art keywords
- chip
- terminal structure
- insulating spacer
- mesh
- graphics field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 125000006850 spacer group Chemical group 0.000 title claims abstract description 30
- 238000000034 method Methods 0.000 title claims abstract description 28
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 239000002184 metal Substances 0.000 claims abstract description 32
- 238000005538 encapsulation Methods 0.000 claims abstract description 17
- 239000005022 packaging material Substances 0.000 claims abstract description 13
- 238000000465 moulding Methods 0.000 claims abstract description 5
- 238000010030 laminating Methods 0.000 claims abstract description 3
- 239000004568 cement Substances 0.000 claims description 10
- 238000009413 insulation Methods 0.000 claims description 3
- 238000005192 partition Methods 0.000 claims 3
- 238000010586 diagram Methods 0.000 description 4
- 238000003466 welding Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000000007 visual effect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Dispersion Chemistry (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本发明涉及一种半导体芯片边缘和框架的绝缘封装方法及绝缘隔片，其中绝缘封装方法包括，步骤一：根据芯片晶圆的尺寸制作用于覆盖芯片终端结构图形区域的绝缘隔片；步骤二，绝缘隔片对准位置覆合在芯片的终端结构图形区域并高温固化后划片；步骤三，基于步骤二得到的芯片焊接在金属框架上，经塑封料完全覆盖包裹完毕成型后完成封装。本发明针对封装过程中需要芯片背面的终端结构图形区域和金属框架绝缘封装，采用绝缘隔片进行封装具有种成本低，工艺简单，可靠性高等优点。
Description
技术领域
本发明涉及半导体器件的封装技术领域，尤其涉及一种半导体芯片边缘和框架的绝缘封装方法及绝缘隔片。
背景技术
现有的背面有终端结构图形的功率器件在封装过程中，需要功率器件的终端结构的图形区域和封装的金属框架隔离，不然会造成功率器件的终端结构图形部分和金属框架短路，这样器件就会失效。
以前背面有终端结构的图形的功率器件，如双台面可控硅、共阳二极管等等成品，每年封装的量在数十亿只，在封装过程中是采取芯片的终端结构的图形部分和金属框架隔离的方法：在金属框架4上面制造一个小于芯片有源区的凸台3，如图1所示，芯片的有源区域和框架接触，进一步注入塑封料5的过程中，塑封料5填入芯片1和金属框架4之间，通过填入的塑封料5使得芯片1的终端结构图形区域和金属框架4隔离。这种封装方法的塑封料、框架、芯片封装过程对位等等要求很高，成本高，另外是产品封装过程中应力很大，造成产品可靠性差。
因此，对于半导体器件在封装过程中需要芯片背面的终端结构图形区域和金属框架绝缘，发明一种塑封料、金属框架及封装工艺要求低的工艺技术，同时能够提高封装好成品的可靠性具有很好的市场。
发明内容
本发明的目的在于提供一种半导体芯片边缘和框架的绝缘封装方法及绝缘隔片，旨在解决现有封装过程中采用凸台隔离芯片的终端结构图形区域与金属框架，在塑封料填充芯片和金属框架过程中应力大，造成产品可靠性差且芯片与金属框架对位要求高等问题。
为实现上述目的，本发明的技术方案如下：
一种半导体芯片边缘和框架的绝缘封装方法，包括如下步骤：
步骤一：根据芯片晶圆的尺寸制作用于覆盖芯片终端结构图形区域的绝缘隔片；
步骤二，绝缘隔片对准位置覆合在芯片的终端结构图形区域并高温固化后划片；
步骤三，基于步骤二得到的芯片焊接在金属框架上，经塑封料完全覆盖包裹完毕成型后完成封装。
进一步地，所述绝缘隔片为丝网，根据芯片晶圆的尺寸大小制作丝网的网眼，芯片的有源区域放置在大网眼上，芯片终端图形区域相接触的丝径上涂抹绝缘胶。
进一步地，所述绝缘隔片为绝缘膜，根据芯片晶圆的尺寸大小制作用于覆盖芯片终端结构图形区域的绝缘膜，所述绝缘膜为可粘连的中空结构，四周边缘粘连芯片终端图形区域，中空部位对准芯片有源区域。
一种绝缘隔片，用于隔离芯片的终端结构图形区域和金属框架，其特征在于：所述绝缘隔片为丝网或绝缘膜，所述丝网的网眼用于放置芯片的有源区域，网眼四周的丝径上涂抹有绝缘胶，用于覆盖芯片的终端结构图形区域；所述绝缘膜为可粘连的中空结构，四周边缘粘连芯片的终端结构图形区域。
进一步地，所述丝网的网眼根据芯片晶圆的尺寸大小制作，芯片的有源区域放置在网眼上，与芯片的终端结构图形区域相接触的丝径上涂抹绝缘胶。
进一步地，所述绝缘膜根据芯片晶圆的尺寸大小制作用于覆盖芯片终端结构图形区域的绝缘膜，四周边缘粘连芯片的终端结构图形区域。
进一步地，每张所述丝网包括由丝径组成的若干个网眼，且每个网眼直径等于或小于芯片有源区域的直径，每个网眼用于放置芯片的有源区域。
进一步地，每张所述绝缘膜形成若干个中空结构，中空结构的直径等于或小于芯片有源区域的直径，每个中空结构用于放置芯片的有源区域。
本发明的用于隔离半导体芯片边缘和框架的绝缘封装方法及绝缘隔片，针对封装过程中，避免功率器件的终端结构图形部分和金属框架接触而短路，需要芯片背面的终端结构图形区域和金属框架绝缘封装，采用绝缘隔片进行封装具有种成本低，工艺简单，可靠性高等优点。
附图说明
构成说明书一部分的附图描述了本发明的实施例，并且连同描述一起用于解释本发明的原理，参照附图，可以更加清楚地理解本发明，其中：
图1是现有芯片与金属框架绝缘封装的结构示意图；
图2是本发明一实施例中丝网的结构示意图；
图3是本发明一实施例中采用丝网进行芯片有源区域与金属框架隔离的丝网结构示意图；
图4是本发明一实施例中采用绝缘膜进行芯片有源区域与金属框架隔离的绝缘膜结构示意图；
附图标记说明：1、芯片，2、焊接区域，3、凸台，4、金属框架，5、塑封料，6、丝网，61、绝缘胶，7、绝缘膜。
具体实施方式
下面结合附图和实施例对本发明的技术方案做进一步的详细说明。
本发明的一种半导体芯片边缘和框架的绝缘封装方法，使用绝缘隔片对芯片1的终端结构图形区域与金属框架4进行隔离，防止芯片1的终端结构图形区域与金属框架4接触而短路，从而导致芯片失效的现象。
采用绝缘隔片进行隔离，当绝缘隔片为丝网6时，具体绝缘封装的步骤如下：
步骤一：根据芯片晶圆的尺寸如4寸片、5寸片、6寸片，制作可以涂覆绝缘胶的丝网6；
步骤二，丝网6和芯片1的有源区域对准后，在芯片1的终端结构图形区域对应的丝网6网径上涂覆绝缘胶61，待高温固化后划片；
步骤三，基于步骤二得到的芯片1，有源区域作为焊接区域2焊接在金属框架4上，经塑封料5完全覆盖包裹完毕成型后完成封装。
当绝缘隔片为绝缘膜7时，芯片1边缘和金属框架4的具体绝缘封装的步骤如下：
步骤一：根据芯片晶圆的尺寸如4寸片、5寸片、6寸片，制作用于芯片边缘终端结构图形区域可以覆盖同时露出芯片和金属框架接触的有源区域的绝缘膜7；
步骤二，绝缘膜7对准粘连在芯片1的终端结构图形区域并高温固化后划片；
步骤三，基于步骤二得到的芯片1焊接在金属框架4上，经塑封料5完全覆盖包裹完毕成型后完成封装。
本发明使用的绝缘隔片包括丝网6或绝缘膜7两种。
如图2和图3所示，当使用丝网6时，根据芯片晶圆的尺寸大小制作丝网6的网眼，丝网6的网眼直径等于或小于芯片1有源区域的直径，网眼对准放置芯片1的有源区域并作为焊接区域2，网眼四周的丝径上涂抹有绝缘胶61，用于覆盖芯片1的终端图形区域；每张丝网6包括若干个由丝径围成的网眼，每个网眼用于对准放置芯片1的有源区域。
如图4所示，当使用绝缘膜7时，根据芯片晶圆的尺寸大小制作用于覆盖芯片终端图形区域的绝缘膜7，绝缘膜7为可粘连的中空结构，中空结构的直径等于或小于芯片1的有源区域的直径，四周边缘粘连芯片1的终端结构图形区域，中空部位对准芯片1的有源区域并作为焊接区域2。每张绝缘膜7包括若干个由绝缘膜7围成的中空结构，每个中空结构用于对准放置芯片1的有源区域。
本发明的用于隔离半导体芯片边缘和金属框架的绝缘封装方法及绝缘隔片，针对封装过程中需要芯片背面的终端结构图形区域和金属框架绝缘的封装，采用绝缘隔片进行封装具有种成本低，工艺简单，可靠性高等优点，解决了现有绝缘封装技术中采用金属框架上方设置凸台的方式致使在塑封料填充过程中应力大等问题。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是，以上所述仅为本发明的具体实施方式，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应含在本发明的保护范围之内。
Claims (8)
1.一种半导体芯片边缘和框架的绝缘封装方法，其特征在于，包括如下步骤：
步骤一：根据芯片晶圆的尺寸制作用于覆盖芯片终端结构图形区域的绝缘隔片；
步骤二，绝缘隔片对准位置覆合在芯片的终端结构图形区域并高温固化后划片；
步骤三，基于步骤二得到的芯片焊接在金属框架上，经塑封料完全覆盖包裹完毕成型后完成封装。
2.根据权利要求1所述的半导体芯片边缘和框架的绝缘封装方法，其特征在于：所述绝缘隔片为丝网，根据芯片晶圆的尺寸大小制作丝网的网眼，芯片的有源区域放置在大网眼上，芯片终端图形区域相接触的丝径上涂抹绝缘胶。
3.根据权利要求1所述的半导体芯片边缘和框架的绝缘封装方法，其特征在于：所述绝缘隔片为绝缘膜，根据芯片晶圆的尺寸大小制作用于覆盖芯片终端结构图形区域的绝缘膜，所述绝缘膜为可粘连的中空结构，四周边缘粘连芯片终端图形区域，中空部位对准芯片有源区域。
4.一种绝缘隔片，用于隔离芯片的终端结构图形区域和金属框架，其特征在于：所述绝缘隔片为丝网或绝缘膜，所述丝网的网眼用于放置芯片的有源区域，网眼四周的丝径上涂抹有绝缘胶，用于覆盖芯片的终端结构图形区域；所述绝缘膜为可粘连的中空结构，四周边缘粘连芯片的终端结构图形区域。
5.根据权利要求4所述的绝缘隔片，其特征在于：所述丝网的网眼根据芯片晶圆的尺寸大小制作，芯片的有源区域放置在网眼上，与芯片的终端结构图形区域相接触的丝径上涂抹绝缘胶。
6.根据权利要求4所述的绝缘隔片，其特征在于：所述绝缘膜根据芯片晶圆的尺寸大小制作用于覆盖芯片终端结构图形区域的绝缘膜，四周边缘粘连芯片的终端结构图形区域。
7.根据权利要求5所述的绝缘隔片，其特征在于：每张所述丝网包括由丝径组成的若干个网眼，且每个网眼直径等于或小于芯片有源区域的直径，每个网眼用于放置芯片的有源区域。
8.根据权利要求6所述的绝缘隔片，其特征在于：每张所述绝缘膜形成若干个中空结构，中空结构的直径等于或小于芯片有源区域的直径，每个中空结构用于放置芯片的有源区域。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910559900.2A CN110176434A (zh) | 2019-06-26 | 2019-06-26 | 一种半导体芯片边缘和框架的绝缘封装方法及绝缘隔片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910559900.2A CN110176434A (zh) | 2019-06-26 | 2019-06-26 | 一种半导体芯片边缘和框架的绝缘封装方法及绝缘隔片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110176434A true CN110176434A (zh) | 2019-08-27 |
Family
ID=67698985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910559900.2A Pending CN110176434A (zh) | 2019-06-26 | 2019-06-26 | 一种半导体芯片边缘和框架的绝缘封装方法及绝缘隔片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110176434A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH088395A (ja) * | 1994-06-21 | 1996-01-12 | Nissan Motor Co Ltd | パワーデバイスチップの実装構造 |
| JP2005039170A (ja) * | 2003-06-27 | 2005-02-10 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| EP2017887A1 (en) * | 2007-07-20 | 2009-01-21 | ABB Research Ltd. | Package for electronic components and method for packaging semiconductor devices |
| JP2014110277A (ja) * | 2012-11-30 | 2014-06-12 | Mitsubishi Electric Corp | 半導体素子、半導体装置 |
| EP2800130A1 (en) * | 2013-04-29 | 2014-11-05 | ABB Technology AG | Chip-to-substrate transient liquid phase bonding using a spacer |
| CN209859936U (zh) * | 2019-06-26 | 2019-12-27 | 无锡明祥电子有限公司 | 一种用于隔离半导体芯片边缘和金属框架的绝缘隔片 |
-
2019
- 2019-06-26 CN CN201910559900.2A patent/CN110176434A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH088395A (ja) * | 1994-06-21 | 1996-01-12 | Nissan Motor Co Ltd | パワーデバイスチップの実装構造 |
| JP2005039170A (ja) * | 2003-06-27 | 2005-02-10 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| EP2017887A1 (en) * | 2007-07-20 | 2009-01-21 | ABB Research Ltd. | Package for electronic components and method for packaging semiconductor devices |
| JP2014110277A (ja) * | 2012-11-30 | 2014-06-12 | Mitsubishi Electric Corp | 半導体素子、半導体装置 |
| EP2800130A1 (en) * | 2013-04-29 | 2014-11-05 | ABB Technology AG | Chip-to-substrate transient liquid phase bonding using a spacer |
| CN209859936U (zh) * | 2019-06-26 | 2019-12-27 | 无锡明祥电子有限公司 | 一种用于隔离半导体芯片边缘和金属框架的绝缘隔片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102903642B (zh) | 一种将芯片底部和周边包封的芯片级封装方法 | |
| CN105206618B (zh) | 一种阵列基板、显示面板、显示装置及制作方法 | |
| CN102610533B (zh) | 注射封胶系统及其方法 | |
| CN103531725A (zh) | 电激发光组件及其封装方法 | |
| CN108012056A (zh) | 一种摄像模组封装工艺及结构 | |
| CN104167509A (zh) | 窄边框oled显示器件的封装结构及封装方法 | |
| WO2016045595A3 (zh) | 路由器适配方法、装置及终端设备 | |
| CN209418492U (zh) | 一种多排单基岛带锁胶孔的引线框架及其sot33-5l封装件 | |
| CN110176434A (zh) | 一种半导体芯片边缘和框架的绝缘封装方法及绝缘隔片 | |
| CN107591494B (zh) | 一种oled器件及其封装方法 | |
| CN209859936U (zh) | 一种用于隔离半导体芯片边缘和金属框架的绝缘隔片 | |
| CN104600041A (zh) | 一种双面散热半导体的封装结构及其封装方法 | |
| CN203674199U (zh) | 绝缘封装引线框架 | |
| CN109786575A (zh) | 有机封装层、显示基板的形成方法、显示基板、显示装置 | |
| CN105183209A (zh) | 触摸显示屏及其制备方法和贴合胶治具 | |
| CN205609510U (zh) | 一种基于单基岛sot23引线框架的多芯片封装结构 | |
| US20090191669A1 (en) | Method of encapsulating an electronic component | |
| CN206076286U (zh) | 一种led器件和led显示屏 | |
| CN204271072U (zh) | 引线框架封装结构 | |
| CN106601714A (zh) | 一种活动顶针内绝缘封装结构及其工艺方法 | |
| CN204172438U (zh) | 一种双层pi膜 | |
| CN109449143A (zh) | 一种用于基站的新型封装大浪涌tvs器件及其制备方法 | |
| CN203589000U (zh) | 一种基于无框架csp封装背面植球塑封封装件 | |
| CN104325726A (zh) | 一种双层pi膜及其对应的贴合工艺 | |
| CN203134852U (zh) | 包含衬底平台的白光led封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |