CN110164373B - 一种像素驱动电路及其制备方法、oled显示面板 - Google Patents

一种像素驱动电路及其制备方法、oled显示面板 Download PDF

Info

Publication number
CN110164373B
CN110164373B CN201910444513.4A CN201910444513A CN110164373B CN 110164373 B CN110164373 B CN 110164373B CN 201910444513 A CN201910444513 A CN 201910444513A CN 110164373 B CN110164373 B CN 110164373B
Authority
CN
China
Prior art keywords
electrode
interlayer dielectric
dielectric layer
source
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910444513.4A
Other languages
English (en)
Other versions
CN110164373A (zh
Inventor
黄勇潮
成军
王东方
刘军
张扬
王庆贺
周斌
何敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910444513.4A priority Critical patent/CN110164373B/zh
Publication of CN110164373A publication Critical patent/CN110164373A/zh
Priority to PCT/CN2020/075610 priority patent/WO2020238288A1/zh
Application granted granted Critical
Publication of CN110164373B publication Critical patent/CN110164373B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明涉及显示技术领域，公开了一种像素驱动电路及其制备方法、OLED显示面板、显示装置，该像素驱动电路包括：驱动晶体管和存储电容，其中，驱动晶体管包括：依次层叠设置于衬底基板上的有源层、栅绝缘层、栅极、层间介质层和源漏电极；存储电容包括：依次层叠设置的第一电极、层间介质层和第二电极，第一电极与源漏电极中的漏电极电连接，第二电极与源漏电极同层设置且相互绝缘，第二电极与栅极电连接；层间介质层位于第一电极和第二电极之间部分的厚度小于其它部分的厚度。该像素驱动电路中，在电容区的层间介质层的厚度较薄，则电容区的面积不发生变化，电容区的层面介质层厚度减小，电容增大，有效提高驱动晶体管效率，提高像素亮度。

Description

一种像素驱动电路及其制备方法、OLED显示面板
技术领域
本发明涉及显示技术领域，特别涉及一种像素驱动电路及其制备方法、OLED显示面板、显示装置。
背景技术
在OLED显示领域，在阵列基板的TFT工艺中，由于高PPI的技术不断发展，要求阵列基板中的金属的厚度越来越厚，相应的绝缘层的厚度也越来越厚，由于绝缘层的厚度增加，相应的每个子像素单元中的电容区域的绝缘层厚度也会增加，如此，就会导致子像素单元的存储电容Cst减小，从而容易导致TFT效率下降。
发明内容
本发明公开了一种像素驱动电路及其制备方法、OLED显示面板、显示装置，该像素驱动电路中，对比于现有技术中在电容区的部位的层间介质层，本发明实施例中的在电容区的层间介质层的厚度较薄，则电容区的面积不发生变化，电容区的层面介质层厚度减小，电容增大，可以有效提高驱动晶体管的效率，提高像素亮度。
为达到上述目的，本发明提供以下技术方案：
一种像素驱动电路，包括：驱动晶体管和存储电容，其中，
所述驱动晶体管包括：依次层叠设置于衬底基板上的有源层、栅绝缘层、栅极、层间介质层和源漏电极；
所述存储电容包括：依次层叠设置的第一电极、所述层间介质层和第二电极，所述驱动晶体管的有源层中导体化部分的一部分构成所述第一电极，所述第一电极与所述驱动晶体管的源漏电极中的漏电极电连接，所述第二电极与所述源漏电极同层设置且相互绝缘，所述第二电极与所述栅极电连接；
所述层间介质层位于所述第一电极和第二电极之间部分的厚度小于其它部分的厚度。
上述像素驱动电路中包括有驱动晶体管和存储电容，驱动晶体管包括一次层叠设置的有源层、栅绝缘层、栅极、层间介质层和源漏电极，上述驱动晶体管的有源层中与栅极相对的部分为半导体，需要与源漏电极连接的部分为导体化，存储电容包括依次层叠设置的第一电极、上述层间介质层和第二电极，第一电极和第二电极相对的区域会构成一个电容区，其中，第一电极可以为上述驱动晶体管的有源层中导体化部分中的一部分构成，且第一电极与驱动晶体管的源漏电极中的漏电极电连接，即，第一电极可以由有源层中与驱动晶体管的源漏电极中的漏电极对应的部分的一部分构成，即有源层中与源漏电极中的漏电极对应的导体化部分划分为两部分，一部分与源漏电极中的漏电极相对电连接，另一部分构成第一电极，第二电极为与驱动晶体管的源漏电极同层设置且相互绝缘的一个电极，且第二电极与驱动晶体管的栅极电连接，其中，层间介质层中位于第一电极与第二电极之间且与第一电极和第二电极相对的部分的厚度小于其它部分的厚度，即，层间介质层中位于电容区的部分的厚度比其它部分薄，相比于现有技术中，层间介质层的厚度一致，则对比于现有技术中在电容区的部位的层间介质层，本发明中的在电容区的层间介质层的厚度较薄，则电容区的面积不发生变化，电容区的层面介质层厚度减小，电容增大，可以有效提高驱动晶体管的效率，提高像素亮度。
优选地，所述层间介质层位于所述第一电极与所述第二电极之间部分的厚度大于或等于
Figure BDA0002073189240000021
且小于等于
Figure BDA0002073189240000022
优选地，所述层间介质层位于所述第一电极与所述第二电极之间部分的厚度为
Figure BDA0002073189240000023
优选地，所述第一电极位于所述有源层中半导体部分的一侧，且所述第一电极和所述有源层中半导体部分在所述衬底基板上的正投影位于所述源漏电极中的源电极和漏电极在所述衬底基板上的正投影之间。
优选地，所述像素驱动电路还包括开关晶体管，所述开关晶体管的栅极与第一扫描信号线电连接，所述开关晶体管的源漏电极与所述驱动晶体管的源漏电极同层设置，所述开关晶体管的源漏电极中的源电极与数据线电连接，所述开关晶体管的源漏电极中的漏电极与所述驱动晶体管的栅极电连接。
优选地，所述像素驱动电路还包括用于对所述像素驱动电路进行数据电压补偿的补偿晶体管，所述补偿晶体管的栅极与第二扫描信号线电连接，且所述补偿晶体管的源漏电极中的源电极与所述驱动晶体管的漏电极电连接，所述补偿晶体管的源漏电极中的漏电极与补偿检测线电连接。
本发明还提供了一种如上述技术方案提供的任意一种像素驱动电路的制备方法，所述制备方法包括：
在衬底基板上依次形成驱动晶体管的有源层，并对所述有源层进行部分导体化，其中，所述有源层中导体化的一部分构成存储电容的第一电极；
在所述有源层上依次形成栅绝缘层、所述驱动晶体管的栅极和层间介质层；
在所述层间介质层形成之后，对所述层间介质层中与所述存储电容的第一电极对应的部位进行减薄处理，以使所述层间介质层中与所述第一电极对应部分的厚度小于其它部分的厚度；
在所述层间介质层上形成所述驱动晶体管的源漏电极和与所述第一电极相对设置的第二电极，所述第二电极与所述驱动晶体管的源漏电极相互绝缘。
优选地，采用干刻工艺对所述层间介质层中与所述第一电极对应部位进行减薄处理。
基于相同的发明构思，本发明还提供了一种OLED显示面板，包括上述技术方案提供的任意一种像素驱动电路。
基于相同的发明构思，本发明还提供了一种显示装置，包括上述技术方案提供的OLED显示面板。
附图说明
图1为本发明实施例提供的一种像素驱动电路的膜层结构俯视图；
图2为图1中像素驱动电路的驱动晶体管的有源层所在膜层的俯视图；
图3为图1中像素驱动电路的驱动晶体管的栅极所在膜层的俯视图；
图4为图1中像素驱动电路的存储电容的第二电极所在膜层的俯视图；
图5至图8为本发明实施例提供的图1中的像素驱动电路的制备过程中沿A-A处的膜层变化示意图；
图9为本发明实施例提供的一种像素驱动电路的等效电路图；
图标：1-衬底基板；2-有源层；3-栅绝缘层；4-栅极；5-层间介质层；6-第一电极；7-第二电极；T1-驱动晶体管；T2-开关晶体管；T3-补偿晶体管。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参考图1至图3以及图8和图9，其中，图8为图1中沿A-A向的截面示意图，本发明实施例提供了一种像素驱动电路，包括：驱动晶体管T1和存储电容Cst，其中，驱动晶体管T1包括：依次层叠设置于衬底基板1上的有源层2、栅绝缘层3、栅极4、层间介质层5和源漏电极；存储电容Cst包括：依次层叠设置的第一电极6、层间介质层5和第二电极7，驱动晶体管T1的有源层2中导体化部分的一部分构成第一电极6，第一电极6与驱动晶体管T1的源漏电极中的漏电极电连接，第二电极7与源漏电极同层设置且相互绝缘，第二电极7与栅极4电连接；层间介质层5位于第一电极6和第二电极7之间部分的厚度小于其它部分的厚度。
上述像素驱动电路中包括有驱动晶体管T1和存储电容Cst，如图1至图3以及图8所示，驱动晶体管T1包括一次层叠设置的有源层2、栅绝缘层3、栅极4、层间介质层5和源漏电极，上述驱动晶体管T1的有源层2中与栅极4相对的部分为半导体，需要与源漏电极连接的部分为导体化，存储电容Cst包括依次层叠设置的第一电极6、上述层间介质层5和第二电极7，第一电极6和第二电极7相对的区域会构成一个电容区B(如图1中虚线所围成的区域)，其中，第一电极6可以为上述驱动晶体管的有源层2中导体化部分中的一部分构成，且第一电极6与驱动晶体管的源漏电极中的漏电极电连接，即，第一电极6可以由有源层2中与驱动晶体管的源漏电极中的漏电极对应的部分的一部分构成，即有源层2中与源漏电极中的漏电极对应的导体化部分划分为两部分，一部分与源漏电极中的漏电极相对电连接，另一部分构成第一电极6，第二电极7为与驱动晶体管的源漏电极同层设置且相互绝缘的一个电极，且第二电极7与驱动晶体管的栅极4电连接，其中，层间介质层5中位于第一电极6与第二电极7之间且与第一电极6和第二电极7相对的部分的厚度小于其它部分的厚度，即，层间介质层5中位于电容区的部分的厚度比其它部分薄，相比于现有技术中，层间介质层5的厚度一致，则对比于现有技术中在电容区的部位的层间介质层5，本发明实施例中的在电容区的层间介质层5的厚度较薄，则电容区的面积不发生变化，电容区的层面介质层厚度减小，电容增大，提高驱动晶体管效率，可以有效提高驱动晶体管效率，提高像素亮度。
上述像素驱动电路中，如图8所示，层间介质层5位于第一电极6与第二电极7之间部分的厚度E大于或等于
Figure BDA0002073189240000051
且小于等于
Figure BDA0002073189240000052
为保证第一电极6与第二电极7之间的层间介质层5不被击穿，层间介质层5位于第一电极6和第二电极7之间的部分不能太薄，厚度E可以设置在
Figure BDA0002073189240000053
具体地，层间介质层5位于第一电极6与第二电极7之间部分的厚度可以设置为
Figure BDA0002073189240000054
既可以使层间介质层5位于第一电极6和第二电极7之间的部分不被击穿，厚度又较薄，有利于增大电容区的电容。需要说明的是，层间介质层5位于第一电极6与第二电极7之间部分的厚度也可以设置为
Figure BDA0002073189240000061
或
Figure BDA0002073189240000062
或者其它厚度值，本实施例不做局限。
根据图1和图8所示，上述像素驱动电路中，第一电极6位于有源层2中半导体部分的一侧，且第一电极6和有源层2中的半导体部分在衬底基板1上的正投影位于源漏电极中的源电极和漏电极在衬底基板1上的正投影之间。即，有源层2中与源漏电极的源电极和漏电极接触连接的部分位于第一电极6和半导体部分的两边，便于与源漏电极中的源电极和漏电极的连接。
具体地，如图1和图9所示，上述像素驱动电路中还包括开关晶体管T2，开关晶体管T2的栅极与第一扫描信号线Scan1电连接，开关晶体管T2的源漏电极与驱动晶体管T1的源漏电极同层设置且相互绝缘，开关晶体管T2的源漏电极中的源电极与数据线Data电连接，用于载入第一电压信号，开关晶体管T2的源漏电极中的漏电极与驱动晶体管T1的栅极4电连接，用于给驱动晶体管的栅极4输入第二电压信号。
具体地，如图1和图9所示，上述像素驱动电路还包括用于对像素驱动电路进行数据电压补偿的补偿晶体管T3，补偿晶体管T3的栅极与第二扫描信号线Scan2电连接，且补偿晶体管T3的源漏电极中的源电极与驱动晶体管T1的漏电极电连接，补偿晶体管T3的源漏电极中的漏电极与补偿检测线Sense电连接，上述像素驱动电路中设置补偿晶体管T3，补偿晶体管T3与补偿检测线Sense电连接，可以对像素驱动电路中的数据电压进行补偿，有效提高显示效果。
结合图1至图8所示，本发明还提供了一种如上述实施例提供的任意一种像素驱动电路的制备方法，制备方法包括：
步骤S101，参考图5和图2所示，在衬底基板1上形成驱动晶体管T1的有源层2，并对有源层2进行部分导体化，其中，有源层2中导体化部分的一部分构成存储电容的第一电极6；
步骤S102，参考图6和图3所示，在有源层2上依次形成栅绝缘层3、驱动晶体管T1的栅极4和层间介质层5；
步骤S103，参考图7所示，在层间介质层5形成之后，对层间介质层5中与存储电容的第一电极6对应的部位进行减薄处理，以使层间介质层5中与第一电极6对应部分的厚度E小于其它部分的厚度；
步骤S104，参考图8和图4所示，在层间介质层5上形成驱动晶体管的源漏电极和与第一电极6相对设置的第二电极7，第二电极7与驱动晶体管T1的源漏电极相互绝缘，源漏电极与有源层2中导体化部分电连接，第二电极7贯穿栅绝缘层3和层间介质层5与驱动晶体管T1的栅极4电连接。
上述制备方法中，首先，按照步骤S101，结合图1，参考图5和图2所示，在衬底基板1上形成驱动晶体管T1的有源层2，对有源层2进行部分导体化，其中，有源层2中导体化部分的一部分可以构成储存电容的第一电极6，然后，根据步骤S102，参考图6和图3所示，在有源层2上依次形成栅绝缘层3、驱动晶体管的栅极4和层间介质层5，在层间介质层5形成之后，根据步骤S103，参考图7所示，在层间介质层5与存储电容的第一电极6对应的部位进行减薄处理，使层间介质层5中与第一电极6对应的部分的厚度E减小，并在层间介质层5中形成第一过孔和第二过孔，其中，第一过孔与驱动晶体管的有源层2中导体化部分对应，且用于后续制备的驱动晶体管的源漏电极与有源层2的导体化部分电连接，第二过孔与驱动晶体管的栅极4对应，用于后续制备的存储电容的第二电极7与驱动晶体管的栅极4电连接，接着根据步骤S104，参考图8和图4所示，在层间介质层5上形成驱动晶体管的源漏电极、与第一电极6相对设置的第二电极7，驱动晶体管的源漏电极通过第一过孔与驱动晶体管的有源层2中导体化部分电连接，第二电极7与驱动晶体管的源漏电极相互绝缘，且第二电极7通过第二过孔与驱动晶体管的栅极4电连接。
具体地，上述制备方法中，采用干刻工艺对层间介质层5中与第一电极6对应部位进行减薄处理。
基于相同的发明构思，本发明实施例还提供了一种OLED显示面板，包括上述技术方案提供的任意一种像素驱动电路。
基于相同的发明构思，本发明实施例还提供了一种显示装置，包括上述技术方案提供的OLED显示面板。
需要说明的是，上述实施例中提到的驱动晶体管、开关晶体管和补偿晶体管中的源电极为电信号的输入电极，漏电极为电信号的输出端，其中，晶体管包括P型和N型，不同类型的晶体管的源、漏电极的信号输入和输出会有不同，但仅是对电信号的输入电极和输出电极的名称不同，不改变晶体管在电路中的电信号路径方向，所以，本实施例中的驱动晶体管、开关晶体管和补偿晶体管为N型的，也可以是P型，其中，上述驱动晶体管、开关晶体管和补偿晶体管的源漏电极中的源电极和漏电极可以根据其类型互换名称，并不影响上述像素驱动电路中的电信号路径方向。
显然，本领域的技术人员可以对本发明实施例进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (9)

1.一种像素驱动电路，其特征在于，包括：驱动晶体管和存储电容，其中，
所述驱动晶体管包括：依次层叠设置于衬底基板上的有源层、栅绝缘层、栅极、层间介质层和源漏电极；
所述存储电容包括：依次层叠设置的第一电极、所述层间介质层和第二电极，所述驱动晶体管的有源层中导体化部分的一部分构成所述第一电极，所述第一电极与所述驱动晶体管的源漏电极中的漏电极电连接，所述第二电极与所述源漏电极同层设置且相互绝缘，所述第二电极与所述栅极电连接；
所述层间介质层位于所述第一电极和第二电极之间部分的厚度小于其它部分的厚度；
所述第一电极位于所述有源层中半导体部分的一侧，且所述第一电极和所述有源层中半导体部分在所述衬底基板上的正投影位于所述源漏电极中的源电极和漏电极在所述衬底基板上的正投影之间。
2.根据权利要求1所述的像素驱动电路，其特征在于，所述层间介质层位于所述第一电极与所述第二电极之间部分的厚度大于或等于
Figure FDA0002689559880000011
且小于等于
Figure FDA0002689559880000012
3.根据权利要求2所述的像素驱动电路，其特征在于，所述层间介质层位于所述第一电极与所述第二电极之间部分的厚度为
Figure FDA0002689559880000013
4.根据权利要求1所述的像素驱动电路，其特征在于，还包括开关晶体管，所述开关晶体管的栅极与第一扫描信号线电连接，所述开关晶体管的源漏电极与所述驱动晶体管的源漏电极同层设置，所述开关晶体管的源漏电极中的源电极与数据线电连接，所述开关晶体管的源漏电极中的漏电极与所述驱动晶体管的栅极电连接。
5.根据权利要求4所述的像素驱动电路，其特征在于，还包括用于对所述像素驱动电路进行数据电压补偿的补偿晶体管，所述补偿晶体管的栅极与第二扫描信号线电连接，且所述补偿晶体管的源漏电极中的源电极与所述驱动晶体管的漏电极电连接，所述补偿晶体管的源漏电极中的漏电极与补偿检测线电连接。
6.一种如权利要求1-5任一项所述的像素驱动电路的制备方法，其特征在于，包括：
在衬底基板上依次形成驱动晶体管的有源层，并对所述有源层进行部分导体化，其中，所述有源层中导体化的一部分构成存储电容的第一电极；
在所述有源层上依次形成栅绝缘层、所述驱动晶体管的栅极和层间介质层；
在所述层间介质层形成之后，对所述层间介质层中与所述存储电容的第一电极对应的部位进行减薄处理，以使所述层间介质层中与所述第一电极对应部分的厚度小于其它部分的厚度；
在所述层间介质层上形成所述驱动晶体管的源漏电极和与所述第一电极相对设置的第二电极，所述第二电极与所述驱动晶体管的源漏电极相互绝缘。
7.根据权利要求6所述的制备方法，其特征在于，采用干刻工艺对所述层间介质层中与所述第一电极对应部位进行减薄处理。
8.一种OLED显示面板，其特征在于，包括如权利要求1-5任一项所述的像素驱动电路。
9.一种显示装置，其特征在于，包括如权利要求8所述的OLED显示面板。
CN201910444513.4A 2019-05-27 2019-05-27 一种像素驱动电路及其制备方法、oled显示面板 Active CN110164373B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910444513.4A CN110164373B (zh) 2019-05-27 2019-05-27 一种像素驱动电路及其制备方法、oled显示面板
PCT/CN2020/075610 WO2020238288A1 (zh) 2019-05-27 2020-02-17 阵列基板及其制备方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910444513.4A CN110164373B (zh) 2019-05-27 2019-05-27 一种像素驱动电路及其制备方法、oled显示面板

Publications (2)

Publication Number Publication Date
CN110164373A CN110164373A (zh) 2019-08-23
CN110164373B true CN110164373B (zh) 2021-01-22

Family

ID=67632957

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910444513.4A Active CN110164373B (zh) 2019-05-27 2019-05-27 一种像素驱动电路及其制备方法、oled显示面板

Country Status (2)

Country Link
CN (1) CN110164373B (zh)
WO (1) WO2020238288A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110164373B (zh) * 2019-05-27 2021-01-22 京东方科技集团股份有限公司 一种像素驱动电路及其制备方法、oled显示面板
US11444132B2 (en) * 2019-11-29 2022-09-13 Hefei Boe Joint Technology Co., Ltd. Display substrate having gate extension portion protruding from gate electrode of first transistor, display device and manufacturing method the same thereof
US11984070B2 (en) * 2019-12-13 2024-05-14 Beijing Boe Technology Development Co., Ltd. Display substrate and display device
CN111584577A (zh) * 2020-05-14 2020-08-25 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法
CN113777847A (zh) * 2021-09-10 2021-12-10 京东方科技集团股份有限公司 阵列基板及显示装置
CN113985671B (zh) * 2021-10-28 2023-09-29 京东方科技集团股份有限公司 阵列基板及显示装置
CN114967269A (zh) * 2022-05-27 2022-08-30 京东方科技集团股份有限公司 一种显示基板、显示装置及制作方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100699987B1 (ko) * 2001-08-06 2007-03-26 삼성에스디아이 주식회사 높은 캐패시턴스를 갖는 평판표시소자 및 그의 제조방법
KR20030086166A (ko) * 2002-05-03 2003-11-07 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
KR20070076860A (ko) * 2006-01-20 2007-07-25 삼성전자주식회사 유기발광 디스플레이 및 그 제조방법
KR20100001597A (ko) * 2008-06-27 2010-01-06 삼성전자주식회사 표시 장치와 그 제조 방법
CN101989621B (zh) * 2009-08-06 2012-03-07 中芯国际集成电路制造(上海)有限公司 Mim电容器及其制造方法
CN103296003A (zh) * 2013-05-29 2013-09-11 上海宏力半导体制造有限公司 电容结构及其形成方法
CN103390592B (zh) * 2013-07-17 2016-02-24 京东方科技集团股份有限公司 阵列基板制备方法、阵列基板以及显示装置
CN104752464B (zh) * 2013-12-27 2018-08-07 昆山国显光电有限公司 一种有机发光显示装置及其制备方法
CN107507838A (zh) * 2017-08-24 2017-12-22 惠科股份有限公司 显示面板和显示面板的制备方法
US11195863B2 (en) * 2018-09-21 2021-12-07 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel having a storage capacitor, manufacturing method the same thereof and display module having the same
CN110164373B (zh) * 2019-05-27 2021-01-22 京东方科技集团股份有限公司 一种像素驱动电路及其制备方法、oled显示面板

Also Published As

Publication number Publication date
CN110164373A (zh) 2019-08-23
WO2020238288A1 (zh) 2020-12-03

Similar Documents

Publication Publication Date Title
CN110164373B (zh) 一种像素驱动电路及其制备方法、oled显示面板
US10916185B1 (en) Array substrate, display panel, display device and array-substrate manufacturing method
US12021112B2 (en) Device including first and second capacitors and a storage capacitor
CN107527940B (zh) 背板及其制造方法
CN100363830C (zh) 薄膜晶体管液晶显示器、叠层储存电容器及其形成方法
US9685469B2 (en) Display with semiconducting oxide and polysilicon transistors
CN109742092B (zh) 有机发光二极管显示基板及制作方法、显示装置
US11257957B2 (en) Thin film transistor, method of fabricating the same, array substrate and display device
US7435633B2 (en) Electroluminescence device, manufacturing method thereof, and electronic apparatus
CN109309122B (zh) 阵列基板及其制造方法、显示装置
CN110289270B (zh) 阵列基板及其制造方法、显示装置
US20200043871A1 (en) Array substrate and method for producing the same
JP7060210B2 (ja) アレイ基板、表示装置およびアレイ基板の製造方法
CN111584593B (zh) 显示面板、显示装置以及显示面板的制造方法
CN111508974B (zh) 阵列基板及其制作方法、移位寄存器单元、显示面板
CN111710685B (zh) 显示面板及其制作方法、显示装置
CN112968034A (zh) 显示面板及其制作方法和显示装置
KR20200019309A (ko) 유기 발광 표시 장치 및 그 제조방법
US20130175590A1 (en) Semiconductor device, semiconductor system, and method of fabricating the semiconductor device
US7629614B2 (en) Electrostatic discharge protection circuit and diode thereof
US10784290B1 (en) Method of manufacturing array substrate and array substrate
CN217562568U (zh) 阵列基板及显示面板
TW202036720A (zh) 半導體結構及其製作方法
CN112397562B (zh) 一种显示基板及其制备方法、显示装置
CN114842778A (zh) 测试电路、显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant