CN110163365A - 一种应用于忆阻器突触阵列的脉冲神经元电路 - Google Patents

Abstract

本发明涉及到基于忆阻器的神经形态计算领域，尤其涉及到基于STDP(Spiking timing dependent plasticity)规则的脉冲神经网络中的神经元电路。综合脉冲神经网络架构中生物神经元的工作机制和忆阻器神经突触驱动需求，设计一种可用于驱动忆阻器神经突触完成类脑(神经形态)计算的LIF型神经元电路，以实现神经元的功能。本发明不仅实现了积分点火功能，同时具备静息期、侧向抑制、双向传输等生物神经元的网络特性；无需外部数字控制信号即可实现神经元之间的网络构建；基于成熟的CMOS电路技术，具有较高的可靠性；采用大功率放大器单元，具有较强的驱动能力。能够满足忆阻器权值在线调整、构建无监督脉冲网络架构及大规模忆阻器类脑计算系统等的需要。

Description

一种应用于忆阻器突触阵列的脉冲神经元电路

技术领域

本发明涉及到基于忆阻器的神经形态计算领域，尤其涉及到基于STDP(Spikingtiming dependent plasticity)规则的脉冲神经网络中的神经元电路。

背景技术

神经元电路是忆阻器类脑计算系统的核心组成部分。在脉冲神经网络架构下，前神经元负责将输入的激励信号转换为可激励忆阻器神经突触工作的Spike脉冲信号；忆阻器神经突触则根据Spike脉冲信号的变化，以忆阻值的变化模拟神经突触权值的计算，完成一体化的计算与存储；CMOS突触后神经元完成计算结果输出。神经元电路的设计与实现是近年来忆阻器类脑计算领域的研究前沿与热点之一。

当前忆阻器类脑计算中所使用的神经元电路主要包括Hodgkin-Huxley(H-H)传导神经元模型和Leaky Integrate-and-Fire(LIF型)积分点火型模型两种。为实现对大规模类脑计算的硬件模拟，研究者们通常采用传统硅基数模混合/数字集成电路简单模拟真实神经元的电生理行为和电导特性。然而现有CMOS神经元电路的相关研究大多只关注了神经元电路低功耗和高集成密度设计原则，以及前后神经元电路是否可以通过积分点火驱动忆阻器神经突触实现长/短时程等突触可塑性，无法在实现静息期、侧向抑制等功能的同时实现脉冲的双向传输，从而无法构建无监督脉冲网络架构，而这些特性正是构建大规模忆阻器类脑计算系统所必需的。因此，设计一种应用于忆阻器突触阵列的脉冲神经元电路具有十分重要的意义。

发明内容

针对现有神经元电路存在的不足，本发明的目的在于综合脉冲神经网络架构中生物神经元的工作机制和忆阻器神经突触驱动需求，设计一种可用于驱动忆阻器神经突触完成类脑计算的LIF型神经元电路，解决了同时具备静息期、侧向抑制、双向传输等技术问题，能够满足忆阻器权值在线调整的需要，为构建无监督脉冲网络架构及大规模忆阻器类脑计算系统提供神经元支撑。

为实现上述目的，本发明综合脉冲神经网络架构中生物神经元的工作机制和忆阻器神经突触驱动需求，设计一种可用于驱动忆阻器神经突触完成类脑(神经形态)计算的LIF型神经元电路，以实现神经元的网络特性功能。

根据本发明的一个方面，提供一种应用于忆阻器突触阵列的脉冲神经元电路，其特征在于包括spike脉冲产生单元、积分点火单元、交互端口，其中：所述spike脉冲产生单元产生本神经元的spike脉冲信号，并与输入输出端口相连；所述积分点火单元接收外来神经元的脉冲，输出本神经元脉冲产生的控制信号并控制所述神经元电路；所述交互端口将其他神经元的脉冲信号输入到所述积分点火单元，将所述spike脉冲产生单元的脉冲输出到其他部分，并根据所述积分点火单元的控制信号调整自身的状态。

进一步，本发明还提供一种应用于忆阻器突触阵列的脉冲神经元电路，其特征在于：所述Spike脉冲产生单元，由上升沿检测模块、信号整形模块、负脉冲产生模块、信号整合模块和输出驱动模块组成，其中：所述上升沿检测模块接收方波信号，提取边沿跳变信号，并输出至所述信号整形模块；所述信号整形模块将沿跳变信号转换为一定宽度的矩形正脉冲，并输出至所述负脉冲产生模块和信号整合模块；所述负脉冲产生模块提取上级信号整形模块信号输出的下降沿并将其调整为矩形负脉冲并输出至信号整合模块；所述信号整合模块对所述矩形正、负脉冲实现信号整合，产生连续的正负脉冲对，输出至所述输出驱动模块；所述输出驱动模块就收所述正负脉冲对后产生的信号幅度、波形可调的正负脉冲，并进行功率放大输出。

进一步，本发明还提供一种应用于忆阻器突触阵列的脉冲神经元电路，其特征在于：所述积分点火单元由输入隔离模块、信号延时与整形模块、信号积分与隔离模块、门限检测模块、输出驱动模块组成，其中：所述输入隔离模块接收来自于其他神经元电路的spike脉冲信号，进行隔离处理，输出至所述信号延时与整形模块；所述信号延时与整形模块，对所述输入隔离模块输出的信号进行延时、整形处理，产生内部触发信号，输出至所述信号积分与隔离模块；所述信号积分与隔离模块，对所述信号延时与整形模块输出的信号进行隔离并积分，输出至所述门限检测模块；所述门限检测模块，内部触发与外部触发信号(来自于其它外部电路，非同时发生)共同作为其输入，当电压超过门限时产生放电信号；所述输出驱动模块利用大功率放大器等来提高电路的带负载能力。

进一步，本发明还提供一种应用于忆阻器突触阵列的脉冲神经元电路，其特征在于：所述交互端口由接口模块、输入模块、输出模块、控制模块组成，其中：所述接口模块为外部神经元脉冲信号输入以及本神经元脉冲信号输出的通道；所述输入模块用于将接口模块接收到的外部神经元输入的脉冲信号传递给所述积分点火单元；所述输出模块用于将所述Spike脉冲产生单元产生的输出脉冲信号传递给所述接口模块，进而传递给外神经元；所述控制模块依据所述积分点火单元输出的控制信号或其它外部电路产生的控制信号，实现脉冲的输入输出控制。

进一步，本发明还提供一种应用于忆阻器突触阵列的脉冲神经元电路，其特征在于：所述门限检测模块中有一个压控开关，所述压控开关的控制端连接侧向抑制信号，该信号为双向信号，其中侧向抑制信号的输出连接到所述积分点火单元的输出端。

附图说明

图1是神经元电路各模块组成框图。

图2是Spike脉冲产生单元电路组成框图。

图3是积分点火单元电路组成框图。

图4是交互端口功能示意图。

图5是神经元电路基本脉冲产生功能SPICE仿真。

具体实施方式

下面结合附图阐述本发明实施例。

如图1所示，CMOS神经元电路包括Spike脉冲产生单元、积分点火单元、交互端口。积分点火单元是整个电路的控制部分，接收外来神经元的脉冲，输出本神经元脉冲产生的控制信号；同时，由于它控制本神经元的脉冲产生，因此还集成外触发和侧向抑制功能。Spike脉冲产生单元用于产生本神经元的spike脉冲信号，并与输入输出端口相连。脉冲输入输出端口是一个双向通道，具有输入输出两个状态：将其他神经元的脉冲信号输入到积分点火单元，或将本神经元的spike脉冲产生单元的脉冲输出到其他部分，根据积分点火单元的控制信号调整自身的状态。

图2所示的是神经元中的Spike脉冲产生单元，该单元仅对上升沿信号敏感，主要由上升沿检测模块、信号整形模块、负脉冲产生模块、信号整合模块、输出驱动模块组成。当输入一个方波信号，首先进入上升沿检测模块，提取边沿跳变信号；然后，进入信号整形模块，将沿跳变信号转换为一定宽度的矩形正脉冲；紧接着，传入负脉冲产生模块，该模块提取上级信号输出的下降沿并将其调整为矩形负脉冲；随后，矩形正、负脉冲分别进入信号整合模块，驱动后级场效应管实现信号整合，产生连续的正负脉冲对；最后，输出驱动模块产生的信号幅度、波形可调的正负脉冲，并利用大功率放大器等来提高电路的带负载能力。

图3所示的是积分点火单元，该单元将其他神经元的spike激励进行累积、比较，从而产生脉冲信号，输入到spike产生模块并产生本神经元的spike激励信号，主要由输入隔离模块、信号延时与整形模块、信号积分与隔离模块、门限检测模块、输出驱动模块组成。本发明在实现积分点火功能的基础上，同时实现了神经元的静息期抑制和侧向抑制功能。并且，考虑到输入层神经元的输入为上升沿信号，因此该单元预留了外界触发信号输入接口。来自于其他神经元的spike脉冲分别经过忆阻器突触进入该单元的第一级，即输入隔离模块；随后，信号在第二级信号延时与整形模块被延时、整形，产生内部触发信号；第三级为信号积分与隔离模块，对前面的信号进行隔离并积分；第四级为门限检测模块，内部触发与外部触发信号(非同时发生)共同作为其输入，当电压超过门限时产生放电信号。其中门限检测模块中有一个压控开关，以抑制比较器的放电输出。压控开关的控制端连接侧向抑制信号，该信号为双向信号，其中侧向抑制信号的输出连接到积分点火单元的输出端。输出驱动模块利用大功率放大器等来提高电路的带负载能力。此外，积分点火单元的输出反映了该神经元的激活状态，因此可以作为神经元的关键标志信号，为双向开关提供了控制信号。

图4所示的是交互端口的功能示意图，该端口主要是用来进行神经元之间的互联互通，主要由接口模块、输入模块、输出模块、控制模块组成。由于生物神经元中的传输是双向的，没有区分输入端口和输出端口。因此，本发明设计了交互端口以实现神经元间脉冲的双向传输。接口模块为外部神经元脉冲输入以及本神经元脉冲输出的通道；输入模块用于将接口模块接收到的外部神经元输入的脉冲传递给本神经元的积分点火单元；输出模块用于将本神经元的Spike脉冲产生单元产生的输出脉冲传递给接口模块，进而传递给外神经元；控制模块依据控制信号(例如，积分点火单元的输出信号等)，实现脉冲的输入输出控制，即积分点火单元的脉冲输入控制及Spike脉冲发生单元的脉冲输出控制。交互端口可利用常见的双向开关实现。

图5为本发明的功能仿真图，仿真结果证明本设计能够实现神经元的相关功能。本发明不仅实现了积分点火功能，同时具备静息期、侧向抑制、双向传输等生物神经元的网络特性；无需外部数字控制信号即可实现神经元之间的网络构建；基于成熟的CMOS电路技术，具有较高的可靠性；采用大功率放大器单元，具有较强的驱动能力。能够满足忆阻器权值在线调整、构建无监督脉冲网络架构及大规模忆阻器类脑计算系统等的需要。

本发明中神经元电路的总体工作流程如下：

输入输出端口处于输入状态，等待输出脉冲。

积分点火单元接收到其他神经元的信号或外触发信号，经过内部处理产生放电输出，将信号传入spike脉冲产生单元。

Spike脉冲产生单元接收到信号后产生本信号的spike脉冲，并传到输入输出端口；同一时间端口也接收到积分点火单元的输出，将状态转为输出状态，Spike脉冲产生单元的脉冲输出得以顺利从本神经元传出，端口重新转为输入状态。

整个电路进入静息状态，不对外界信号做出反应。

静息期结束后，电路重新进入等待状态，准备激发下一个spike脉冲。

若上述任何一个阶段接收到抑制信号，则在抑制信号持续期间，积分点火单元均无法产生输出，导致本神经元无法生成和传输本神经元的spike脉冲信号。当抑制信号结束后，整个系统重新工作。

尽管为示例目的，已经公开了本发明的优选实施例，本领域的技术人员将意识到各种改进、增加和取代也是可能的，因此，本发明的范围应当不限于上述实施例。

Claims (5)

1.一种应用于忆阻器突触阵列的脉冲神经元电路，其特征在于包括spike脉冲产生单元、积分点火单元、交互端口，其中：

所述spike脉冲产生单元产生本神经元的spike脉冲信号，并与输入输出端口相连；

所述积分点火单元接收外来神经元的脉冲，输出本神经元脉冲产生的控制信号并控制所述神经元电路；

所述交互端口将其他神经元的脉冲信号输入到所述积分点火单元，将所述spike脉冲产生单元的脉冲输出到其他部分，并根据所述积分点火单元的控制信号调整自身的状态。

2.一种如权利要求1所述的神经元电路，其特征在于：所述Spike脉冲产生单元，由上升沿检测模块、信号整形模块、负脉冲产生模块、信号整合模块和输出驱动模块组成，其中：

所述上升沿检测模块接收方波信号，提取边沿跳变信号，并输出至所述信号整形模块；

所述信号整形模块将沿跳变信号转换为一定宽度的矩形正脉冲，并输出至所述负脉冲产生模块和信号整合模块；

所述负脉冲产生模块提取上级信号整形模块信号输出的下降沿并将其调整为矩形负脉冲并输出至信号整合模块；

所述信号整合模块对所述矩形正、负脉冲实现信号整合，产生连续的正负脉冲对，输出至所述输出驱动模块；

所述输出驱动模块就收所述正负脉冲对后产生的信号幅度、波形可调的正负脉冲，并进行功率放大输出。

3.一种如权利要求1或2中任意种神经元电路，其特征在于：所述积分点火单元由输入隔离模块、信号延时与整形模块、信号积分与隔离模块、门限检测模块、输出驱动模块组成，其中：

所述输入隔离模块接收来自于其他神经元电路的spike脉冲信号，进行隔离处理，输出至所述信号延时与整形模块；

所述信号延时与整形模块，对所述输入隔离模块输出的信号进行延时、整形处理，产生内部触发信号，输出至所述信号积分与隔离模块；

所述信号积分与隔离模块，对所述信号延时与整形模块输出的信号进行隔离并积分，输出至所述门限检测模块；

所述门限检测模块，接收所述所述信号积分与隔离模块信号或其他电路触发信号作为其输入，当电压超过门限时产生放电信号；

所述输出驱动模块利用大功率放大器等来提高电路的带负载能力。

4.一种如权利要求1-3中任意种神经元电路，其特征在于：所述交互端口由接口模块、输入模块、输出模块、控制模块组成，其中：

所述接口模块为外部神经元脉冲信号输入以及本神经元脉冲信号输出的通道；

所述输入模块用于将接口模块接收到的外部神经元输入的脉冲信号传递给所述积分点火单元；

所述输出模块用于将所述Spike脉冲产生单元产生的输出脉冲信号传递给所述接口模块，进而传递给外神经元；

所述控制模块依据所述积分点火单元输出的控制信号或其它外部电路产生的控制信号，实现脉冲的输入输出控制。

5.一种如权利要求4所述的神经元电路，其特征在于：所述门限检测模块中有一个压控开关，所述压控开关的控制端连接侧向抑制信号，该信号为双向信号，其中侧向抑制信号的输出连接到所述积分点火单元的输出端。